JP2854777B2 - 位相同期ループ回路と信号抽出方法 - Google Patents

位相同期ループ回路と信号抽出方法

Info

Publication number
JP2854777B2
JP2854777B2 JP5089861A JP8986193A JP2854777B2 JP 2854777 B2 JP2854777 B2 JP 2854777B2 JP 5089861 A JP5089861 A JP 5089861A JP 8986193 A JP8986193 A JP 8986193A JP 2854777 B2 JP2854777 B2 JP 2854777B2
Authority
JP
Japan
Prior art keywords
signal
edge
window
phase
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5089861A
Other languages
English (en)
Other versions
JPH0645922A (ja
Inventor
利忠 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5089861A priority Critical patent/JP2854777B2/ja
Priority to EP93106790A priority patent/EP0567990B1/en
Priority to DE69307581T priority patent/DE69307581T2/de
Priority to KR1019930007046A priority patent/KR960010854B1/ko
Publication of JPH0645922A publication Critical patent/JPH0645922A/ja
Priority to US08/344,625 priority patent/US5432481A/en
Application granted granted Critical
Publication of JP2854777B2 publication Critical patent/JP2854777B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディファレンシャル・
マンチェスタコードを用いるトークンリングネットワー
ク、或いはマンチェスタコードを用いる各種ＬＡＮ（Lo
cal Area Network）において、受信信号からクロック信
号を抽出するのに使用される位相同期ループ回路に関
し、特に、受信信号からクロック成分を抽出する動作
が、受信するデータパターンによらず、追従速度が安定
し、センタエッジを喪失した場合でもビットスリップす
ることなく、速やかに同期状態を回復することが可能
で、また、受信信号が途絶えたことを検出して、位相同
期ループ回路の同期周波数がこの受信信号が途絶えた期
間に大きくずれることを回避し、再び受信信号が検出さ
れるようになった時に、素早く本来の同期状態を回復す
ることが可能な位相同期ループ回路に関する。
【０００２】
【従来の技術】従来の位相同期ループ回路（以下ＰＬＬ
回路；Phase-Locked Loop という）は、図１４に示すよ
うに、位相比較器５１と、チャージポンプ５３と、電圧
制御発振器５５（以下ＶＣＯ：Voltage Controlled Osc
illator と略記する）とから構成されている。
【０００３】受信したデータ信号DATAとＶＣＯ５５から
発生したクロック信号Clock の位相差を位相比較器５１
を用いて検出し、検出された位相差に応じた電流をチャ
ージポンプ５３に供給してＶＣＯ５５の制御電圧を変化
させる。クロック信号Clockの位相が遅れていれば、Ｖ
ＣＯ５５の発振周波数を高めて位相が追い付くように、
チャージポンプ５３を動作してＶＣＯ５５の制御電圧を
変化させる。
【０００４】マンチェスタコードは、受信される信号DA
TAの中に情報信号とクロック信号Clock の両方を含ませ
た変調方式で、１ビット時間の間に２個のエッジが含ま
れる場合と、１個のエッジしか含まれない場合の２通り
の場合がある。
【０００５】図２（１）に、データ信号DATAとクロック
信号Clock からマンチェスタコードが合成される様子を
示す。ディファレンシャル・マンチェスタコードは、デ
ータに対して差動符号化を行なってからマンチェスタコ
ードに変換するもので、基本的にはマンチェスタコード
と同じ性質を持っている。ＰＬＬ回路が必要とする位相
情報は各々のエッジ位置から採取されるが、マンチェス
タコードでは、このエッジの頻度が受信されるデータパ
ターンによって異なっている。
【０００６】図１５に示す従来のＰＬＬ回路では、立ち
上がりエッジが検出された時だけ位相比較を行なって、
チャージポンプ５３を動作させる方式をとっている。エ
ッジの発生頻度が一定ではないため、エッジの発生位置
を予測することができず、立ち上がりエッジが受信信号
に発生したことを検出してから動作する方式をとってい
る。
【０００７】また、図１６には、図１５の回路の動作を
タイミングチャートで示す。フリップフロップＱ１０に
よってデータ信号DATAの立ち上がりエッジを検出してか
ら、ＶＣＯ５５からの受信信号クロック成分の２倍周波
数のクロック信号2CLKの立ち上がりエッジをフリップフ
ロップＱ１１によって検出するまでの時間、チャージポ
ンプに対する充電パルスを電流源Ｉ１０から発生する。
クロック信号2CLKがアクティブである間フリップフロッ
プＱ１１はセットされ、この信号によってフリップフロ
ップＱ１０はリセットされるので、充電パルスを発生し
ていた動作スイッチＳＷ１０はオフになる。フリップフ
ロップＱ１１がセットされている間、電流源Ｉ１１によ
って放電パルスを発生する。クロック信号2CLKがインア
クティブになると、フリップフロップＱ１０によってフ
リップフロップＱ１１はリセットされ、放電パルスを発
生していた動作スイッチＳＷ１１はオフになる。
【０００８】図１６の最初のデータ信号DATAのパルスに
示されるように、データ信号DATAとクロック信号2CLKの
間に位相ずれが無ければ充放電のパルスが均衡し、一連
の動作の後チャージポンプに残る電荷は変動しないの
で、ＶＣＯ５５の制御電圧も変化しない。クロック信号
2CLKに対してデータ信号DATAの位相が進んでいれば、充
電パルスの発生時間が長くなるので、チャージポンプ５
３に蓄積される電荷は増加する。それに応じてＶＣＯ５
５の制御電圧は上昇し、クロック位相の遅れを回復する
ように発振周波数が高くなる。クロック信号2CLKの位相
が進んでいる時は、逆に電圧が低下し発振周波数が低く
なる。
【０００９】このように従来のＰＬＬ回路では、位相比
較器５１でデータ信号DATAの立ち上がりエッジの位置
と、ＶＣＯ５５からのクロック信号2CLKのエッジ位置の
時間差を検出し、チャージポンプ５３に対して充放電を
行なう電流源をスイッチングするパルス信号を発生して
いる。
【００１０】
【発明が解決しようとする課題】以上のように、従来の
位相同期ループ回路では、１回の位相比較に伴って必ず
充電パルスと放電パルスの対が発生するため、電圧制御
発振器の制御電圧には絶えず三角波状の脈流成分が発生
しており、電圧制御発振器の動作を不安定にするという
欠点があった。
【００１１】また、従来技術では、データパターンによ
って位相比較の頻度が異なるため、位相同期ループ回路
の追従速度が異なってしまうという問題があった。
【００１２】更に、トークンリング通信方式では、リン
グに対してノードが追加される際に、一定の期間リング
上の信号が途絶えてしまうことがあり、この瞬間及びそ
の後の期間において、受信信号に対する同期を行なって
いる位相同期ループ回路の追従動作が素早く行なわれる
必要があるが、従来の位相同期ループ回路では、受信信
号が途絶えている間、センタエッジの欠落が連続して検
出され、これを補償するための動作をチャージポンプが
繰り返していたが、この動作によってチャージポンプに
接続されたループフィルタの蓄積電圧が次第にずれてき
てしまうという事態が発生し、結果として、受信信号が
再び検出されるようになった時に、素早く本来の同期状
態を回復することが難しくなるという問題があった。
【００１３】本発明は、上記問題点を解決するもので、
その目的は、受信信号からクロック成分を抽出する動作
が、受信するデータパターンによらず、追従速度が安定
し、センタエッジを喪失した場合でもビットスリップす
ることなく、速やかに同期状態を回復することの可能な
位相同期ループ回路を提供することである。
【００１４】また本発明の他の目的は、受信信号が途絶
えたことを検出して、位相同期ループ回路の同期周波数
がこの受信信号が途絶えた期間に大きくずれることを回
避し、再び受信信号が検出されるようになった時に、素
早く本来の同期状態を回復することが可能な位相同期ル
ープ回路を提供することである。
【００１５】
【課題を解決するための手段】前記課題を解決するため
に、本発明の第１の特徴は、図１に示す如く、受信した
データ信号DATAと後記電圧制御発振器５から出力される
クロック信号Clock との位相差を検出する位相比較器１
と、前記位相比較器１で検出された位相差に応じた制御
電圧を出力するチャージポンプ３と、前記制御電圧に基
づきクロック信号Clock を生成する電圧制御発振器５と
を具備し、前記位相比較器１は、前記受信データ信号DA
TAの各情報ビットの所定の時間だけ開くウィンドウ信号
Window'を生成するウィンドウ信号生成手段１３と、前
記ウィンドウ信号Window' の開いた期間に前記受信デー
タ信号DATAのエッジを抽出するエッジ抽出手段１１とを
具備することである。
【００１６】本発明の第２の特徴は、図８に示す如く、
受信したデータ信号DATAと後記電圧制御発振器５から出
力されるクロック信号Clock との位相差を検出する位相
比較器１’と、前記位相比較器１’で検出された位相差
に応じた制御電圧を出力するチャージポンプ３と、前記
制御電圧に基づきクロック信号Clock を生成する電圧制
御発振器５とを具備し、前記位相比較器１’は、前記受
信データ信号DATAの各情報ビットの所定の時間だけ開く
ウィンドウ信号Windowを生成するウィンドウ信号生成手
段１３’と、前記ウィンドウ信号Windowの開いた期間に
前記受信データ信号DATAのエッジを抽出するエッジ抽出
手段１１と、前記エッジ抽出手段１１の結果に基づいて
エッジの発生の有無を検出するエッジ喪失検出手段２２
と、前記エッジ喪失検出手段２２によりエッジの欠落が
検出された場合には、前記チャージポンプ３に対して誤
動作を補償する信号CORRECT を出力する補償パルス発生
手段２３と、前記エッジ喪失検出手段２２により連続的
にエッジの欠落が検出された回数を計数するエッジ喪失
カウンタ２５と、前記エッジ喪失カウンタ２５の計数結
果が所定の回数となった時に、新たなエッジを検出する
まで当該位相比較器１’の動作を停止する停止手段Ｇ５
〜Ｇ７とを具備することである。
【００１７】本発明の第３の特徴は、図１１に示す如
く、受信したデータ信号DATAと後記電圧制御発振器５か
ら出力されるクロック信号Clock との位相差を検出する
位相比較器１”と、前記位相比較器１”で検出された位
相差に応じた制御電圧を出力するチャージポンプ３と、
前記制御電圧に基づきクロック信号Clock を生成する電
圧制御発振器５とを具備し、前記位相比較器１”は、前
記受信データ信号DATAの各情報ビットの所定の時間だけ
開くウィンドウ信号Windowを生成するウィンドウ信号生
成手段１３’と、前記ウィンドウ信号Windowの開いた期
間に前記受信データ信号DATAのエッジを抽出するエッジ
抽出手段１１と、前記エッジ抽出手段１１の結果に基づ
いてエッジの発生の有無を検出するエッジ喪失検出手段
２２と、前記エッジ喪失検出手段２２によりエッジの欠
落が検出された場合には、前記チャージポンプ３に対し
て誤動作を補償する信号CORRECT を出力する補償パルス
発生手段２３と、前記エッジ喪失検出手段２２により連
続的にエッジの欠落が検出された回数を計数するエッジ
喪失カウンタ２５と、前記エッジ喪失カウンタ２５の計
数結果が所定の回数となった時に、新たなエッジを検出
するまで当該位相比較器１”の入力信号を所定の発振周
波数を持つ信号X'tal に切り替える選択手段２７とを具
備することである。
【００１８】本発明の第４の特徴は、請求項１、２、ま
たは３に記載の位相同期ループ回路において、前記ウィ
ンドウ信号Window' またはWindowの開いた期間は、前記
受信データ信号DATAの各情報ビットの４分の１乃至４分
の３時刻までであることである。
【００１９】本発明の第５の特徴は、請求項１、２、
３、または４に記載の位相同期ループ回路において、前
記位相同期ループ回路は、前記ウィンドウ信号Window'
またはWindowの開いた期間の設定により、センタエッジ
の検出を行なうことである。
【００２０】本発明の第６の特徴は、請求項１、２、
３、４、または５に記載の位相同期ループ回路におい
て、前記位相同期ループ回路は、前記エッジ抽出手段１
１の結果に基づいてエッジの発生の有無を検出し、前記
ウィンドウ信号Window' の開いた期間を２分の１時間ず
らす制御手段１５を具備することである。
【００２１】本発明の第７の特徴は、請求項３、４、
５、または６に記載の位相同期ループ回路において、前
記位相同期ループ回路は、前記エッジ喪失カウンタの計
数結果が所定の回数となった時に、前記補償パルス発生
手段２３からの誤動作を補償する信号の出力CORRECT を
停止し、前記ウィンドウ信号Windowの開いた期間を２分
の１時間ずらす動作を停止する停止制御手段Ｇ８を具備
することである。
【００２２】本発明の第８の特徴は、請求項１、２、
３、４、５、６、または７に記載の位相同期ループ回路
において、前記チャージポンプ３は、当該チャージポン
プ３の充電を行なう第１の電流源Ｉ２と、当該チャージ
ポンプ３の放電を行なう第２の電流源Ｉ３と、前記エッ
ジ抽出手段１１の検出結果UPに基づき、前記第２の電流
源Ｉ３による放電電流を補正する第３の電流源Ｉ１とを
具備することである。
【００２３】本発明の第９の特徴は、請求項１、２、
３、４、５、６、７、または８に記載の位相同期ループ
回路において、前記チャージポンプ３は、前記第１の電
流源Ｉ２に接続される第１のスイッチＳＷ２と、前記第
２の電流源Ｉ３に接続される第２のスイッチＳＷ３と
を、それぞれ、（オフ，オフ）、（オン，オフ）、（オ
ン，オン）、（オフ，オフ）、若しくは（オフ，オ
フ）、（オフ，オン）、（オン，オン）、（オフ，オ
フ）の順に切り換えることである。
【００２４】本発明の第１０の特徴は、請求項１、２、
３、４、５、６、７、８、または９に記載の位相同期ル
ープ回路において、前記受信データ信号DATAは、ディフ
ァレンシャル・マンチェスタコードであることである。
【００２５】
【作用】本発明の第１、第４、第５、第６、第８、第
９、及び第１０の特徴の位相同期ループ回路では、図１
に示す如く、位相比較器１により受信したデータ信号DA
TAと電圧制御発振器５から出力されるクロック信号Cloc
k との位相差を検出し、チャージポンプ３で位相比較器
１により検出された位相差に応じた制御電圧を出力し、
その制御電圧に基づき電圧制御発振器５でクロック信号
Clock を生成する。位相比較器１では、ウィンドウ信号
生成手段１３により受信データ信号DATAの各情報ビット
の４分の１乃至４分の３時刻まで開くウィンドウ信号Wi
ndow' を生成し、エッジ抽出手段１１によりウィンドウ
信号Window' の開いた期間に受信データ信号DATAのエッ
ジを抽出し、制御手段１５によりエッジ抽出手段１１の
結果に基づきエッジ発生の有無を検出し、エッジ発生の
有無に基づいてウィンドウ信号Window' の開いた期間を
２分の１時間ずらすようにする。
【００２６】図２（１）に、受信データ信号DATAと電圧
制御発振器５から出力されるクロック信号Clock とから
マンチェスタコードが合成される様子を示す。同図に示
すように、マンチェスタコードにはクロック信号Clock
の成分が含まれるため、各ビットの２分の１ビット時刻
に必ずセンタエッジが含まれるのが特徴である。
【００２７】図２（２）は、このセンタエッジを抽出す
るため、４分の１から４分の３ビット時間に開くウィン
ドウの様子を説明する図である。本発明では、このウィ
ンドウを用いてエッジの抽出を行なうため、４分の１ビ
ット時間から４分の３ビット時間の間で発生する位相ジ
ッタを含んだエッジは、センタエッジとして抽出するこ
とができる。
【００２８】トークンリングネットワークでは、フレー
ム間をフィラー信号で埋めることになっているが、これ
が２分の１ビットの奇数倍になった時には、センタエッ
ジの位置がずれてしまうことになるし、フレームの開始
及び終了それぞれを示す信号ＳＤ及びＥＤの中には、セ
ンタエッジを含まない信号が定義されている。
【００２９】こうした場合には、センタエッジがウィン
ドウの範囲内に発生しないため、センタエッジの喪失が
起こり、位相比較ができなくなる。センタエッジが喪失
したことを検出する手段によってこれを検出したなら
ば、ウィンドウ位置を２分の１ビット時間ずらすことに
よって、新たなセンタエッジの抽出を試みる。
【００３０】チャージポンプ３に対しては、電圧制御発
振器５の出力であるクロック信号Clock から予測される
センタエッジの時刻と、実際に抽出されたセンタエッジ
時刻の時間差分だけ、第１の電流源Ｉ２による充電か、
或いは第２の電流源Ｉ３による放電の何れかが行なわれ
る。もし、ウィンドウ期間内にセンタエッジが抽出され
ないと、一方的に放電が行なわれてしまうので、これを
補正するための充電電流をエッジ抽出手段１１の抽出結
果UPに基づき、第３の電流源Ｉ１から発生する。
【００３１】チャージポンプ３に対して行なわれる充電
若しくは放電の動作は、位相ずれの大きさに応じて長く
なるので、位相同期ループ回路が同期状態にある時に
は、非常に短期間に行なわれることになる。従って、位
相ずれの期間を示す信号を作って、チャージポンプ３へ
の充放電を行なう電流源をオン／オフする信号に用いた
のでは、そのパルス幅が短過ぎて安定した動作を保証す
ることが難しくなる。
【００３２】本発明では、第１の電流源Ｉ２に接続され
る第１のスイッチＳＷ２と、前記第２の電流源Ｉ３に接
続される第２のスイッチＳＷ３とを、それぞれ、（オ
フ，オフ）、（オン，オフ）、（オン，オン）、（オ
フ，オフ）、若しくは（オフ，オフ）、（オフ，オ
ン）、（オン，オン）、（オフ，オフ）の順に切り換え
ることによって、個々のスイッチＳＷ２及びＳＷ３のオ
ン時間を長くすることができ、電流源の動作を安定化す
ることができる。充電と放電の両方の電流源Ｉ２及びＩ
３が同時にオン状態にある時には、チャージポンプ３に
対する流入流出電流が平衡し、両スイッチＳＷ２及びＳ
Ｗ３が共にオフの時と同じように、電荷の増減が無いよ
うに調節する。
【００３３】また、トークンリングネットワークでは、
センタエッジの欠落した信号をフレームの開始と終了を
識別するためにスターティングデリミタ（Stating Deli
miter ）信号ＳＤ及びエンディングデリミタ（Ending D
elimiter）信号ＥＤを定義しており、センタエッジの欠
落を検出してチャージポンプ３の動作を補償する手段
（制御手段１５）は有効に動作する。また短期間なら
ば、受信信号DATAが途切れていても制御手段１５によっ
て、チャージポンプ３の電圧が維持されるため、電圧制
御発振器５の発振周波数が極端にずれることを防止する
効果がある。
【００３４】しかしトークンリングネットワークでは、
ネットワークが動作中でも新たな局のリングへの挿入
や、リングからの削除が行なわれる。この時、リングと
局との接続点でリレーによる回線の切り替えが行なわれ
るため、この動作が行なわれる一定期間、リング上の信
号が途切れる時間帯が生じる。信号が途切れると、位相
同期ループ回路の位相比較器１はセンタエッジの欠落を
連続して検出することになる。
【００３５】第１の特徴の位相同期ループ回路では、セ
ンタエッジ欠落によるチャージポンプ３の誤動作を補償
する手段（制御手段１５）により、電圧制御発振器５の
電圧が短期間に大きくずれることを防止しているが、こ
の状態が長期間に渡ると、電圧制御発振器５の電圧のず
れが無視できなくなってくる。これは、位相比較器１に
よって発生するチャージポンプ３への放電電流と、制御
手段１５によるチャージポンプ３への充電電流を、完全
に一致させることが技術的に困難であるため、長時間こ
の補償動作が続くと、電圧制御発振器５の電圧がずれて
くるためである。
【００３６】そのため、センタエッジの欠落が予め定め
た回数連続して発生した場合には、上述のリレーの切り
替えにより、リング上の信号が途切れているものと判断
し、電圧制御発振器５の電圧の変動を抑制することが考
えられる。本発明の第２、第４、第５、第６、第８、第
９、及び第１０の特徴の位相同期ループ回路は、その手
段として、位相比較器１自体の動作を停止して、チャー
ジポンプ３によるループフィルタへの充放電を止めてし
まって電圧の変動を抑制する方式を採用して、この問題
を解消している。
【００３７】本発明の第２、第４、第５、第６、第８、
第９、及び第１０の特徴の位相同期ループ回路では、図
８に示す如く、位相比較器１’により受信したデータ信
号DATAと電圧制御発振器５から出力されるクロック信号
Clock との位相差を検出し、チャージポンプ３で位相比
較器１’により検出された位相差に応じた制御電圧を出
力し、その制御電圧に基づき電圧制御発振器５でクロッ
ク信号Clock を生成する。位相比較器１’では、ウィン
ドウ信号生成手段１３’により受信データ信号DATAの各
情報ビットの４分の１乃至４分の３時刻まで開くウィン
ドウ信号Windowを生成し、エッジ抽出手段１１によりウ
ィンドウ信号Windowの開いた期間に受信データ信号DATA
のエッジを抽出し、エッジ喪失検出手段２２によりエッ
ジ抽出手段１１の結果に基づきエッジの発生の有無を検
出し、エッジの欠落が検出された場合には、補償パルス
発生手段２３によってチャージポンプ３に対して誤動作
を補償する信号CORRECT を出力する。更に、エッジ喪失
カウンタ２５において、エッジ喪失検出手段２２からの
連続的にエッジの欠落が検出された回数を計数し、計数
結果が所定の回数となった時には、停止手段Ｇ５〜Ｇ７
により新たなエッジを検出するまで位相比較器１’の動
作を停止するようにしている。
【００３８】これにより、電圧制御発振器５の電圧変動
を抑制することができ、マンチェスタ信号が再び受信さ
れるようになった時の同期回復に要する時間を短縮する
ことができる。
【００３９】また、本発明の第３、第４、第５、第６、
第７、第８、第９、及び第１０の特徴の位相同期ループ
回路では、センタエッジの欠落が予め定めた回数連続し
て発生した場合における、電圧制御発振器５の電圧の変
動を抑制方法として、受信される信号DATAとして、本来
発振周波数の目標としている周波数で発振するクロック
の信号X'tal を位相比較器１に入力することで、電圧制
御発振器５の発振周波数をこの周波数に固定してしまう
方式を採用して、上記問題を解消している。
【００４０】本発明の第３、第４、第５、第７、第８、
及び第９の特徴の位相同期ループ回路では、図１１に示
す如く、位相比較器１’により受信したデータ信号DATA
と電圧制御発振器５から出力されるクロック信号Clock
との位相差を検出し、チャージポンプ３で位相比較器
１’により検出された位相差に応じた制御電圧を出力
し、その制御電圧に基づき電圧制御発振器５でクロック
信号Clock を生成する。位相比較器１’では、ウィンド
ウ信号生成手段１３’により受信データ信号DATAの各情
報ビットの４分の１乃至４分の３時刻まで開くウィンド
ウ信号Windowを生成し、エッジ抽出手段１１によりウィ
ンドウ信号Windowの開いた期間に受信データ信号DATAの
エッジを抽出し、エッジ喪失検出手段２２によりエッジ
抽出手段１１の結果に基づきエッジの発生の有無を検出
し、エッジの欠落が検出された場合には、補償パルス発
生手段２３によってチャージポンプ３に対して誤動作を
補償する信号CORRECT を出力する。更に、エッジ喪失カ
ウンタ２５において、エッジ喪失検出手段２２からの連
続的にエッジの欠落が検出された回数を計数し、計数結
果が所定の回数となった時には、選択手段２７により新
たなエッジを検出するまで位相比較器１の入力信号を所
定の発振周波数を持つ信号X'tal に切り替えるようにし
ている。
【００４１】これにより、電圧制御発振器５の電圧変動
を抑制することができ、マンチェスタ信号が再び受信さ
れるようになった時の同期回復にようする時間を短縮す
ることができる。
【００４２】
【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。
【００４３】図１に本発明の第１の実施例に係る位相同
期ループ回路の構成図を示す。
【００４４】同図において、本実施例の位相同期ループ
回路（以下、ＰＬＬ回路と略記する）は、受信したデー
タ信号DATAと電圧制御発振器５から出力されるクロック
信号Clock との位相差を検出する位相比較器１と、位相
比較器１で検出された位相差に応じた制御電圧を出力す
るチャージポンプ３と、前記制御電圧に基づきクロック
信号Clock を生成する電圧制御発振器（以下、ＶＣＯと
略記する）５とから構成されている。
【００４５】尚、DATAはトークンリングから受信される
ディファレンシャル・マンチェスタコード信号であり、
2CLKはＶＣＯ５で発振した信号で、受信したマンチェス
タコードが含んでいるクロック成分の２倍の周波数を持
つ。また、Clock は本実施例のＰＬＬ回路によって抽出
された受信信号のクロック成分である。但し、実際の利
用を考え、クロック成分の２倍の周波数の信号2CLKを出
力する。
【００４６】チャージポンプ３は、チャージポンプ３の
充電を行なう充電電流源Ｉ２と、チャージポンプ３の放
電を行なう放電電流源Ｉ３と、放電電流源Ｉ２による放
電電流を補正する補正充電用電流源Ｉ１と、それぞれの
電流源Ｉ１、Ｉ２、及びＩ３に接続される動作スイッチ
ＳＷ１、ＳＷ２、及びＳＷ３と、ロウパスフィルタ２１
とから構成されている。
【００４７】図３に、位相比較器１の回路構成図を示
す。
【００４８】同図に示すように、位相比較器１は、受信
データ信号DATAの各情報ビットの４分の１乃至４分の３
時刻まで開くウィンドウ信号Window' を生成するウィン
ドウ信号生成手段１３と、ウィンドウ信号Window' の開
いた期間に受信データ信号DATAのエッジを抽出するエッ
ジ抽出手段１１と、エッジ抽出手段１１の抽出結果に基
づいてエッジの発生の有無を検出し、このエッジ発生の
有無に基づきウィンドウ信号Window' の開いた期間を２
分の１時間ずらす制御手段１５とから構成されている。
【００４９】UP、DOWN、及びCORRECT は、それぞれチャ
ージポンプ３の電流源に接続される動作スイッチに対し
て送られる制御信号である。信号UPは充電電流源Ｉ２の
動作スイッチＳＷ２を、信号DOWNは放電電流源Ｉ３の動
作スイッチＳＷ３を、信号CORRECT は補正充電用電流源
Ｉ１の動作スイッチＳＷ１を、それぞれ制御する。
【００５０】エッジ抽出手段１１では、受信データ信号
DATAを取り込み、立ち上がりエッジ及び立ち下がりエッ
ジそれぞれを検出するフリップフロップＱ１及びＱ２
で、受信信号のエッジを抽出する。これらのフリップフ
ロップＱ１及びＱ２は、ウィンドウ信号Windowがインア
クティブの間リセットされており、ウィンドウ期間に発
生するセンタエッジのみを抽出する。またフリップフロ
ップＱ１及びＱ２の出力は２入力ＯＲゲートＧ１によっ
て論理和を取られ、センタエッジ抽出信号DEdgeとな
る。この信号DEdge は充電電流源Ｉ２を制御する制御信
号UPになる。
【００５１】ウィンドウ信号生成手段１３では、クロッ
ク信号2CLKを取り込み、フリップフロップＱ５によりク
ロック信号2CLKの立ち下がりエッジを２分周して、４分
の１ビット時間から４分の３ビット時間の間アクティブ
となる信号Window' が作られる。
【００５２】一方制御手段１５では、ＮＯＴゲートＧ３
によって反転したセンタエッジ抽出信号DEdge をフリッ
プフロップＱ３に取り込み、ウィンドウ信号Windowの立
ち下がりエッジでサンプリングして、ウィンドウ期間の
終了時に受信データ信号DATAのセンタエッジが検出され
ているかどうかをチェックするミスエッジ信号MissEdge
を生成する。このミスエッジ信号MissEdgeは、補正充電
用電流源Ｉ１を制御する制御信号CORRECT になる。
【００５３】ミスエッジ信号MissEdgeの立ち上がりエッ
ジでトグル動作するフリップフロップＱ４の出力Alter
は、センタエッジ喪失時にウィンドウ位置を２分の１ず
らすための信号で、ＸＯＲゲートＧ２で排他的論理和を
取ることにより、ウィンドウ信号Windowを生成する。つ
まり、クロック信号2CLKの立ち下がりエッジを２分周し
た信号Window' を、センタエッジ喪失を検出する度に反
転させるように働く。信号Window' はビット周期で発生
する信号であるから、反転することによって、２分の１
ビットずらしたことと同じ効果がある。
【００５４】また、ＡＮＤゲートＧ４により、ウィンド
ウ信号Windowとクロック信号2CLKの論理積を取ることに
よって、２分の１ビット時間から４分の３ビット時間ま
でアクティブとなるセンタエッジ予測信号CEdge が作ら
れる。この信号は放電電流源Ｉ３を制御する制御信号DO
WNとなる。
【００５５】ミスエッジ信号MissEdgeを生成するフリッ
プフロップＱ３は、センタエッジ予測信号CEdge によっ
てリセットされるが、これは信号Alter が反転してウィ
ンドウ信号Windowが２分の１ビットずらされた直後のウ
ィンドウ期間の、２分の１時刻にリセットすることによ
って、補正充電用電流源Ｉ１を制御する制御信号CORREC
T のパルス幅を４分の１ビット時間にするためである。
【００５６】本実施例の動作を説明するタイミングチャ
ートを図４に示す。
【００５７】ウィンドウ信号Windowはクロック信号2CLK
の立ち下がりエッジに同期して発生し、このウィンドウ
信号Windowがアクティブである期間に発生した受信デー
タ信号DATAのエッジによってセンタエッジ抽出信号DEdg
e はセットされる。また、センタエッジ予測信号CEdge
は、ウィンドウ信号Windowがアクティブである期間に発
生するクロック信号2CLKを抜き出している。センタエッ
ジ抽出信号DEdge とセンタエッジ予測信号CEdge は、そ
れぞれ制御信号UP及びDOWNとなり、ウィンドウ信号Wind
owがインアクティブになるとリセットされる。
【００５８】制御信号UP及びDOWNのセットされる時刻に
ずれがあると、その時間差だけチャージポンプ３に対す
る充放電電流current が発生する。制御信号UPのセット
が早い時には充電電流源Ｉ２が先に動作し、チャージポ
ンプ３に対する充電電流を発生する。続いて放電電流源
Ｉ３も動作するため、両電流源による充放電電流が平衡
して、チャージポンプ３への電流の流入流出は停止す
る。逆に制御信号DOWNのセットが早い時には放電電流源
Ｉ３が先に動作する時間の分だけ、チャージポンプ３に
対する放電電流が発生する。
【００５９】ウィンドウ期間内でセンタエッジ抽出信号
DEdge がセットされなければ、ウィンドウ信号Windowの
立ち下がりエッジでミスエッジ信号MissEdgeがセットさ
れ、同時に信号Alter が反転する。信号Alter の反転に
よってウィンドウ位置が２分の１ビットずれて、新たな
ウィンドウ期間がすぐに発生する。ミスエッジ信号は、
この新たなウィンドウ期間に発生するセンタエッジ予測
信号CEdge によってリセットされる。
【００６０】ミスエッジ信号MissEdgeが発生する時に
は、制御信号DOWNに引き続いて制御信号CORRECT が発生
し、放電電流源Ｉ３によって一方的に放電された電流量
を補う電流が、補正充電用電流源Ｉ１によって充電され
る。充放電電流current には、等しい電流量の放電電流
と充電電流のパルスが連続して発生する。
【００６１】次に、図５に本発明の第２の実施例に係る
位相同期ループ回路の位相比較器１の回路構成図を示
す。本実施例の位相同期ループ回路の位相比較器１は、
第１の実施例において、センタエッジ抽出信号DEdge 及
びセンタエッジ予測信号CEdgeの出力側に、それぞれフ
リップフロップＱ６及びＱ７を追加した構成となってい
る。
【００６２】第１の実施例では、充電電流源Ｉ２及び放
電電流源Ｉ３をそれぞれ制御する制御信号UP及びDOWN
は、ウィンドウの終了と共にリセットされるが、厳密に
はセンタエッジ予測信号CEdge が僅かに早くリセットさ
れる。センタエッジ予測信号CEdge には、元になってい
るクロック信号2CLKから見て、ＡＮＤゲートＧ４のゲー
ト１個分の遅延しか含まれないため、センタエッジ抽出
信号DEdge がリセットされるより僅かに早くなるのであ
る。
【００６３】充電電流源Ｉ２及び放電電流源Ｉ３の両電
源が（オン，オン）状態から（オフ，オフ）状態へ遷移
する時には、できるだけ同時に切り替わることが望まし
いので、本実施例では、フリップフロップＱ６及びＱ７
をウィンドウ信号Windowのインアクティブによって同時
にリセットする方式を採用している。
【００６４】次に、図６に本発明の第３の実施例に係る
位相同期ループ回路の位相比較器１の回路構成図を示
す。本実施例の位相同期ループ回路では、第１または第
２の実施例において、ＶＣＯ５から出力されるクロック
信号Clock を2CLKとせず、受信信号DATAが含んでいるク
ロック信号の４倍の周波数の信号4CLKとしている。
【００６５】ウィンドウ信号Windowは４分の１ビット時
間から４分の３ビット時間にアクティブになる信号で、
クロック信号2CLKの立ち下がりエッジをフリップフロッ
プＱ５によって分周して作っている。もし、第１または
第２の実施例のようにＶＣＯ５を直接クロック信号2CLK
で発振させるとすると、ＶＣＯ５のディーティ比が正確
に５０％でないとウィンドウの位置がずれてしまうこと
になる。これを防ぐために、クロック信号4CLKをＶＣＯ
５によって発振し、これをフリップフロップＱ８によっ
て２分周してクロック信号2CLKを作ることによって、正
確なデューティ比のクロック信号2CLKを発生させてい
る。
【００６６】次に、図７に本発明の第４の実施例に係る
位相同期ループ回路のチャージポンプ３の電流源部分の
構成図を示す。本実施例の位相同期ループ回路は、第
１、第２、または第３の実施例において、電流源部分を
同図に示す構成としたものである。
【００６７】充電電流源と放電電流源の特性を厳密に一
致させるのは技術的に難しいので、全ての電流源を放電
電流源Ｉ４、Ｉ５、及びＩ６として構成し、トランジス
タＪ１及びＪ２によるカレントミラー回路を用いて、充
電電流源としての機能を実現する。本来充電電流源とし
て動作すべき放電電流源Ｉ４及びＩ５で発生する電流
は、トランジスタＪ１を流れることによって、それと同
等の電流をトランジスタＪ２側に発生させる。この電流
がチャージポンプ３に充電電流として流れ込むため、動
作スイッチＳＷ４及びＳＷ５は充電電流源を制御する動
作スイッチとして働くことになる。
【００６８】以上のように、第１、第２、第３、及び第
４実施例では、マンチェスタコードにおいて、必ずデー
タ１ビット分に相当する信号波形中に少なくとも１回、
同じ位置に発生するセンタエッジと、ＰＬＬ内部で発振
したＶＣＯ５のエッジ位置のずれを位相比較器１で検出
して、位相のずれに対応する電流をチャージポンプ３で
発生することによって、ＶＣＯ５の入力電圧を制御して
いる。
【００６９】また、トークンリングネットワークでは、
センタエッジの欠落した信号をフレームの開始と終了を
表示するためのスターティングデリミタ（Stating Deli
miter ）信号ＳＤ及びエンディングデリミタ（Ending D
elimiter）信号ＥＤの中で用いているため、センタエッ
ジが欠落した信号を受信した場合にもＰＬＬ回路が追従
する必要があり、センタエッジが欠落したことを位相比
較器１で検出して、チャージポンプ３の動作を補償する
方式を用いていた。
【００７０】トークンリングネットワークでは、新たな
局がリングに参加したり、リング上の局がリングから離
脱する際には、リングと局とをつなぐ回線の切替を行な
うリレースイッチがオン／オフする期間、リング上の信
号が途切れる期間が発生する。
【００７１】上述した第１、第２、第３、及び第４実施
例では、受信信号DATAが途絶えている間、センタエッジ
の欠落が連続して検出され、これを補償するための動作
をチャージポンプ３が繰り返していたが、この動作によ
ってチャージポンプ３に接続されたループフィルタの蓄
積電圧が次第にずれてきてしまうという事態が発生す
る。その結果として、受信信号DATAが再び検出されるよ
うになった時に、素早く本来の同期状態を回復すること
が難しくなる。
【００７２】次に説明する第５及び第６の実施例は、位
相比較器１自体の動作を停止して、チャージポンプ３に
よるループフィルタへの充放電を止めてしまって電圧の
変動を抑制する方式、並びに、受信される信号として、
本来発振周波数の目標としている周波数で発振するクロ
ックの信号を位相比較器１に入力することで、ＶＣＯ５
の発振周波数をこの周波数に固定してしまう方式をそれ
ぞれ採用して、この問題を解消している。
【００７３】図８に本発明の第５の実施例に係る位相同
期ループ回路の構成図を示す。
【００７４】同図において、本実施例のＰＬＬ回路は、
受信したデータ信号DATAと電圧制御発振器５から出力さ
れるクロック信号Clock との位相差を検出する位相比較
器１’と、位相比較器１’で検出された位相差に応じた
制御電圧を出力するチャージポンプ３と、前記制御電圧
に基づきクロック信号Clock を生成するＶＣＯ５とから
構成されている。
【００７５】尚、信号DATAはトークンリングから受信さ
れるディファレンシャル・マンチェスタコード信号であ
り、信号2CLKは受信信号DATAのビット速度の２倍の周波
数で発振するＶＣＯ５の出力信号である。また、チャー
ジポンプ３の構成については第１の実施例と同様であ
る。
【００７６】図９に、本実施例の位相比較器１’の回路
構成図を示す。
【００７７】同図に示すように、位相比較器１’は、受
信データ信号DATAの各情報ビットの所定の時間だけ開く
ウィンドウ信号Windowを生成するウィンドウ信号生成手
段１３’と、ウィンドウ信号Windowの開いた期間に受信
データ信号DATAのエッジを抽出するエッジ抽出手段１１
と、エッジ抽出手段１１の結果に基づいてエッジの発生
の有無を検出するエッジ喪失検出手段２２と、エッジ喪
失検出手段２２によりエッジの欠落が検出された場合に
は、チャージポンプ３に対して誤動作を補償する信号を
出力する補償パルス発生手段２３と、エッジ喪失検出手
段２２により連続的にエッジの欠落が検出された回数を
計数するエッジ喪失カウンタ２５と、エッジ喪失カウン
タ２５の計数結果が所定の回数となった時に、新たなエ
ッジを検出するまで当該位相比較器１’の動作を停止す
る停止手段Ｇ５〜Ｇ７とから構成されている。尚、図９
では、エッジ喪失検出手段２２及び補償パルス発生手段
２３を統合した制御手段２１として表している。
【００７８】ウィンドウ信号生成手段１３’では、Ｔ型
フリップフロップＱ５から１／４ビットと３／４ビット
時刻で反転する信号Window' を出力している。この信号
Window' は、後述するＸＯＲゲートＧ２によって必要に
応じて論理を反転されウィンドウ信号Windowとなる。
【００７９】エッジ抽出手段１１では、Ｄ型フリップフ
ロップＱ１及びＱ２は、ウィンドウ期間に発生するデー
タ信号DATAの立ち上がりエッジ及び立ち下がりエッジを
それぞれ抽出する。何れかで抽出されてウィンドウ期間
にアクティブとなる信号は２入力ＯＲゲートＧ１で論理
和が取られてセンタエッジ抽出信号DEdge となり、後述
する２入力ＡＮＤゲートＧ５を介して充電電流源Ｉ２を
制御する制御信号UPとなる。
【００８０】２入力ＡＮＤゲートＧ４では、ウィンドウ
期間に発生するクロック信号2CLKの立ち上がりエッジを
検出してセンタエッジ予測信号CEdge を生成する。この
信号は、後述する２入力ＡＮＤゲートＧ７を介して、放
電電流源Ｉ３を制御する制御信号DOWNとなる。
【００８１】エッジ喪失検出手段２２及び補償パルス発
生手段２３では、ＮＯＴゲートＧ３及びＤ型フリップフ
ロップＱ３により、ウィンドウ期間が終了する時にデー
タ信号DATAのエッジが検出されなかったことを判別す
る、即ち、センタエッジの喪失を検出したミスエッジ信
号MissEdgeを生成する。この信号は、後述する２入力Ａ
ＮＤゲートＧ６を介して、補償動作を行なう補正充電用
電流源Ｉ１を制御する制御信号CORRECT となる。
【００８２】またＴ型フリップフロップＱ４は、ミスエ
ッジ信号MissEdgeの状態を反転した信号をＸＯＲゲート
Ｇ２に供給する。これによって、前述のウィンドウ信号
Window' は反転され、ウィンドウのアクティブ期間が１
／２ビット時間シフトされたことになる。
【００８３】エッジ喪失カウンタ２５のカウンタＱ２１
は、ミスエッジ信号MissEdgeを入力として、データ信号
DATAのセンタエッジ喪失回数を計数する。計数値が予め
定めた回数となった時には、停止信号STOPをアクティブ
にする。
【００８４】２入力ＡＮＤゲートで構成される停止手段
Ｇ５〜Ｇ７では、停止信号STOPがアクティブとなった時
には、センタエッジ抽出信号DEdge （制御信号UP）、ミ
スエッジ信号MissEdge（制御信号CORRECT ）、及びセン
タエッジ予測信号CEdge （制御信号DOWN）のチャージポ
ンプへの供給を停止する。この状態は、新たにエッジ抽
出がなされない限り（新たにセンタエッジ抽出信号DEdg
e がアクティブとならない限り）、解消されない。
【００８５】図１０に、本実施例の動作を説明するタイ
ミングチャートを示す。図１０（１）は、ウィンドウ期
間におけるセンタエッジの欠落に伴いチャージポンプ３
の誤動作を補償する制御信号CORRECT が生成され始めた
様子を、図１０（２）は、エッジ喪失カウンタ２５の計
数値が所定回数となって停止信号STOPがアクティブにな
り、各制御信号のチャージポンプへの供給が停止された
様子を、図１０（３）は、新たにエッジ抽出がなされて
停止信号STOPがノンアクティブになり、各制御信号のチ
ャージポンプへの供給が再開された様子を、それぞれ示
している。
【００８６】尚、チャージポンプ３内の補正充電用電流
源Ｉ１、充電電流源Ｉ２、及び放電電流源Ｉ３によって
発生する電流は、充放電電流current となる。図１０
中、充放電電流current の太線で示した部分は、充電電
流源Ｉ２及び放電電流源Ｉ３による電流が相殺して、結
果的に電流の出入りが無いことを示す。
【００８７】次に、図１１に本発明の第６の実施例に係
る位相同期ループ回路の構成図を示す。
【００８８】同図において、本実施例のＰＬＬ回路は、
受信したデータ信号DATAと電圧制御発振器５から出力さ
れるクロック信号Clock との位相差を検出する位相比較
器１”と、位相比較器１”で検出された位相差に応じた
制御電圧を出力するチャージポンプ３と、前記制御電圧
に基づきクロック信号Clock を生成するＶＣＯ５とから
構成されている。
【００８９】尚、信号DATAはトークンリングから受信さ
れるディファレンシャル・マンチェスタコード信号であ
り、信号2CLKは受信信号DATAのビット速度の２倍の周波
数で発振するＶＣＯ５の出力信号である。また、チャー
ジポンプ３の構成については第１の実施例と同様であ
る。
【００９０】図１２に、本実施例の位相比較器１”の回
路構成図を示す。
【００９１】同図に示すように、位相比較器１”は、受
信データ信号DATAの各情報ビットの所定の時間だけ開く
ウィンドウ信号Windowを生成するウィンドウ信号生成手
段１３’と、ウィンドウ信号Windowの開いた期間に受信
データ信号DATAのエッジを抽出するエッジ抽出手段１１
と、エッジ抽出手段１１の結果に基づいてエッジの発生
の有無を検出するエッジ喪失検出手段２２と、エッジ喪
失検出手段２２によりエッジの欠落が検出された場合に
は、チャージポンプ３に対して誤動作を補償する信号を
出力する補償パルス発生手段２３と、エッジ喪失検出手
段２２により連続的にエッジの欠落が検出された回数を
計数するエッジ喪失カウンタ２５と、エッジ喪失カウン
タ２５の計数結果が所定の回数となった時に、新たなエ
ッジを検出するまで当該位相比較器１”の入力信号を所
定の発振周波数を持つ信号X'talに切り替える選択手段
２７とから構成されている。尚、図１２では、エッジ喪
失検出手段２２及び補償パルス発生手段２３を統合した
制御手段２１として表している。
【００９２】ウィンドウ信号生成手段１３’、エッジ抽
出手段１１、２入力ＡＮＤゲートＧ４、エッジ喪失検出
手段２２、補償パルス発生手段２３、及びエッジ喪失カ
ウンタ２５は、第５の実施例と同等の働きをする。
【００９３】Ｄ型フリップフロップＱ９は、ウィンドウ
期間に発生する信号X'tal の立ち上がりエッジを抽出し
て、ウィンドウ期間にアクティブとなる信号を生成す
る。
【００９４】選択手段２７の２入力データセレクタＱ２
３では、カウンタＱ２１によってセンタエッジ喪失回数
が所定の回数となったことが検出され、停止信号STOPが
アクティブになると、充電電流源Ｉ２に供給される制御
信号UPとして、データ信号DATAから検出したセンタエッ
ジのものから、信号X'tal から検出したセンタエッジの
ものへ切り替える。
【００９５】２入力ＡＮＤゲートＧ８では、カウンタＱ
２１によってセンタエッジ喪失回数が所定の回数となっ
たことが検出され、停止信号STOPがアクティブになる
と、補償動作を行なうための制御信号CORRECT の補正充
電用電流源Ｉ１への供給を停止する。また、停止信号ST
OPがアクティブになるのに伴い、Ｔ型フリップフロップ
Ｑ４の動作によってウィンドウ期間がシフトされるのも
防止される。
【００９６】図１３に、本実施例の動作を説明するタイ
ミングチャートを示す。図１３（１）は、ウィンドウ期
間におけるセンタエッジの欠落に伴いチャージポンプ３
の誤動作を補償する制御信号CORRECT が生成され始めた
様子を、図１３（２）は、エッジ喪失カウンタ２５の計
数値が所定回数となって停止信号STOPがアクティブにな
り、信号X'tal から検出されたセンタエッジに基づいて
制御信号UPが生成され、制御信号CORRECT の補正充電用
電流源Ｉ１への供給が停止され、ウィンドウ期間がシフ
トされなくなった様子を、図１３（３）は、新たにデー
タ信号DATA のエッジ抽出がなされて停止信号STOPがノ
ンアクティブになり、元の状態に戻った様子を、それぞ
れ示している。
【００９７】尚、第５及び第６の実施例についても、第
１の実施例と同様に、第５及び第６の実施例からの第
２、第３、及び第４の実施例への変形が可能である。
【００９８】
【発明の効果】以上のように、本発明の第１、第４、第
５、第６、第８、第９、及び第１０の特徴の位相同期ル
ープ回路によれば、位相比較器において、ウィンドウ信
号生成手段により受信データの各情報ビットの４分の１
乃至４分の３時刻まで開くウィンドウ信号を生成し、エ
ッジ抽出手段によりウィンドウ信号の開いた期間に受信
データのエッジを抽出し、４分の１ビット時間から４分
の３ビット時間の間で発生する位相ジッタを含んだエッ
ジは、センタエッジとして抽出することができ、また、
センタエッジがウィンドウの範囲内に発生せず位相比較
ができない場合には、制御手段によりセンタエッジが喪
失したことをエッジ抽出手段の結果に基づいて検出し、
ウィンドウ位置を２分の１ビット時間ずらすことによっ
て、新たなセンタエッジの抽出を行なうこととしたの
で、ディファレンシャル・マンチェスタコードを用いて
いるトークンリングネットワークや、マンチェスタコー
ドを用いている各種ＬＡＮにおいて、受信信号からクロ
ック成分を抽出する位相同期ループ回路の動作が、セン
タエッジを喪失した場合でもビットスリップすることな
く、速やかに同期状態を回復することの可能な位相同期
ループ回路を提供することができる。
【００９９】また、チャージポンプにおいて、ウィンド
ウ期間内にセンタエッジが検出されない場合には、放電
を補正するための充電電流をエッジ抽出手段の検出結果
に基づき、第３の電流源から発生させ、また、第１の電
流源に接続される第１のスイッチと、前記第２の電流源
に接続される第２のスイッチとを、それぞれ、（オフ，
オフ）、（オン，オフ）、（オン，オン）、（オフ，オ
フ）、若しくは（オフ，オフ）、（オフ，オン）、（オ
ン，オン）、（オフ，オフ）の順に切り換えることによ
って、個々のスイッチのオン時間を長くして、電流源の
動作を安定化させ、更に、充電と放電の両方の電流源が
同時にオン状態にある時には、チャージポンプに対する
流入流出電流が平衡し、両スイッチが共にオフの時と同
じように、電荷の増減が無いように調節することとした
ので、受信するデータパターンによらず、追従速度が安
定した位相同期ループ回路を提供することができる。
【０１００】また、本発明の第２、第４、第５、第６、
第８、第９、及び第１０の特徴の位相同期ループ回路に
よれば、センタエッジの欠落が連続して検出された場合
には、位相比較器自体の動作を停止して、チャージポン
プによるループフィルタへの充放電を止めてしまって電
圧の変動を抑制することとしたので、電圧制御発振器の
電圧変動を抑制することができ、マンチェスタ信号が再
び受信されるようになった時の同期回復に要する時間を
短縮することの可能な位相同期ループ回路を提供するこ
とができる。
【０１０１】更に、本発明の第３、第４、第５、第６、
第７、第８、第９、及び第１０の特徴の位相同期ループ
回路によれば、センタエッジの欠落が連続して検出され
た場合には、受信される信号として、本来発振周波数の
目標としている周波数で発振するクロックの信号を位相
比較器に入力することで、電圧制御発振器の発振周波数
をこの周波数に固定することとしたので、電圧制御発振
器の電圧変動を抑制することができ、マンチェスタ信号
が再び受信されるようになった時の同期回復に要する時
間を短縮することの可能な位相同期ループ回路を提供す
ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る位相同期ループ回
路の構成図である。
【図２】本発明の作用説明図であり、図２（１）はデー
タ及びクロック信号を合成したマンチェスタコードの信
号波形図、図２（２）は１ビット時間内のウィンドウ信
号とセンタエッジの位置を説明するウィンドウ期間図で
ある。
【図３】第１の実施例の位相同期ループ回路の位相比較
器の回路構成図である。
【図４】第１の実施例の位相同期ループ回路の動作を説
明するタイミングチャートである。
【図５】本発明の第２の実施例に係る位相同期ループ回
路の位相比較器の回路構成図である。
【図６】本発明の第３の実施例に係る位相同期ループ回
路の位相比較器の回路構成図である。
【図７】本発明の第４の実施例に係る位相同期ループ回
路のチャージポンプの電流源部分の構成図である。
【図８】本発明の第５の実施例に係る位相同期ループ回
路の構成図である。
【図９】第５の実施例の位相同期ループ回路の位相比較
器の回路構成図である。
【図１０】第５の実施例の位相同期ループ回路の動作を
説明するタイミングチャートである。
【図１１】本発明の第６の実施例に係る位相同期ループ
回路の構成図である。
【図１２】第６の実施例の位相同期ループ回路の位相比
較器の回路構成図である。
【図１３】第６の実施例の位相同期ループ回路の動作を
説明するタイミングチャートである。
【図１４】従来の位相同期ループ回路の構成図である。
【図１５】従来の位相同期ループ回路の位相比較器及び
チャージポンプの構成図である。
【図１６】従来の位相同期ループ回路の動作を説明する
タイミングチャートである。
【符号の説明】
１，１’，１”，５１ 位相比較器 ３，５３ チャージポンプ ５，５５ 電圧制御発振器（ＶＣＯ） １１ エッジ抽出手段 １３，１３’ ウィンドウ信号生成手段 １５ 制御手段 ２２ エッジ喪失検出手段 ２３ 補償パルス発生手段 ２５ エッジ喪失カウンタ ２７ 選択手段 Ｉ２ 充電電流源（第１の電流源） Ｉ３ 放電電流源（第２の電流源） Ｉ１ 補正充電用電流源（第３の電流源） Ｉ１０ 充電電流源 Ｉ４，Ｉ５，Ｉ６，Ｉ１１ 放電電流源 ＳＷ２ 第１の（動作）スイッチ ＳＷ３ 第２の（動作）スイッチ ＳＷ１，ＳＷ４，ＳＷ５，ＳＷ１０，ＳＷ１１ 動作ス
イッチ ２１ ロウパスフィルタ Ｑ１〜Ｑ１１ フリップフロップ Ｑ２１ エッジ喪失カウンタ Ｑ２３ ２入力データセレクタ Ｇ１ ２入力ＯＲゲート Ｇ２ ＸＯＲゲート Ｇ３ ＮＯＴゲート Ｇ４〜Ｇ８ ２入力ＡＮＤゲート （Ｇ５〜Ｇ７ 停止手段） Ｇ１０ ２入力ＮＯＲゲート Ｊ１，Ｊ２ トランジスタ DATA 受信データ Clock ，2CLK，4CLK クロック信号 Window' ，Window ウィンドウ信号 UP 動作スイッチＳＷ２の制御信号 DOWN 動作スイッチＳＷ３の制御信号 CORRECT 動作スイッチＳＷ１の制御信号 DEdge センタエッジ抽出信号 MissEdge ミスエッジ信号 Alter フリップフロップＱ４の出力 CEdge センタエッジ予測信号 current 充放電電流 X'tal 所定の発振周波数を持つ入力信号

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】 受信したデータと後記電圧制御発振器か
    ら出力されるクロック信号との位相差を検出する位相比
    較器と、 前記位相比較器で検出された位相差に応じた制御電圧を
    その出力ノードに出力するチャージポンプと、 前記制御電圧に基づきクロック信号を生成する電圧制御
    発振器とを有し、 前記位相比較器は、 前記受信データの各情報ビットの所定の時間だけ開くウ
    ィンドウ信号を生成するウィンドウ信号生成手段と、 前記ウィンドウ信号の開いた期間に前記受信データのエ
    ッジを抽出するエッジ抽出手段とを備え、 前記チャージポンプは、 前記出力ノードを充電するための第１の電流源と、 前記出力ノードを放電するための第２の電流源と、 前記エッジ抽出手段の検出結果に基づいて、前記第２の
    電流源による放電電流を補正するように前記出力ノード
    を充電する第３の電流源とを備えることを特徴とする位
    相同期ループ回路。
  2. 【請求項２】 受信したデータと後記電圧制御発振器か
    ら出力されるクロック信号との位相差を検出する位相比
    較器と、 前記位相比較器で検出された位相差に応じた制御電圧を
    その出力ノードに出力するチャージポンプと、 前記制御電圧に基づきクロック信号を生成する電圧制御
    発振器とを有し、 前記位相比較器は、 前記受信データの各情報ビットの所定の時間だけ開くウ
    ィンドウ信号を生成するウィンドウ信号生成手段と、 前記ウィンドウ信号の開いた期間に前記受信データのエ
    ッジを抽出するエッジ抽出手段と、 前記エッジ抽出手段の結果に基づいてエッジの発生の有
    無を検出するエッジ喪失検出手段と、 前記エッジ喪失検出手段によりエッジの欠落が検出され
    た場合には、前記チャージポンプに対して誤動作を補償
    する信号を出力する補償パルス発生手段と、 前記エッジ喪失検出手段により連続的にエッジの欠落が
    検出された回数を計数するエッジ喪失カウンタと、 前記エッジ喪失カウンタの計数結果が所定の回数となっ
    た時に、新たなエッジを検出するまで当該位相比較器の
    動作を停止する停止手段とを有することを特徴とする位
    相同期ループ回路。
  3. 【請求項３】 受信したデータと後記電圧制御発振器
    から出力されるクロック信号との位相差を検出する位相
    比較器と、 前記位相比較器で検出された位相差に応じた制御電圧を
    その出力ノードに出力するチャージポンプと、 前記制御電圧に基づきクロック信号を生成する電圧制御
    発振器とを有し、 前記位相比較器は、 前記受信データの各情報ビットの所定の時間だけ開くウ
    ィンドウ信号を生成するウィンドウ信号生成手段と、 前記ウィンドウ信号の開いた期間に前記受信データのエ
    ッジを抽出するエッジ抽出手段と、 前記エッジ抽出手段の結果に基づいてエッジの発生の有
    無を検出するエッジ喪失検出手段と、 前記エッジ喪失検出手段によりエッジの欠落が検出され
    た場合には、前記チャージポンプに対して誤動作を補償
    する信号を出力する補償パルス発生手段と、 前記エッジ喪失検出手段により連続的にエッジの欠落が
    検出された回数を計数するエッジ喪失カウンタと、 前記エッジ喪失カウンタの計数結果が所定の回数となっ
    た時に、新たなエッジを検出するまで当該位相比較器の
    入力信号を所定の発振周波数を持つ信号に切り替える選
    択手段とを有することを特徴とする位相同期ループ回
    路。
  4. 【請求項４】 前記ウィンドウ信号の開いた期間は、前
    記受信データの各情報ビットの４分の１乃至４分の３時
    刻までであることを特徴とする請求項１、２、または３
    に記載の位相同期ループ回路。
  5. 【請求項５】 前記位相同期ループ回路は、前記ウィン
    ドウ信号の開いた期間の設定により、センタエッジの検
    出を行なうことを特徴とする請求項１、２、３、または
    ４に記載の位相同期ループ回路。
  6. 【請求項６】 前記位相同期ループ回路は、前記エッジ
    抽出手段の結果に基づいてエッジの発生の有無を検出
    し、前記ウィンドウ信号の開いた期間を２分の１時間ず
    らす制御手段を有することを特徴とする請求項１、２、
    ３、４または５に記載の位相同期ループ回路。
  7. 【請求項７】 前記位相同期ループ回路は、前記エッジ
    喪失カウンタの計数結果が所定の回数となった時に、前
    記補償パルス発生手段からの誤動作を補償する信号の出
    力を停止し、前記ウィンドウ信号の開いた期間を２分の
    １時間ずらす動作を停止する停止制御手段を有すること
    を特徴とする請求項３、４、５、または６に記載の位相
    同期ループ回路。
  8. 【請求項８】 前記チャージポンプは、 前記出力ノードを充電するための第１の電流源と、 前記出力ノードを放電するための第２の電流源と、 前記エッジ抽出手段の検出結果に基づいて、前記第２の
    電流源による放電電流を補正するように前記出力ノード
    を充電する第３の電流源とを有することを特徴とする請
    求項２、３、４、５、６または７に記載の位相同期ルー
    プ回路。
  9. 【請求項９】 前記チャージポンプは、 前記第１の電流源に接続される第１のスイッチと、前記
    第２の電流源に接続される第２のスイッチとを、それぞ
    れ、（オフ、オフ）、（オン、オフ）、（オン、オ
    ン）、（オフ、オフ）、若しくは（オフ、オフ）、（オ
    フ、オン）、（オン、オン）、（オフ、オフ）の順に切
    り換えることを特徴とする請求項１、２、３、４、５、
    ６、７または８に記載の位相同期ループ回路。
  10. 【請求項１０】 前記受信データは、ディファレンシャ
    ル・マンチェスタコードであることを特徴とする請求項
    １、２、３、４、５、６、７、８または９に記載の位相
    同期ループ回路。
  11. 【請求項１１】 制御電圧を受信し、前記制御電圧に基
    づくクロック信号を生成する電圧制御発振器と、 前記電圧制御発振器に接続され、受信データ信号と前記
    電圧制御発振器から得られた前記クロック信号の位相差
    を検出する位相比較器と、 前記電圧制御発振器に接続され、前記電圧制御発振器に
    前記制御電圧を供給し、ノードを充電するための充電回
    路と前記ノードを放電するための放電回路を有し、なお
    前記制御電圧が前記ノードにおける電圧値に応じて変化
    するものである、チャージポンプと、 を有し、 前記位相比較器が、 （ａ）各情報ビットの所定の時間だけ開くウィンドウ信
    号の生成する第１の手段と、 （ｂ）前記チャージポンプに接続され、前記ウィンドウ
    信号が開いた所定時間内で前記データ信号のエッジを抽
    出し、前記エッジが抽出される時あくてぃぷとされ、前
    記ウィンドウ信号が閉じた時インアクティブとされる第
    １の信号を前記チャージポンプに出力し、前記充電回路
    が前記第１の信号によってアクティブとされるものであ
    る、第２の手段と、 （ｃ）前記チャージポンプに接続され、前記クロック信
    号に同期してアクティブとされ、前記ウィンドウ信号が
    閉じられるときインアクティブとされる第２の信号を出
    力し、前記放電回路が前記第２の信号によりアクティブ
    とされるものである、第３の手段と、 （ｄ）前記第２の手段であるエッジ抽出手段に接続さ
    れ、前記ウィンドウが開いている所定の時間にエッジが
    抽出されないとき第３の信号を出力し、前記充電回路が
    前記放電回路により放電を補償するために前記第３の信
    号によってアクティブとされるものである、第４の手段
    と、 を有する位相同期ループ回路。
  12. 【請求項１２】 前記第１の信号を出力する前記第２の
    手段が、第１のフリップフロップを介して前記第１の信
    号を出力し、 前記第２の信号を出力する前記第３の手段が、第２のフ
    リップフロップを介して前記第２の信号を出力し、 前記第１と第２のフリップフロップが、それぞれ前記ウ
    ィンドウ信号が反転された信号によってリセットされる
    請求項１１に記載の位相同期ループ回路。
  13. 【請求項１３】 前記電圧制御発振器が、分周回路を介
    して前記クロック信号を生成する請求項１１記載の位相
    同期ループ回路。
  14. 【請求項１４】 さらに、 前記エッジ抽出手段と前記第２の信号出力手段とに接続
    され、エッジが抽出されない前記ウィンドウ信号の連続
    開放の回数を計数し、前記連続開放の回数が所定の数値
    を超える場合に前記第１〜３の信号を停止する、エッジ
    喪失カウンタとを有する請求項１１に記載の位相同期ル
    ープ回路。
  15. 【請求項１５】 さらに、 所定周波数において補償信号を生成する補償信号発生回
    路と、 前記エッジ抽出手段と前記第３の信号出力手段とに接続
    され、エッジが抽出されない場合の前記ウィンドウ信号
    の連続開放の回数を計数する、エッジ喪失カウンタと、 前記補償信号発生回路、前記エッジ抽出手段と前記喪失
    カウンタとに接続され、前記計数が所定の数値に達した
    ら前記第１の信号の代わりに前記補償信号を出力するセ
    レクタとを有する請求項１１に記載の位相同期ループ回
    路。
  16. 【請求項１６】 前記チャージポンプはミラー回路を有
    し、 前記充電回路は、第１の部分と第２の部分とを有し、 前記第１の部分は、前記ミラー回路とグラウンドの間に
    直列に接続された第１のスイッチと第１の電流源を有
    し、 前記第１のスイッチは、前記第１の信号によって制御さ
    れ、 前記第２の部分は、前記ミラー回路と前記グラウンドの
    間に直列に接続された第２のスイッチと第２の電流源と
    を有し、 前記第２のスイッチは、前記第３の信号によって制御さ
    れ、 前記放電回路は、前記ノードとグラウンドの間に接続さ
    れた第３のスイッチと第３の電流源とを有し、 前記第３のスイッチは、前記第２の信号によって制御さ
    れ、 前記充電回路は、前記ミラー回路を介して前記ノードに
    結合されている請求項１１記載の位相同期ループ回路。
  17. 【請求項１７】 ウィンドウが開く前記所定の時間が、
    前記情報ビットの単位ビット時間の約１／２である請求
    項１１記載の位相同期ループ回路。
  18. 【請求項１８】 前記所定の時間が、前記所定の情報ビ
    ット時間の約１／４の時間経過時に開始され、約３／４
    時間経過時に終了する請求項１１に記載の位相同期ルー
    プ回路。
  19. 【請求項１９】 制御電圧を受信し、前記制御電圧に比
    例したクロック信号を発生する電圧制御発振器と、 前記電圧制御発振器に接続され、前記電圧制御発振器に
    制御電圧を供給し、ノードを充電する充電回路と、前記
    ノードを放電する放電回路とを有し、前記充電回路が第
    １の信号によって駆動され、前記充電回路が第２の信号
    によって駆動され、前記制御電圧が前記ノードにおける
    電圧に応じて変化する、チャージポンプと、 前記クロック信号のパルスからウィンドウ信号のパルス
    を生成し、前記ウィンドウ信号のパルス幅が実質的に受
    信データ信号の一情報ビットのパルス幅の１／２であ
    る、ウィンドウ発生回路と、 前記チャージポンプに接続され、前記データ信号を受信
    し、前記ウィンドウ信号がアクティブなときに前記デー
    タ信号のエッジを抽出し、前記第１の信号を前記チャー
    ジポンプに出力し、前記第１の信号が前記抽出されたエ
    ッジと前記ウィンドウ信号のエッジのうち１のエッジと
    の間でアクティブとされる、第１の信号生成回路と、 前記放電回路に接続され、前記第２の信号を前記チャー
    ジポンプに出力し、前記クロック信号と前記受信データ
    信号との間で位相差がないとき、前記第１と前記第２の
    信号を一致させるために、前記第２の信号が前記受信デ
    ータ信号の各情報ビットで前記クロックパルスの１エッ
    ジと前記ウィンドウ信号の１エッジとの間アクティブと
    される、第２信号生成回路とを有する位相同期ループ回
    路。
  20. 【請求項２０】 制御電圧に応じたクロック信号を電圧
    制御発振器に生成し、前記制御電圧がノードにおける電
    圧に応じて変化するものである、第１のステップと、 前記電圧制御発振器から出力される前記クロック信号と
    前記受信信号との位相差を検出する第２のステップとを
    有し、 前記第２のステップが、さらに、 （ａ）前記マルチビット受信信号の各ビットの所定期間
    から開くウィンドウ信号を生成するステップと、 （ｂ）前記ウィンドウ信号が開いている間、前記マルチ
    ビット受信信号が検出されたとき第１の信号を出力し、
    前記クロック信号に同期した第２の信号を出力するステ
    ップと、 （ｃ）前記第１の信号に応じて前記ノードを充電し、前
    記第２の信号に応じて前記ノードを放電するステップ
    と、 （ｄ）前記所定期間に第１の信号が生成されないとき、
    前記第２の信号によって前記ノードの放電を補償するた
    めに前記ノードを充電するステップとを有する位相同期
    ループにおいてマルチビット受信信号からクロック信号
    を抽出する信号抽出方法。
  21. 【請求項２１】 ノードにおける電圧に応じて変化する
    制御電圧を受信し、前記制御電圧に基づきクロック信号
    を発生する電圧制御発振器と、 前記電圧制御発振器に接続され、フィルター回路を介し
    て前記電圧制御発振器に前記制御電圧を供給し、前記ノ
    ードを充電する充電回路と前記ノードを放電する放電回
    路とを有し、前記充電回路が第１の信号によって駆動さ
    れるものであり、前記放電回路が第２の信号によって駆
    動される、チャージポンプと、 前記クロック信号のパルスからウィンドウ信号のパルス
    を生成し、前記ウィンドウ信号のパルス幅が実質的に受
    信データ信号の一情報ビットに一致するパルス幅の１／
    ２であるウィンドウ発生回路と、 前記充電回路に接続され、前記データ信号を受信し、前
    記ウィンドウ信号がアクティブなとき前記データ信号の
    エッジを抽出し、前記第１の信号を出力する、 第１の信号生成回路と 前記放電回路に接続され、前記第２の信号を前記チャー
    ジポンプに出力する、第２の信号生成回路と、 開放された前記ウィンドウ信号にエッジが検出されない
    とき前記放電回路による前記ノードの放電を補償する手
    段とを有し、 前記第１の信号がアクティブとされている期間と前記第
    ２の信号がアクティブとされている期間とが重複する位
    相同期ループ回路。
JP5089861A 1992-04-27 1993-04-16 位相同期ループ回路と信号抽出方法 Expired - Fee Related JP2854777B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5089861A JP2854777B2 (ja) 1992-04-27 1993-04-16 位相同期ループ回路と信号抽出方法
EP93106790A EP0567990B1 (en) 1992-04-27 1993-04-27 Phase-locked loop circuit
DE69307581T DE69307581T2 (de) 1992-04-27 1993-04-27 Phasenregelkreis
KR1019930007046A KR960010854B1 (ko) 1992-04-27 1993-04-27 위상동기 루프회로
US08/344,625 US5432481A (en) 1992-04-27 1994-11-17 Phase-locked loop circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10787792 1992-04-27
JP4-107877 1992-04-27
JP5089861A JP2854777B2 (ja) 1992-04-27 1993-04-16 位相同期ループ回路と信号抽出方法

Publications (2)

Publication Number Publication Date
JPH0645922A JPH0645922A (ja) 1994-02-18
JP2854777B2 true JP2854777B2 (ja) 1999-02-03

Family

ID=26431257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5089861A Expired - Fee Related JP2854777B2 (ja) 1992-04-27 1993-04-16 位相同期ループ回路と信号抽出方法

Country Status (5)

Country Link
US (1) US5432481A (ja)
EP (1) EP0567990B1 (ja)
JP (1) JP2854777B2 (ja)
KR (1) KR960010854B1 (ja)
DE (1) DE69307581T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699387A (en) * 1993-06-23 1997-12-16 Ati Technologies Inc. Phase offset cancellation technique for reducing low frequency jitters
FR2710804B1 (fr) * 1993-09-29 1995-11-10 Alcatel Business Systems Dispositif numérique de connexion d'une pluralité de stations de travail sur un réseau local en anneau.
US5987085A (en) * 1997-03-26 1999-11-16 Lsi Logic Coporation Clock recovery circuit
KR100486201B1 (ko) * 1997-08-19 2005-08-31 삼성전자주식회사 위상동기루프의로크상태검출장치및방법
KR100468693B1 (ko) * 1997-10-13 2005-03-16 삼성전자주식회사 안정적으로락상태를판별하는위상락검출회로
GB2335322B (en) * 1998-03-13 2002-04-24 Ericsson Telefon Ab L M Phase detector
DE19830260A1 (de) * 1998-07-07 2000-01-13 Alcatel Sa Taktgenerator und Synchronisierungsverfahren
US6002273A (en) * 1998-10-05 1999-12-14 Motorola, Inc. Linear low noise phase-frequency detector
JP2001094541A (ja) 1999-09-27 2001-04-06 Nec Corp クロックリカバリ回路
US6275072B1 (en) * 1999-10-07 2001-08-14 Velio Communications, Inc. Combined phase comparator and charge pump circuit
US6952431B1 (en) 1999-10-28 2005-10-04 Rambus Inc. Clock multiplying delay-locked loop for data communications
US6674772B1 (en) * 1999-10-28 2004-01-06 Velio Communicaitons, Inc. Data communications circuit with multi-stage multiplexing
US20020109552A1 (en) * 2000-06-02 2002-08-15 Tran Duke T. System and method of tuning a voltage controlled oscillator
JP3502618B2 (ja) * 2001-07-19 2004-03-02 松下電器産業株式会社 位相同期ループ回路、及びデータ再生装置
JP3670615B2 (ja) * 2002-03-08 2005-07-13 松下電器産業株式会社 位相比較器およびクロックリカバリ回路
DE10303939B3 (de) * 2003-01-31 2004-05-13 Infineon Technologies Ag Schaltungsanordnung mit Phasendetektor und Phasenregelschleife mit der Schaltungsanordnung
FR2864377B1 (fr) * 2003-12-18 2006-08-18 Eads Telecom Boucle a asservissement de phase
JP4244045B2 (ja) * 2005-09-08 2009-03-25 ソニー株式会社 記録装置および方法、並びにプログラム
US9614661B2 (en) * 2012-04-09 2017-04-04 Atmel Corporation Differential interface for inter-device communication in a battery management and protection system
JP6189081B2 (ja) * 2013-04-25 2017-08-30 Hoya株式会社 電子内視鏡用プロセッサ、電子内視鏡システムおよび画像処理装置
JP6173766B2 (ja) * 2013-05-10 2017-08-02 Hoya株式会社 電子内視鏡用プロセッサ、電子内視鏡システムおよび画像処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4365210A (en) * 1980-06-26 1982-12-21 Motorola, Inc. Data and clock recovery system having a phase-locked-loop and which controls dynamic loop response of a data stream of unknown data format
US4593254A (en) * 1984-12-14 1986-06-03 International Business Machines Corp. VCO centering circuit
CA1284361C (en) * 1986-08-29 1991-05-21 Mitel Corporation Analog phase locked loop
US4843469A (en) * 1987-04-13 1989-06-27 The Grass Valley Group, Inc. Rapid signal acquisition and phase averaged horizontal timing from composite sync
EP0355466A3 (en) * 1988-08-26 1990-06-20 Motorola, Inc. Integrated circuit with clock generator circuit
US4987387A (en) * 1989-09-08 1991-01-22 Delco Electronics Corporation Phase locked loop circuit with digital control
JPH0736515B2 (ja) * 1989-09-14 1995-04-19 株式会社東芝 位相比較器
US5276716A (en) * 1990-02-15 1994-01-04 Advanced Micro Devices Inc. Bi-phase decoder phase-lock loop in CMOS
EP0458269B1 (en) * 1990-05-21 1995-03-08 Nec Corporation Phase-locked loop circuit
JPH04223716A (ja) * 1990-12-26 1992-08-13 Fujitsu Ltd Ｐｌｌシンセサイザ回路
US5256989A (en) * 1991-05-03 1993-10-26 Motorola, Inc. Lock detection for a phase lock loop
JPH04351008A (ja) * 1991-05-28 1992-12-04 Sony Corp ディジタルｖｃｏ
US5192915A (en) * 1991-06-19 1993-03-09 Tektronix, Inc. Edge integrating phase detector
US5208546A (en) * 1991-08-21 1993-05-04 At&T Bell Laboratories Adaptive charge pump for phase-locked loops

Also Published As

Publication number Publication date
EP0567990B1 (en) 1997-01-22
DE69307581D1 (de) 1997-03-06
KR940006346A (ko) 1994-03-23
KR960010854B1 (ko) 1996-08-09
JPH0645922A (ja) 1994-02-18
DE69307581T2 (de) 1997-06-12
EP0567990A1 (en) 1993-11-03
US5432481A (en) 1995-07-11

Similar Documents

Publication Publication Date Title
JP2854777B2 (ja) 位相同期ループ回路と信号抽出方法
KR940001724B1 (ko) 위상동기회로
KR100345272B1 (ko) 클럭발생기
JP3094977B2 (ja) Ｐｌｌ回路
US5276716A (en) Bi-phase decoder phase-lock loop in CMOS
JPH0591098A (ja) クロツク信号回復装置
JP5332328B2 (ja) クロック及びデータ復元回路
JPH10276086A (ja) 位相同期ループ
US7459964B2 (en) Switched capacitor filter and feedback system
JP3331115B2 (ja) 周波数位相同期回路
JPH0681129B2 (ja) データ検出器
US20030169836A1 (en) Phase comparator and clock recovery circuit
US20090041173A1 (en) Data clock recovery system using digital arrival-time detector
JP3617456B2 (ja) Ｐｌｌ回路および光通信受信装置
EP1887701A1 (en) Frequency synthesizer and charge pump circuit used therein
JP2008541685A (ja) 到達時間同期ループ
EP0480597B1 (en) Phase lock loop
JP2009253876A (ja) クロックデータリカバリ回路
JP2006157630A (ja) Ｐｌｌ回路
JP3368971B2 (ja) 周波数同期装置及びクロック信号再生装置
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JP4668430B2 (ja) プリスケーラ及びｐｌｌ回路
JPH07273648A (ja) Ｐｌｌ回路
JP2855643B2 (ja) Ｐｌｌ回路
JP2806661B2 (ja) 二重ループ形ｐｌｌ回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071120

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081120

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091120

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101120

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101120

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111120

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees