JP3617456B2 - Pll回路および光通信受信装置 - Google Patents
Pll回路および光通信受信装置 Download PDFInfo
- Publication number
- JP3617456B2 JP3617456B2 JP2001004616A JP2001004616A JP3617456B2 JP 3617456 B2 JP3617456 B2 JP 3617456B2 JP 2001004616 A JP2001004616 A JP 2001004616A JP 2001004616 A JP2001004616 A JP 2001004616A JP 3617456 B2 JP3617456 B2 JP 3617456B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- circuit
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 24
- 238000004891 communication Methods 0.000 title claims description 21
- 238000001514 detection method Methods 0.000 claims description 130
- 230000000630 rising effect Effects 0.000 claims description 92
- 230000010355 oscillation Effects 0.000 claims description 54
- 238000005070 sampling Methods 0.000 claims description 39
- 230000003111 delayed effect Effects 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 4
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000008859 change Effects 0.000 description 46
- 230000007704 transition Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 13
- 230000007257 malfunction Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013481 data capture Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Description
【発明の属する技術分野】
本発明は、PLL(phase locked loop;位相ロックループ)回路および光通信受信装置に関し、特に位相検出回路および周波数検出回路を有するPLL回路およびこれを受信データのリタイミング処理に用いるためのクロック信号の生成回路として用いた光通信受信装置に関する。
【0002】
【従来の技術】
図14に、現在一般的に用いられているPLL回路の構成を示す。このPLL回路は、位相検出(PD)回路101および周波数検出(FD)回路102を有しており、その動作は次の通りである。
【0003】
先ず、周波数検出回路102において、入力信号DATAとクロック信号(ICLK,QCLK)との周波数比較を行う。そして、その比較結果に基づいてチャージポンプ(CP)回路104およびループフィルタ105を介してVCO(電圧制御発振器)106の発振周波数クロックVCOCLKの周波数を制御することにより、目標の発振周波数に引き込む。尚、クロック信号(ICLK,QCLK)は、クロック発生器107において、VCO106の発振周波数クロックVCOCLKに基づいて生成される。
【0004】
次に、位相検出回路101において、入力信号DATAとVCO106の発振周波数クロックVCOCLKとの位相比較を行う。そして、その比較結果に基づいてチャージポンプ回路103およびループフィルタ105を介してVCO106の発振周波数クロックVCOCLKの位相を制御することにより、入力信号DATAの位相に対してVCO106の発振周波数クロックVCOCLKの位相を一致させる。
【0005】
この種のPLL回路において、周波数比較回路102として、従来、図15に示す構成のものが用いられていた。以下、この周波数比較回路102の具体的な回路構成およびその動作について説明する。
【0006】
なお、ここでは、NRZ(non−return−to−zero;非ゼロ復帰)波形のディジタル信号DATAが周波数比較回路102に入力されるものとする。また、クロック発生器107では、VCO106の発振周波数クロックVCOCLKを、所定の分周比1/n(本例では、n=1)で分周することによってクロック信号ICLKが、またこれを90°位相シフトすることによってクロック信号QCLKがそれぞれ得られ、これらクロック信号ICLK,QCLKが周波数比較回路102に与えられるものとする。
【0007】
先ず、NRZ波形の入力信号DATAが与えられるデータ入力端子111は、D−FF(D型フリップフロップ)112のD(データ)入力端子に接続されるとともに、EX−OR(排他的論理和)ゲート113の一方の入力端子Aに接続されている。一方、クロック信号ICLKが与えられるICLK入力端子114はANDゲート116,117の各一方の入力端子Aに接続され、クロック信号QCLKが与えられるQCLK入力端子115はANDゲート116,117の各他方の入力端子Bに接続されている。ただし、ANDゲート117の一方の入力端子Aは、クロック信号ICLKの極性が反転されて入力される反転入力端子である。
【0008】
ANDゲート116,117の各出力端子は、D−FF118,119の各D入力端子に接続されている。これらD−FF118,119の各CLK(クロック)入力端子には、EX−ORゲート113の出力端子が接続されている。D−FF118,119の各Q出力端子はD−FF120,121の各D入力端子に接続され、これらD−FF120,121の各Q出力端子はD−FF122,123の各D入力端子に接続されている。なお、D−FF112およびD−FF120〜123の各CLK端子は、ICLK入力端子114に接続されている。
【0009】
D−FF122のQ出力端子は、ANDゲート124の一方の入力端子Aに接続されている。D−FF123のQ出力端子は、ANDゲート125の他方の入力端子Bに接続されている。D−FF120のQ出力端子はさらにANDゲート125の一方の入力端子Aに接続され、D−FF121のQ出力端子はさらにANDゲート124の他方の入力端子Bに接続されている。そして、ANDゲート124,125の各出力端子は、回路出力端子126,127にそれぞれ接続されている。
【0010】
なお、ANDゲート124からはその出力信号として、図14のVCO106の発振周波数を下げる方向に制御するDOWNパルス信号が導出され、ANDゲート125からはその出力信号として上記発振周波数を上げる方向に制御するUPパルス信号が導出される。そして、DOWNパルス信号およびUPパルス信号は、回路出力端子126,127を介して図14のチャージポンプ回路104へ供給される。
【0011】
次に、上記構成の周波数検出回路の回路動作について、図16のタイミングチャートを参照して説明する。なお、図16のタイミングチャートにおいて、波形(a)〜(o)は、図15の各ノード(a)〜(o)の波形をそれぞれ示している。
【0012】
先ず、クロック信号ICLK(a)は、時刻t0で立ち上がって“H”レベルになり、時刻t2で立ち下がって“L”レベルになるパルス波形である。以下同様に、時刻t4,t8,t12,…で立ち上がり、時刻t6,t10,…で立ち下がる。このクロック信号ICLK(a)は、ICLK入力端子114を介してANDゲート116,117の各一方の入力端子Aに供給されるとともに、D−FF112およびD−FF120〜123の各CLK端子に供給される。
【0013】
クロック信号ICLK(a)に対して、クロック信号QCLK(b)は90°位相シフトされた、具体的には90°位相が遅れたパルス波形となっている。すなわち、時刻t1,t5,t9,…で立ち上がって“H”レベルになり、時刻t3,t7,t11,…で立ち下がって“L”レベルになる。このクロック信号QCLK(b)は、QCLK入力端子115を介してANDゲート116,117の各他方の入力端子Bに供給される。
【0014】
ANDゲート116は、クロック信号ICLK(a)とクロック信号QCLK(b)との論理積をとることから、これらクロック信号ICLK,QCLKが共に“H”レベルとなる期間、即ち時刻t1〜t2の期間、時刻t5〜t6の期間、時刻t9〜t10の期間で、その出力信号(c)が“H”レベルとなる。それ以外の期間、即ち時刻t0〜t1、時刻t2〜t5の期間、時刻t6〜t9の期間、時刻t10〜t12の期間では、出力信号(c)は“L”レベルとなる。
【0015】
一方、ANDゲート117は、クロック信号ICLK(a)の反転クロック信号ICLKXとクロック信号QCLK(b)との論理積をとることから、これらクロック信号ICLKX,QCLKが共に“H”レベルとなる期間、即ち時刻t2〜t3の期間、時刻t6〜t7の期間、時刻t10〜t11の期間で、その出力信号(d)が“H”レベルとなる。それ以外の期間、即ち時刻t0〜t2、時刻t3〜t6の期間、時刻t7〜t10の期間、時刻t11以降の期間では、出力信号(d)は“L”レベルとなる。
【0016】
図16のタイミングチャートにおいて、出力信号(c)の“H”レベルの期間を期間A、出力信号(d)の“H”レベルの期間を期間Bとそれぞれ記す。
【0017】
一方、NRZの入力信号DATA(f)は、データ入力端子111を介して直接、EX−ORゲート113の一方の入力端子Aに供給されるとともに、D−FF112のD入力端子に供給される。D−FF112は、クロック信号ICLK(a)の立ち上がりタイミングでD入力端子の入力波形の“H”レベル/“L”レベルを取り込む。この場合、時刻t0では入力信号DATA(f)が“H”レベルとすると、これを取り込むことでそのQ出力信号(e)が“H”レベルとなる。
【0018】
また、時刻t1とt2の間で入力信号DATA(f)が変化し、その極性が反転していることから、次のクロック信号ICLK(a)の立ち上がりタイミングt4では、“L”レベルの入力信号DATA(f)を取り込み、そのQ出力信号(e)が“L”レベルになる。さらに、時刻t6とt7の間で入力信号DATA(f)の極性が再度反転していることから、次のクロック信号ICLK(a)の立ち上がりタイミングt8で“H”レベルの入力信号DATA(f)の“H”レベルを取り込み、そのQ出力信号(e)が“H”レベルになる。それ以降時刻t12までは、この“H”レベルを維持し続ける。
【0019】
このD−FF112のQ出力信号(e)は、EX−ORゲート113の他方の入力端子Bに供給され、このEX−ORゲート113において、その一方の入力端子Aに供給される入力信号DATA(f)との排他的論理和演算が行われる。その結果、EX−ORゲート113の出力信号(g)は、図16のタイミングチャートから明らかなように、時刻t1〜t2の期間中の入力信号DATA(f)の反転時に“L”レベルから“H”レベルに遷移し、D−FF112のQ出力信号(e)が“L”レベルに遷移する時刻t4で“L”レベルへ遷移する。
【0020】
この時刻t4から入力信号DATA(f)のデータ反転期間の間、EX−ORゲート113の出力信号(g)は“L”レベルを維持し続ける。そして、時刻t6とt7の間で入力信号DATA(f)が反転すると、その反転タイミングでEX−ORゲート113の出力信号(g)は“L”レベルから“H”レベルへ遷移する。
【0021】
続いて、時刻t8になると、D−FF112のQ出力信号(e)が“L”レベルから“H”レベルに遷移するので、入力信号DATA(f)の“H”レベルとこのQ出力信号(e)の“H”レベルとの排他的論理和演算が行われることで、EX−ORゲート113の出力信号(g)が“L”レベルに遷移する。そして、それ以降の時刻t8〜t12の期間においては、EX−ORゲート113の出力信号(g)のレベルは変化しない。
【0022】
ANDゲート116,117の各出力信号(c),(d)は、次段のD−FF118,119の各D入力端子に供給される。D−FF118,119は、EX−ORゲート113の出力信号(g)をCLK入力としており、このクロック波形の立ち上がりのタイミングでD入力波形を取り込み、そのレベルをQ出力信号(h),(k)として導出する。
【0023】
ここで、EX−ORゲート113の出力信号(g)が時刻t1〜t2の期間で立ち上がり、この期間ではANDゲート116の出力信号(c)が“H”レベル、ANDゲート117の出力信号(d)が“L”レベルであるから、D−FF118のQ出力信号(h)が“H”レベルに、D−FF119のQ出力信号(k)が“L”レベルになる。
【0024】
EX−ORゲート113の出力信号(g)が次に“L”レベルから“H”レベルに遷移するタイミングは、時刻t6〜t7の期間における入力信号DATA(f)の変化点である。このタイミングにおけるANDゲート116の出力信号(c)が“L”レベル、ANDゲート117の出力信号(d)が“H”レベルであるから、D−FF118のQ出力信号(h)が“H”レベルから“L”レベルに遷移し、D−FF119のQ出力信号(k)が“L”レベルから“H”レベルに遷移し、時刻t12までこれらのレベルを維持し続ける。
【0025】
これらD−FF118,119の各Q出力信号(h),(k)はD−FF120,121の各D入力端子に供給される。D−FF120,121は、クロック信号ICLK(a)をCLK入力としており、その波形の立ち上がりタイミングでD入力波形を取り込む。ここで、クロック信号ICLK(a)の立ち上がりタイミングは時刻t4であり、そのときのD−FF118のQ出力信号(h)が“H”レベル、D−FF119のQ出力信号(k)が“L”レベルであるので、D−FF120のQ出力信号(i)は“H”レベルに、D−FF121のQ出力信号(l)は“L”レベルになる。
【0026】
クロック信号ICLK(a)の次の立ち上がりタイミングは時刻t8であり、このときのD−FF118のQ出力信号(h)が“L”レベルであるので、D−FF120のQ出力信号(i)は“L”レベルに遷移し、またD−FF119のQ出力信号(k)が“H”レベルであるので、D−FF121のQ出力信号(l)は“H”レベルに遷移する。そして、これらQ出力信号(i),(l)の各レベルは、時刻t12まで維持される。
【0027】
D−FF120,121の各Q出力信号(i),(l)は次段のD−FF122,123の各D入力端子に供給される。これらD−FF122,123も、クロック信号ICLK(a)をCLK入力としており、その波形の立ち上がりタイミングでD入力波形を取り込む。ここで、クロック信号ICLK(a)の立ち上がりタイミングは時刻t8であり、この時点でのD−FF120,121のQ出力信号(i),(l)の各レベルを取り込むことになり、その結果、D−FF122のQ出力信号(j)は“H”レベルに、D−FF123のQ出力信号(m)は“L”レベルになる。
【0028】
クロック信号ICLK(a)が次に立ち上がるタイミングは時刻t12であり、そのタイミングでのD−FF120のQ出力信号(i)が“L”レベル、D−FF121のQ出力信号(l)が“H”レベルであるから、D−FF122のQ出力信号(j)は“H”レベルから“L”レベルに、D−FF123のQ出力信号(m)は“L”レベルから“H”レベルにそれぞれ遷移する。
【0029】
D−FF122のQ出力信号(j)は、ANDゲート124の入力端子Aに供給される。ANDゲート124の入力端子Bには、D−FF121のQ出力信号(l)が供給される。これにより、ANDゲート124の出力信号(n)であるDOWNパルス信号は、時刻t4でD−FF121のQ出力信号(l)が“L”レベルに遷移するので“L”レベルになり、時刻t8になるとD−FF121,122の各Q出力信号(l),(j)が共に“H”レベルに遷移するので“H”レベルになる。
【0030】
また、時刻t12になると、D−FF121のQ出力信号(l)のレベルは変化せず“H”レベルのままであるが、D−FF122のQ出力信号(j)のレベルが“H”レベルから“L”レベルに遷移する。したがって、ANDゲート124の出力信号(n)、即ちDOWNパルス信号は“H”レベルから“L”レベルに遷移する。
【0031】
一方、D−FF123のQ出力信号(m)は、ANDゲート125の入力端子Bに供給される。ANDゲート125の入力端子Aには、D−FF120のQ出力信号(i)が供給される。これにより、ANDゲート125の出力信号(o)であるUPパルス信号は、時刻t8でD−FF120,123の各Q出力信号(i),(m)が共に“L”レベルに遷移するので“L”レベルとなる。また、時刻t12になると、D−FF123のQ出力信号(m)が“H”レベルに遷移するが、D−FF120のQ出力信号(i)が“L”レベルであるので、ANDゲート125の出力信号(o)は“L”レベルを維持する。
【0032】
以上から、図15の周波数検出回路の動作をまとめると次のようになる。あるDATA変化時点において(ICLK,QCLK)=(0,1)をサンプリングした後の次のDATA変化時点で(1,1)をサンプリングすると、クロック信号ICLKの1周期分の長さのUPパルス信号を出力する。すなわち、この2つのDATA変化点の間にm(mは任意の整数)ビットのデータが存在すると、この間のクロック信号ICLKはmサイクル以下存在することになるから、クロック信号ICLKの周波数を高くするため、UPパルス信号のパルスが生じることになる。
【0033】
また、あるDATA変化時点において(ICLK,QCLK)=(0,1)をサンプリングした後の次のDATA変化時点で(0,0)をサンプリングすると、クロック信号ICLKの1周期分の長さのDOWNパルス信号を出力する。すなわち、この2つのDATA変化点の間にm′(m′は任意の整数)ビットのデータが存在すると、この間のクロック信号ICLKはm′サイクル以上存在することになるから、クロック信号ICLKの周波数を低くするため、DOWNパルス信号のパルスが生じることになる。
【0034】
クロック信号ICLKと入力信号DATAの周波数が完全に一致しているときは、(0,0),(0,1),(1,0)(1,1)のいずれかをDATA変化時点でサンプリングし続け、UPパルス信号、DOWNパルス信号のパルスは発生しない。
【0035】
このように、ANDゲート124の出力信号(n)をDOWNパルス信号として、またANDゲート125の出力信号(o)をUPパルス信号として、図14のチャージポンプ回路104に供給する。そして、これらDOWN/UPパルス信号によって当該チャージポンプ回路104を制御し、その出力電流を平滑化(整流)することで、ループフィルタ105を介してVCO106の制御電圧を発生させる。
【0036】
以上においては、入力信号DATAやクロック信号(ICLK,QCLK)のデューティ比をそれぞれ100%、50%として周波数検出回路102の動作を説明した。しかしながら、特に光通信などにおいては、図17(b),(c)に示すように、伝送信号DATAにはデューティ歪が生じているため、PLL回路が誤動作する可能性がある。図18に、デューティ歪のある場合のクロックICLK,QCLKおよび伝送信号DATAの各波形を示す。
【0037】
【発明が解決しようとする課題】
上述したように、従来例に係る周波数検出回路では、入力信号DATAの変化点でクロック信号ICLKとクロック信号QCLKの値をサンプリングしているので、周波数が完全に一致していると、図16に対応した時刻t2とt3の期間のサンプリング値はクロック信号ICLKが“0”、クロック信号QCLKが“1”であり、また次のDATA変化点t6とt7の間でのサンプリング値はクロック信号ICLKが“0”、クロック信号QCLKが“1”、さらに時刻t10とt11の間にDATA変化点が存在するとすると、そのサンプリング値はやはりクロック信号ICLKが“0”、クロック信号QCLKが“1”となり、3つの変化点のサンプリング値はいずれも同じであることがわかる。
【0038】
しかし、入力信号DATAが歪み、デューティ比が異なる場合のタイミング関係を示す図18のタイミングチャートから明らかなように、クロック信号ICLKを90°位相遅延したものがクロック信号QCLKであり、これに対して入力信号DATAのデューティ比が大きくなり、その“H”レベルの1ビット分幅がクロック信号ICLKの周期よりも大きい場合、時刻t1とt2間で入力信号DATAが立ち上がると、この立ち上がりエッジでのクロック信号ICLKのレベルが“1”、クロック信号QCLKのレベルが“1”である。
【0039】
次に、入力信号DATAの立ち下がりエッジt7とt8の間においては、クロック信号ICLK,QCLKのレベルが共に“0”となり、入力信号DATAの立ち上がりと立ち下がりエッジにおけるクロック信号ICLK,QCLKのサンプリング値は(1,1)から(0,0)と変化してしまい、誤動作することが解かる。
【0040】
また、入力信号DATAのデューティ比が小さくなり、その“H”レベルの1ビット分幅がクロック信号ICLKの周期よりも小さくなると、図示してあるように、時刻t3とt4の間にある立ち上がりエッジではクロック信号ICLK,QCLKのレベルが共に“0”となる。しかし、時刻t5とt6の期間にある入力信号DATAの立ち下がりエッジのクロック信号ICLK,QCLKのレベルが共に“1”となり、(0,0)から(1,1)とクロック信号ICLK,QCLKのサンプリング値が異なってくる。その結果、周波数検出回路は誤動作してしまう。
【0041】
次に、位相検出回路101の一般的な構成について述べる。図19は、その回路構成の一例を示すブロック図である。先ず、位相検出回路101の回路構成について説明する。
【0042】
図19において、入力信号DATAが供給されるデータ入力端子131は、D−FF133のD入力端子に接続されるとともに、2入力のEX−OR(排他的論理和)ゲート135の一方の入力端子Aに接続されている。一方、VCO106の発振周波数クロックVCOCLKが供給されるCLK入力端子132は、D−FF133のCLK端子に接続されるとともに、D−FF134の反転CLK端子に接続されている。
【0043】
D−FF133のQ出力端子は、EX−ORゲート135の他方の入力端子B、2入力のEX−ORゲート136の一方の入力端子AおよびD−FF134のD入力端子にそれぞれ接続されている。D−FF134のQ出力端子は、EX−ORゲート136の他方の入力端子Bに接続されている。EX−ORゲート135の出力端子はUP出力端子137に、EX−ORゲート136の出力端子はDOWN出力端子138にそれぞれ接続されている。
【0044】
続いて、上記構成の位相検出回路101の回路動作について、図20のタイミングチャートを用いて説明する。なお、図20のタイミングチャートにおいて、波形(a)〜(f)は、図19の各ノード(a)〜(f)の波形をそれぞれ示している。
【0045】
今、VCO106(図14を参照)からCLK入力端子132を介して入力される発振周波数クロックVCOCLK(a)の立ち上がりを時刻t0,t2,t4,t6,t8,t10,t12,t14とし、また立ち下がりを時刻t1,t3,t5,t7,t9,t11,t13,t15とする。
【0046】
入力信号DATA(b)の波形は、時刻t1とt2の間で立ち下がり、時刻t5とt6の間で立ち上がり、この間は“L”レベルであるとし、時刻t8とt9の間で立ち下がり、この期間“H”レベルを維持し、時刻t10とt11の間で立ち上がり、この期間“L”レベルを維持し、さらに時刻t12とt13の間で立ち下がり、この期間“H”レベルを維持し、それ以降時刻t15まで“L”レベルとする。
【0047】
D−FF133において、発振周波数クロックVCOCLK(a)の立ち上がりタイミングt2で入力信号DATA(b)の“L”レベルを取り込む。これにより、D−FF133のQ出力信号(c)は“L”レベルに変化する。次の発振周波数クロックVCOCLK(a)の立ち上がりタイミングt4では、入力信号DATAが変化せず“L”レベルのままであるから、D−FF133のQ出力信号(c)も変化せず、“L”レベルを維持する。
【0048】
発振周波数クロックVCOCLK(a)の次の立ち上がりタイミングt6で入力信号DATAが“H”レベルであるから、D−FF133のQ出力信号(c)は“H”レベルに変化する。また、時刻t8における発振周波数クロックVCOCLK(a)の立ち上がりタイミングでは、入力信号DATAが“H”レベルであり、この“H”レベルを取り込むので、D−FF133のQ出力信号(c)は変化せず、“H”レベルのままである。
【0049】
時刻t10になると、入力信号DATAが“L”レベルに変化しているから、D−FF133のQ出力信号(c)も“H”レベルから“L”レベルへと変化する。時刻t12になると、入力信号DATAが“H”レベルであるから、D−FF133のQ出力信号(c)が“H”レベルになり、次の発振周波数クロックVCOCLK(a)の立ち上がりタイミングt14になると、入力信号DATAが“L”レベルになっている。これにより、D−FF133ではこの“L”レベルを取り込み、そのQ出力信号(c)が“L”レベルへ変化する。
【0050】
一方、D−FF134にはそのCLK入力として、発振周波数クロックVCOCLK(a)が反転されて与えられている。したがって、D−FF134は、発振周波数クロックVCOCLK(a)の立ち下がりの時刻t1,t3,t5,t7,t9,t11,t13,t15において入力信号DATAを取り込むことになる。
【0051】
時刻t1において、D−FF133のQ出力信号(c)が“H”レベルであるから、D−FF134のQ出力信号(d)は“H”レベルになり、次の発振周波数クロックVCOCLK(a)の立ち下がりタイミングt3まで、“H”レベルを維持する。時刻t3になると、D−FF133のQ出力信号(c)が“L”レベルであるから、この“L”レベルを取り込むことで、D−FF134のQ出力信号(d)は“H”レベルから“L”レベルに変化し、時刻t5を経て時刻t7の直前まで“L”レベルを維持する。
【0052】
時刻t7の発振周波数クロックVCOCLK(a)の立ち下がりタイミングでは、D−FF133のQ出力信号(c)が“H”レベルであるから、この“H”レベルを取り込むことにより、D−FF134のQ出力信号(d)は“H”レベルに変化する。時刻t9において、D−FF133のQ出力信号(c)は変化せず、時刻t10で“L”レベルに変化し、時刻t12までこの“L”レベルを維持し続けている。時刻t11では、D−FF133のQ出力信号(c)が“L”レベルになっており、D−FF134はこの“L”レベルを取り込むので、そのQ出力信号(d)が“H”レベルから“L”レベルへ変化する。
【0053】
時刻t13において、D−FF133のQ出力信号(c)が“H”レベルにあるからD−FF134はこの“H”レベルを取り込み、そのQ出力信号(d)が“L”レベルから“H”レベルへ変化する。また、この“H”レベルの情報は次の発振周波数クロックVCOCLK(a)の立ち下がりタイミングt15まで維持され、そこでD−FF133のQ出力信号(c)の“L”レベルがD−FF134に取り込まれる。これにより、D−FF134のQ出力信号(d)が“H”レベルから“L”レベルへ変化する。
【0054】
次に、UPパルス信号(e)を発生するEX−ORゲート135の動作について、図20のタイミングチャートを用いて説明する。なお、EX−ORゲート135の2つの入力端子A,Bには、入力信号DATA(b)とD−FF133のQ出力信号(c)がそれぞれ供給されている。
【0055】
ここで、入力信号DATA(b)とD−FF133のQ出力信号(c)の論理値が互いに異なる期間は、時刻t1とt2の間で入力信号DATA(b)が“H”レベルから“L”レベルに変化する時点からD−FF133のQ出力信号(c)が“H”レベルである時刻t2までの期間、時刻t5とt6の間で入力信号DATA(b)が“L”レベルから“H”レベルに変化する時点からD−FF133のQ出力信号(c)が“L”レベルから“H”レベルに変化する時点t6までの期間、時刻t8とt9の間で入力信号DATA(b)が“H”レベルから“L”レベルに変化する時点から時刻t10までの期間、時刻t10とt11の間で入力信号DATA(b)が“L”レベルから“H”レベルに変化する時点から時刻t12までの期間、さらに時刻t12とt13の間で入力信号DATA(b)が“H”レベルから“L”レベルに変化する時点から時刻t14までの期間の各期間である。
【0056】
そして、これらの期間中、EX−ORゲート135の出力信号(e)は“H”レベルとなる。また、それ以外の期間では、入力信号DATA(b)とD−FF133のQ出力信号(c)の各信号レベルがそれぞれ“H”レベルと“H”レベル、または“L”レベルと“L”レベルになっているので、EX−ORゲート135の出力信号(e)は“L”レベルとなる。このEX−ORゲート135の出力信号(e)がUPパルス信号となる。
【0057】
次に、DOWNパルス信号(f)を発生するEX−ORゲート136の動作について、図20のタイミングチャートを用いて説明する。なお、EX−ORゲート136の2つの入力端子A,Bには、D−FF133のQ出力信号(c)とD−FF134のQ出力信号(d)がそれぞれ供給されている。
【0058】
ここで、D−FF133のQ出力信号(c)とD−FF134のQ出力信号(d)の論理値が互いに異なる期間は、時刻t2からt3の期間、時刻t6からt7の期間、時刻t10からt11の期間、時刻t12からt13の期間、さらに時刻t14からt15の期間の各期間である。
【0059】
そして、これらの期間中、EX−ORゲート136の出力信号(f)は“H”レベルとなる。また、それ以外の期間では、D−FF133のQ出力信号(c)とD−FF134のQ出力信号(d)の各信号レベルがそれぞれ“H”レベルと“H”レベル、または“L”レベルと“L”レベルになっているので、EX−ORゲート136の出力信号(f)は“L”レベルとなる。このEX−ORゲート136の出力信号(f)がDOWNパルス信号となる。
【0060】
このようにして、入力信号DATAが変化する度にUPパルス信号(e)とDOWNパルス信号(f)のパルス波形がそれぞれ1回ずつ発生する。この回路例の場合には、DOWNパルス信号(f)のパルス幅は常に一定であり、UPパルス信号(e)のパルス幅を調整することにより、位相の制御が行われることになる。
【0061】
入力信号DATAにデューティ歪が無い場合は、周波数検出回路102および位相検出回路101の各制御信号(UPパルス信号/DOWNパルス信号)に基づく制御により、VCO106の発振周波数クロックVCOCLKが入力信号DATAにロックすると、図21のタイミングチャートに示すように、入力信号DATAのアイパターンの中心にクロック信号ICLKの立ち上がりタイミングが位置するようになる。
【0062】
ところで、周波数検出回路102は、先述したように、入力信号DATAの変化点でクロック信号ICLKとクロック信号QCLKの値(レベル)をサンプリングし、そのサンプリング値を用いて周波数情報を得ている。ここで、クロック信号ICLKと入力信号DATAが、図21に示すような位相関係のときは、クロック信号ICLKの立ち下がりタイミングと入力信号DATAの変化点がほぼ同時刻となる。
【0063】
したがって、入力信号DATAのデューティ比の変化に対して、周波数検出回路102での入力信号DATAの変化点におけるクロック信号ICLKのサンプリング値は不安定となる(但し、クロック信号QCLKのサンプリング値はクロック信号ICLKのそれに比較すると安定している)。このとき、周波数検出回路102では周波数情報の誤検出が行われ、誤った制御信号が発生されることになる。
【0064】
以上述べたように、位相検出回路101および周波数検出回路102を具備する従来のPLL回路において、周波数検出回路102では、入力信号DATAの変化点においてクロック信号ICLKとクロック信号QCLKのサンプリングを行うため、入力信号DATAにデューティ歪があるとき、周波数検出回路102から誤った制御信号(UPパルス信号/DOWNパルス信号)が出力される。
【0065】
また、VCO106の発振周波数クロックVCOCLKが入力信号DATAに対してロックしたときには、位相検出回路101の働きにより、入力信号DATAのアイパターン中心がクロック信号ICLKの立ち上がりに位置することになるため、入力信号DATAのデューティ比の僅かな変化に対して周波数検出回路102でのクロック信号ICLKのサンプリング値が不安定となり、周波数検出回路102から誤った制御信号が出力される。
【0066】
【課題を解決するための手段】
上記課題を解決するために、本発明では、VCO、位相検出回路および周波数検出回路を有するPLL回路、あるいはこのPLL回路を用いた光通信受信装置において、PLL回路を次のような構成とした。すなわち、VCOの発振周波数信号に基づいて、この発振周波数信号と同相の第1の信号、この第1の信号に対して所定の位相差を持つ第2の信号および第1の信号に対してこの第1の信号と第2の信号との間の位相差よりも小さい位相差を持つ第3の信号を生成し、位相検出回路では、第3の信号と入力信号との位相差に基づいて位相制御信号を発生し、周波数検出回路では、第1,第2の信号を入力信号に同期して取り込み、その取り込んだ信号に基づいて周波数制御信号を発生する構成とする。
【0067】
上記構成のPLL回路において、位相検出回路では、第3の信号と入力信号との位相差に基づく位相制御が行われることで、第3の信号の変化点が、入力信号の変化点ではなく、パルス波形の中央部分に設定される。これにより、周波数検出回路では、特定周波数のロック近傍の第1,第2の信号の取り込みタイミングにおいて、入力信号のデューティ比が変化したときに生じる準安定状態に対する耐力が向上する。したがって、入力信号のデューティ比が変化しても、周波数検出回路の周波数検出に要する収束時間が短くなるとともに、周波数検出回路の制御信号に対する誤動作が生じにくくなる。
【0068】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明の一実施形態に係るPLL回路の構成例を示すブロック図である。ここでは、本PLL回路が例えば光通信における受信装置に用いられる場合を例に採って説明するものとするが、この適用例に限られるものではない。
【0069】
図1において、本PLL回路10は、位相検出(PD)回路11、周波数検出(FD)回路12、チャージポンプ(CP)回路13,14、ループフィルタ15、VCO(電圧制御発振器)16およびクロック発生器17を有する構成となっている。そして、本PLL回路10の回路入力端子18には、シリアルのディジタル信号DATAが入力信号される。ここで、光通信で用いられるディジタル信号DATAとしては、NRZの信号(波形)が採用されている。
【0070】
回路入力端子18は、位相検出回路11の一方の入力端子(データ入力端子)および周波数検出回路12のデータ入力端子121に接続されている。位相検出回路11の他方の入力端子は、クロック発生器17のI′CLK出力端子173に接続されている。周波数検出回路12のICLK入力端子122およびQCLK入力端子123は、クロック発生器17のICLK出力端子171およびQCLK出力端子172にそれぞれ接続されている。
【0071】
位相検出回路11の出力端子は、チャージポンプ回路13の入力端子に接続されている。チャージポンプ回路13の出力端子は、ループフィルタ15を介してVCO16の制御入力端子に接続されている。周波数検出回路12の出力端子127,128は、チャージポンプ回路14の対応する入力端子にそれぞれ接続されている。チャージポンプ回路14の出力端子も、ループフィルタ15を介してVCO16の制御入力端子に接続されている。
【0072】
ループフィルタ15は、例えば、チャージポンプ回路13,14の各出力端子間に接続された抵抗R11と、チャージポンプ回路14の出力端子とグランドとの間に接続されたコンデンサC11とからなるローパスフィルタ構成となっている。VCO16の出力端子は、回路出力端子19およびクロック発生器17のクロック入力端子174に接続されている。
【0073】
クロック発生器17は、分周器175および移相回路176を有し、VCO16の発振周波数クロックに基づいて互いに位相が異なる第1,第2および第3の信号、例えば、VCO発振周波数クロックと同相(In Phase)のクロック信号ICLKと、このクロック信号ICLKに対して例えば90°(Quadrature Phase)位相シフト(移相)したクロック信号QCLKと、クロック信号ICLKに対して0°を超え、90°未満の範囲内の所定の位相、好ましくは45°位相シフトしたクロック信号I′CLKとを発生する。
【0074】
具体的には、分周器175は、VCO16の発振周波数クロックを所定の分周比(1/n)で分周して移相回路176に供給する。移相回路176は、分周器175での分周クロックを、そのままクロック信号ICLKとして出力端子171から、またこのクロック信号ICLKに対して例えば90°位相をシフトしてクロック信号QCLKとして出力端子172から、さらにクロック信号ICLKに対して例えば45°位相をシフトしてクロック信号I′CLKとして出力端子173からそれぞれ出力する。
【0075】
図2に、分周器を含むクロック発生器17の具体的な回路構成の一例を示す。ここでは、分周比(1/n)がn=4の場合を例に採っており、この場合のクロック発生器17は、縦続接続された3個のD−FF177,178,179からなる構成となっている。
【0076】
図2において、3個のD−FF177,178,179の各CLK端子は、クロック入力端子174に接続されている。ここで、D−FF179のCLK端子は、VCO16からクロック入力端子174を介して供給されるVCO16の発振周波数クロックVCOCLKが、その極性が反転されて入力される反転入力端子となっている。
【0077】
1段目のD−FF177のD入力端子は、2段目のD−FF178のQ出力端子に接続されている。また、1段目のD−FF177のQ出力端子は、QCLK出力端子172に接続されるとともに、2段目のD−FF178のD入力端子に接続されている。2段目のD−FF178のD入力端子は、1段目のD−FF177のQ出力信号の極性が反転されて入力される反転入力端子となっている。2段目のD−FF178のQ出力端子は、ICLK出力端子171に接続されるとともに、3段目のD−FF179のD入力端子に接続されている。3段目のD−FF179のQ出力端子は、I′CLK出力端子173に接続されている。
【0078】
ここで、上記構成のクロック発生器17の回路動作について、図3のタイミングチャートを用いて説明する。なお、図3のタイミングにおいて、波形(a)〜(e)は、図2の各ノード(a)〜(e)の波形をそれぞれ示している。また、D−FF177,178,179は、クロックCLKの立ち上がりタイミングでD入力波形を取り込むものとする。
【0079】
時刻t0以前に、D−FF178のQ出力信号(d)が“H”レベルであると仮定すると、D−FF177は時刻t0においてその“H”レベルを取り込むため、そのQ出力信号(b)が“H”レベルとなる。これにより、その反転信号であるD−FF178のD入力信号(c)が“L”レベルとなるが、D−FF178はこの“L”レベルへの変化直前の“H”レベルを取り込むため、そのQ出力信号(d)は“H”レベルを維持する。また、D−FF179は、そのCLK端子が反転入力端子となっているおり、時刻t1の“H”レベルのD入力波形を取り込むため、そのQ出力信号(e)が“H”レベルのままである。
【0080】
次に、時刻t2になると、D−FF177のD入力端子に対してD−FF178の“H”レベル(“H”レベルから“L”レベルへ変化する直前のレベル)のQ出力信号(d)が供給されるので、D−FF177のQ出力信号(b)は“H”レベルを維持する。このとき、D−FF178のD入力波形(c)は“L”レベルであることから、そのQ出力信号(d)は“L”レベルに遷移する。この“L”レベルのQ出力信号(d)がD−FF179のD入力となることから、時刻t3において、D−FF179のQ出力信号(e)が“L”レベルに遷移する。
【0081】
時刻t4において、D−FF177のD入力端子にはD−FF178の“L”レベルのQ出力信号(d)が供給され、D−FF177がその“L”レベルを取り込むため、D−FF177のQ出力信号(b)は“L”レベルに遷移する。この“L”レベルのQ出力信号(b)が反転されてD−FF178のD入力となるが、D−FF178はその反転直前の“L”レベルを取り込むため、D−FF178のQ出力信号(d)は“L”レベルを維持する。
【0082】
時刻t6において、D−FF177のD入力端子にはD−FF178の“L”レベルのQ出力信号(d)が供給されるので、D−FF177のQ出力信号(b)は“L”レベルを維持する。このとき、D−FF178の反転D入力端子には“H”レベルが供給されており、D−FF178はその“H”レベルを取り込むため、D−FF178のQ出力信号(d)は“H”レベルに遷移する。
【0083】
時刻t7において、D−FF178の“H”レベルのQ出力信号(d)がD−FF179のD入力となり、これをD−FF179が取り込むため、D−FF179のQ出力信号(e)は“H”レベルに遷移する。時刻t8になると、D−FF177のD入力端子にはD−FF178の“H”レベルのQ出力信号(d)が供給され、これをD−FF177が取り込むため、D−FF177のQ出力信号(b)は“H”レベルに遷移する。このとき、D−FF178の反転D入力が“L”レベルに遷移するが、D−FF178はその反転直前の“H”レベルを取り込むため、D−FF178のQ出力信号(d)は“H”レベルを維持する。
【0084】
以下、時刻t9から時刻t19まで、上述した時刻t1から時刻t8までの動作が同様に繰り返される。
【0085】
このように、D−FF178のQ出力端子から取り出されるクロック信号をクロック信号ICLKとし、D−FF179のQ出力端子から取り出されるクロック信号をクロック信号I′CLKとすると、D−FF179のCLK端子が反転入力端子となっていることから、クロック信号I′CLKはクロック信号ICLKよりも位相が45°遅れることになる。また、D−FF177のQ出力端子から取り出されるクロックをクロック信号QCLKとすると、クロック信号QCLKはクロック信号ICLKに対して位相が90°遅れることになる。
【0086】
このクロック発生器17で発生されたクロック信号I′CLKが図1の位相検出回路11に供給されて位相を検出するための信号として、またクロック信号ICLK,QCLKが図1の周波数検出回路12に供給されて周波数を検出する基準信号として用いられることになる。
【0087】
再び図1に示すPLL回路10において、NRZのディジタル信号は、回路入力端子18を介して位相検出回路11の一方の入力端子および周波数検出回路12のデータ入力端子121に供給される。一方、位相検出回路の他方の入力端子にはクロック発生器17で発生されるクロック信号I′CLKが供給され、また周波数検出回路12のICLK入力端子122およびQCLK入力端子123にはクロック発生器17で発生されるクロック信号ICLK,QCLKがそれぞれ供給される。
【0088】
周波数検出回路12は、2つのD−FF124,125および制御ロジック回路126を有する構成となっている。D−FF124は、そのD入力端子がICLK入力端子122に、CLK端子がデータ入力端子121にそれぞれ接続されている。D−FF125は、そのD入力端子がQCLK入力端子123に、CLK端子がデータ入力端子121にそれぞれ接続されている。
【0089】
ここで、2つのD−FF124,125および制御ロジック回路126からなる周波数検出回路12の回路動作にいて、図4のタイミングチャートを用いて説明する。
【0090】
先ず、ICLK入力端子122に供給されるクロック信号ICLKのタイミング波形は、時刻t0から時刻t2の期間で“H”レベル、時刻t2から時刻t4の期間で“L”レベル、時刻t4から時刻t6の期間で“H”レベル、時刻t6から時刻t8の期間で“L”レベル、時刻t8から時刻t10の期間で“H”レベル、時刻t10から時刻t12の期間で“L”レベル、さらに時刻t12から時刻t14の期間で“H”レベルとなっている。
【0091】
また、QCLK入力端子123に供給されるクロック信号QCLKは、クロック信号ICLKに対して90°位相を遅延した波形であり、時刻t1から時刻t3の期間で“H”レベル、時刻t3から時刻t5の期間で“L”レベル、時刻t5から時刻t7の期間で“H”レベル、時刻t7から時刻t9の期間で“L”レベル、時刻t9から時刻t11の期間で“H”レベル、時刻t11から時刻t13の期間で“L”レベル、さらに時刻t13から時刻t15の期間で“H”レベルとなっている。
【0092】
一方、データ入力端子121に供給される入力信号DATAの波形は、時刻t0から時刻t2まで“L”レベル、時刻t2から時刻t6まで“H”レベル、時刻t6から時刻t10まで“L”レベル、時刻t10から時刻t13まで“H”レベル、時刻t13以降“L”レベルとなっている。
【0093】
ここで、D−FF124,125のD入力データの取り込みタイミングをクロックの立ち上がりとすると、時刻t2のタイミングでクロック信号ICLKとクロック信号QCLKの論理レベル、(ICLK,QCLK)=(0,1)を取り込み、そのデータに対応した値をQ出力信号として次段の制御ロジック回路126に供給する。
【0094】
この周波数検出回路12は、D−FF124,125のD入力端子に供給されるデータが特定の値(0,1)をサンプリングしたときにウインドウを開き、次のサンプリング値によって比較結果を出力する機能を持っている。
【0095】
入力信号DATAの時刻t2の次の立ち上がりタイミングにおいて、その立ち上がりタイミングが時刻t10であると、D−FF124,125におけるD入力端子のデータ取り込み値は(0,1)となる。このときは、次段の制御ロジック回路126において、周波数が一致していると判断し、何も出力しない。
【0096】
また、(0,1)を取り込んだ後、次の取り込みタイミングが時刻t9とt10の間とすると、データの取り込み(サンプリング)は(1,1)となる。このときは、次段の制御ロジック回路126において、クロックの周波数が低いと判断し、周波数を高めるためのUPパルス信号を出力する。一方、(0,1)を取り込んだ後、次の取り込みタイミングが時刻t11とt12で(0,0)をサンプリングする場合、制御ロジック回路126において、クロックの周波数が高いと判断し、周波数を低めるためのDOWNパルス信号を出力する。
【0097】
このように、周波数検出回路12で周波数検出して得られたUP/DOWNパルス信号のディジタル信号(パルス信号)は、次段のチャージポンプ回路14に供給され、当該回路14のトランジスタをON/OFFして例えば電流の流出/流入を行う。この電流制御するチャージポンプ回路14は、例えばMOSトランジスタやバイポーラトランジスタによって構成される。チャージポンプ回路14の出力電流は、ループフィルタ15で整流されてDC電圧(直流信号)に変換される。
【0098】
このDC電圧は、VCO16にその制御電圧として与えられる。VCO16は例えばバリキャップを有する構成となっており、このバリキャップに対して制御電圧が印加される。バリキャップは、その印加される制御電圧に応じて容量が変化することによってVCO16の発振周波数クロックの周波数を制御する。この発振周波数クロックは、クロック発生器17を介して周波数検出回路12に帰還される。
【0099】
周波数検出回路12は、この帰還されたクロック信号ICLK,QCLKとNRZのディジタル信号DATAとの周波数比較を行う。上述した周波数比較による周波数制御の動作が繰り返されることによってVCO16の発振周波数クロックの周波数が入力信号DATAの目標周波数にロックされる。このロック状態でループフィルタ15の出力電圧は一定になり、これ以降、周波数が変動しない限り変化しない。
【0100】
VCO16の発振周波数クロックの周波数が入力信号DATAの目標周波数にロックされると、周波数検出回路12の動作は固定された状態(即ち、周波数検出回路12の出力信号であるUP/DOWN信号が“L”レベル固定の状態)になる。このとき、チャージポンプ回路14のコンデンサC11の電荷を充放電する電流がチャージポンプ回路13のそれに比べて十分大きいとすると、この周波数検出回路12の動作に引き続いて、位相検出回路11が実質的に動作することになる。
【0101】
すなわち、周波数検出回路12の検出出力に基づくDC電圧に、位相検出回路11の検出出力に基づくDC電圧がループフィルタ15で重畳されてVCO16に印加する制御電圧をさらに変化させることにより、VCO16の発振周波数クロックの位相を制御する。
【0102】
具体的には、位相検出回路11において、入力信号DATAに対するクロック信号I′CLK、ひいてはVCO16の発振周波数クロックの位相の遅れ/進みを検出する。この位相の遅れ/進みに応じて位相検出回路11の出力ディジタル(パルス)信号は、次段のチャージポンプ回路13に供給され、当該回路13のトランジスタをON/OFFして例えば電流の流出/流入を行う。この電流制御するチャージポンプ回路13は、周波数検出回路12側のチャージポンプ回路14と同様に、例えばMOSトランジスタやバイポーラトランジスタによって構成される。
【0103】
チャージポンプ回路13の出力電流は、ループフィルタ15で整流されてDC電圧に変換される。このDC電圧は、周波数検出回路12側のDC電圧にループフィルタ15で重畳されてVCO16にその制御電圧として供給され、先述したバリキャップに印加される。バリキャップは、その印加される制御電圧に応じて容量が変化することによってVCO16の発振周波数クロックについてその位相を制御する。
【0104】
この位相が制御されたVCO16の発振周波数クロックは、クロック発生器17を介してクロック信号I′CLKとして位相比較回路11に帰還される。位相検出回路11は、この帰還されたクロック信号I′CLKとNRZのディジタル信号DATAとの位相比較を行う。そして、上述した位相検出および位相制御の動作が繰り返されて、最終的には、VCO16の発振周波数クロックの位相も入力信号DATAと一致することになる。
【0105】
なお、本PLL回路10では、チャージポンプ回路13,14としてシングル出力構成のものを、VCO16としてシングル入力構成のものをそれぞれ用いるとともに、ループフィルタ15として、チャージポンプ回路13,14の各出力端子間に接続された抵抗R11と、チャージポンプ回路14の出力端子とグランドとの間に接続されたコンデンサC11とからなるものを用いる構成としたが、PLL回路としてはこの構成のものに限られるものではない。
【0106】
すなわち、例えば図5に示すように、チャージポンプ回路13′,14′として差動出力構成のものを、VCO16′として差動入力構成のものをそれぞれ用いるとともに、ループフィルタ20として、チャージポンプ回路13′,14′の各一方の出力端子間に接続された抵抗R12と、チャージポンプ回路14′の差動出力端子間に接続されたコンデンサC12と、チャージポンプ回路14′,13′の各他方の出力端子間に接続された抵抗R13とからなる構成のPLL回路10′であっても良い。
【0107】
図6に、上述した本発明に係るPLL回路10(10′)で用いられる周波数検出回路12の具体的な回路構成の一例、特に先述した制御ロジック回路126の内部構成の一例を示す。先ず、その回路構成について説明する。
【0108】
図6において、ICLK入力端子31にはクロック信号ICLKが、QCLK入力端子32にはクロック信号QCLKがそれぞれ供給される。また、データ入力端子33にはNRZのディジタル信号DATAが供給される。ここで、ICLK入力端子31、QCLK入力端子32およびデータ入力端子33は、図1のICLK入力端子122、QCLK入力端子123およびデータ入力端子121にそれぞれ対応している。
【0109】
ICLK入力端子31はD−FF34のD入力端子に接続され、QCLK入力端子32はD−FF35のD入力端子に接続されている。データ入力端子33は、D−FF34,35の各CLK端子に接続されている。これらD−FF34,35は、図1のD−FF124,125にそれぞれ対応している。
【0110】
これら各D−FF34,35は、クロックCLKの立ち上がりでD入力データを取り込む構成となっている。すなわち、D−FF34は入力信号DATAの立ち上がりでクロック信号ICLKをサンプリングする機能を持ち、D−FF35は入力信号DATAの立ち上がりでクロック信号QCLKをサンプリングする機能を持っている。
【0111】
D−FF34のQ出力端子は、2入力ORゲート36の入力端子Aに接続されるとともに、3入力ORゲート38の反転入力端子Aに接続され、さらに3入力のORゲート39の入力端子Bに接続されている。また、D−FF35のQ出力端子は、ORゲート36の反転入力端子Bに接続されるとともに、ORゲート38の反転入力端子Bに接続され、さらにORゲート39の入力端子Cに接続されている。
【0112】
ORゲート36の出力端子は、D−FF37のD入力端子に接続されている。D−FF37のCLK入力端子は、ICLK入力端子31に接続されている。D−FF37のQ出力端子は、ORゲート38の入力端子Cに接続されるとともに、ORゲート39の入力端子Aに接続されている。
【0113】
ORゲート38,39の各出力端子は、D−FF40,41の各D入力端子にそれぞれ接続されている。D−FF40,41の各CLK入力端子は、ICLK入力端子31に接続されている。D−FF40,41の各Q出力端子は、回路出力端子42,43にそれぞれ接続されている。なお、D−FF40,41の各Q出力端子は反転出力端子となっている。
【0114】
上述したORゲート36、D−FF37、ORゲート38,39およびD−FF40,41により、図1の制御ロジック回路126が構成されている。但し、この回路構成は一例に過ぎず、これに限定されるものではない。
【0115】
次に、上記構成の周波数検出回路の回路動作について、図7および図8のタイミングチャートを用いて説明する。なお、図7はUPパルス信号を出力するときのタイミングチャート、図8はDOWNパルス信号を出力するときのタイミングチャートをそれぞれ示している。また、図7および図8において、波形(a)〜(k)は、図6の各ノード(a)〜(k)の波形をそれぞれ示している。
【0116】
先ず、図7のタイミングチャートを用いて、UPパルス信号を出力するときの回路動作について説明する。今、入力信号DATA(c)の波形が、時刻t2とt3の間で“L”レベルから“H”レベルに変化し、時刻t6付近で“H”レベルから“L”レベルに変化し、時刻t9とt10の間で“L”レベルから“H”レベルに変化し、それ以降は“H”レベルを維持しているものとする。
【0117】
D−FF34,35は、入力信号DATA(c)の波形の立ち上がりエッジでクロック信号ICLK(a),QCLK(b)をそれぞれ取り込む。時刻t2〜t3の期間では、クロック信号ICLK(a)が“L”レベル、クロック信号QCLK(b)が“H”レベルであるため、これらのレベルをD−FF34,35が取り込むことで、D−FF34のQ出力信号(d)が“L”レベル、D−FF35のQ出力信号(e)が“H”レベルになる。
【0118】
D−FF34,35の各CLK端子に供給される入力信号DATA(c)の波形の次の立ち上がりエッジは、時刻t9とt10の間に存在し、その時点におけるクロック信号ICLK(a)とクロック信号QCLK(b)の各レベルはそれぞれ“H”レベルである。したがって、D−FF34のQ出力信号(d)は、時刻t9とt10の間で“L”レベルから“H”レベルに変化する。
【0119】
このとき、クロック信号QCLK(b)のレベルが“H”レベルであるため、D−FF35のQ出力信号(e)は変化せず、“H”レベルのままである。これ以降時刻t16までは、入力信号DATA(c)の波形は変化せず、また波形の立ち上がりがないため、D−FF34,35の各Q出力信号(d),(e)は変化せず、それまでのレベルをそのまま維持する。
【0120】
入力信号DATA(c)が時刻t2とt3の間で変化する時点において、D−FF34のQ出力信号(d)の“L”レベルがORゲート36の入力端子Aに、D−FF35のQ出力信号(e)の“H”レベルがORゲート36の反転入力端子Bにそれぞれ供給されるため、ORゲート36の出力信号(f)は“L”レベルとなる。また、入力信号DATA(c)の次の変化点の“L”レベルから“H”レベルへの遷移は時刻t9とt10の間で起こる。
【0121】
この“L”レベルから“H”レベルへの遷移タイミングにおいて、D−FF34のQ出力信号(d)は“L”レベルから“H”レベルに変化し、D−FF35のQ出力信号(e)は“H”レベルのままであるから、ORゲート36の出力信号(f)は、“L”レベルから“H”レベルに変化する。これ以降時刻t16まで入力信号DATA(c)の波形の変化は無いので、ORゲート36の出力信号(f)は“H”レベルを維持し続ける。
【0122】
ORゲート36の出力信号(f)はD−FF37のD入力端子に供給される。このD−FF37にはそのCLK入力として、D−FF34,35と異なり、クロック信号ICLK(a)が供給されている。これにより、D−FF37は、クロック信号ICLK(a)の立ち上がりエッジでそのD入力であるORゲート36の出力信号(f)を取り込む。
【0123】
すなわち、D−FF37において、クロック信号ICLK(a)の立ち上がりタイミングt4でORゲート36の出力信号(f)が取り込まれ、その出力信号(g)が“L”レベルになる。また、次のクロック信号ICLK(a)の立ち上がりタイミングt8においては、ORゲート36の出力信号(f)が“L”レベルであるから、D−FF37のQ出力信号(g)は変化せず、“L”レベルを維持している。
【0124】
さらに、時刻t12でのクロック信号ICLK(a)の立ち上がりエッジにおいては、ORゲート36の出力信号(f)が“H”レベルであるから、D−FF37のQ出力信号(g)は“L”レベルから“H”レベルへ変化する。また、時刻t16においても同様に、ORゲート36の出力信号(f)が“H”レベルであるから、D−FF37のQ出力信号(g)も“H”レベルであり、時刻t16以降もこの“H”レベルの状態を維持する。
【0125】
3入力のORゲート38には、その反転入力端子AにD−FF34のQ出力信号(d)が、その反転入力端子BにD−FF35のQ出力信号(e)が、その入力端子CにD−FF37のQ出力信号(g)がそれぞれ供給される。
【0126】
ここで、D−FF34のQ出力信号(d)の反転信号が、時刻t2とt3の間のDATA立ち上がりエッジから時刻t9とt10の間のDATA立ち上がりエッジまでは“H”レベルになり、このDATA立ち上がりエッジのタイミング以降は“L”レベルであり、D−FF35のQ出力信号(e)の反転信号が、時刻t2とt3の間のDATA立ち上がりエッジ以降は“L”レベルになり、さらにD−FF37のQ出力信号(g)が、時刻t4からt12までは“L”レベル、t12以降は“H”レベルになっている。したがって、ORゲート38の出力信号(h)は、時刻t4から時刻t9とt10の間のDATA立ち上がりエッジまで“H”レベルになり、このDATA立ち上がりエッジの時点から時刻t12まで“L”レベルになり、時刻t12以降は“H”レベルとなる。
【0127】
一方、3入力のORゲート39には、その入力端子AにD−FF37のQ出力信号(g)が、その入力端子BにD−FF34のQ出力信号(d)が、その入力端子CにD−FF35のQ出力信号(e)がそれぞれ供給される。
【0128】
ここで、D−FF34のQ出力信号(d)が、時刻t2とt3の間のDATA立ち上がりエッジから時刻t9とt10の間のDATA立ち上がりエッジまでは“L”レベルになり、このDATA立ち上がりエッジのタイミング以降は“H”レベルであり、D−FF35のQ出力信号(e)が、時刻t2とt3の間のDATA立ち上がりエッジ以降は“H”レベルになり、さらにD−FF37のQ出力信号(g)が、時刻t4からt12までは“L”レベル、t12以降は“H”レベルになっている。したがって、ORゲート39の出力信号(i)は、時刻t4以降は“H”レベルを維持することになる。
【0129】
ORゲート38の出力信号(h)はD−FF40のD入力端子に供給される。D−FF40は、D入力データであるORゲート38の出力信号(h)をクロック信号ICLK(a)に同期して取り込む。すなわち、D−FF40において、時刻t8のクロック信号ICLK(a)の立ち上がりエッジでORゲート38の出力信号(h)の“H”レベルが取り込まれる。
【0130】
これにより、D−FF40の反転Q出力信号(j)が“L”レベルとなる。次のクロック信号ICLK(a)の立ち上がりエッジは時刻t12であり、その時点でのORゲート38の出力信号(h)が“L”レベルであるから、D−FF40の反転Q出力信号(j)が“H”レベルへ変化する。さらに、次のクロック信号ICLK(a)の立ち上がりエッジが時刻t16で、このときのORゲート38の出力信号(h)が“H”レベルであるため、D−FF40の反転Q出力信号(j)は、“H”レベルから“L”レベルへ変化する。このD−FF40の反転Q出力信号(j)をUPパルス信号として用い、回路出力端子42から次段のチャージポンプ回路(図1におけるチャージポンプ回路14)に供給する。
【0131】
一方、ORゲート39の出力信号(i)はD−FF41のD入力端子に供給される。このD−FF41にも、クロック信号ICLK(a)がD入力として供給されているので、D入力データの取り込みはD−FF40と同じ取り込みタイミングとなる。すなわち、時刻t8において、ORゲート39の出力信号(i)が“H”レベルであるから、D−FF41の反転Q出力信号(k)は“L”レベルとなる。
【0132】
また、次のクロック信号ICLK(a)の立ち上がりタイミングt12,t16においても同様に、ORゲート39の出力信号(i)が“H”レベルであるから、D−FF41の反転Q出力信号(k)は“L”レベルを出力し続ける。このD−FF41の反転Q出力信号(k)をDOWNパルス信号として用い、回路出力端子43から次段のチャージポンプ回路(図1におけるチャージポンプ回路14)に供給する。
【0133】
次に、図8のタイミングチャートを用いて、DOWNパルス信号を出力するときの回路動作について説明する。ここで、入力信号DATAの波形が時刻t2とt3の間で“L”レベルから“H”レベルに変化し、時刻t6付近で“H”レベルから“L”レベルに変化し、時刻t11とt12の間で再び“L”レベルから“H”レベルに変化し、その以降は“H”レベルを維持しているとする。
【0134】
D−FF34,35は、入力信号DATA(c)の波形の立ち上がりエッジでD入力データ、即ちクロック信号ICLK(a),QCLK(b)をそれぞれ取り込む。時刻t2〜t3の期間では、クロック信号ICLK(a)が“L”レベル、クロック信号QCLK(b)が“H”レベルであるため、これらのレベルをD−FF34,35がサンプリングして取り込むことで、D−FF34のQ出力信号(d)が“L”レベル、D−FF35のQ出力信号(e)が“H”レベルになる。
【0135】
D−FF34,35の各CLK端子に供給される入力信号DATA(c)の波形の次の立ち上がりエッジは、時刻t11とt12との間に存在し、その時点におけるクロック信号ICLK(a)とクロック信号QCLK(b)の各レベルはそれぞれ“L”レベルである。したがって、D−FF34のQ出力信号(d)は、“L”レベルを維持する。
【0136】
一方、クロック信号QCLK(b)のレベルも“L”レベルであるため、D−FF35のQ出力信号(e)は“H”レベルから“L”レベルに変化する。それ以降は、入力信号DATA(c)の波形が変化せず、また波形の立ち上がりがないため、D−FF34,35の各Q出力信号(d),(e)は変化せず、それまでのレベルをそのまま維持する。
【0137】
入力信号DATA(c)が時刻t2とt3の間で変化する時点において、D−FF34のQ出力信号(d)の“L”レベルがORゲート36の入力端子Aに、D−FF35のQ出力信号(e)の“L”レベルがORゲート36の反転入力端子Bにそれぞれ供給されるため、ORゲート36の出力信号(f)は“L”レベルとなる。また、入力信号DATA(c)の次の変化点の“L”レベルから“H”レベルへの遷移は時刻t11とt12の間で起こる。
【0138】
この“L”レベルから“H”レベルへの遷移タイミングにおいて、D−FF34のQ出力信号(d)は“L”レベルのままであり、またD−FF35のQ出力信号(e)は“H”レベルから“L”レベルに変化するから、ORゲート36の出力信号(f)は、“L”レベルから“H”レベルに変化する。これ以降入力信号DATA(c)の波形の変化は無いので、ORゲート36の出力信号(f)は“H”レベルを維持し続ける。
【0139】
ORゲート36の出力信号(f)はD−FF37のD入力端子に供給される。このD−FF37にはそのCLK入力として、D−FF34,35のCLK入力端子に供給されている入力信号DATAと異なり、クロック信号ICLK(a)が供給されている。これにより、D−FF37は、クロック信号ICLK(a)の立ち上がりエッジでそのD入力であるORゲート36の出力信号(f)を取り込む。
【0140】
すなわち、D−FF37において、クロック信号ICLK(a)の立ち上がりタイミングt4でORゲート36の出力信号(f)が取り込まれ、その出力信号(g)が“L”レベルになる。また、次のクロック信号ICLK(a)の立ち上がりタイミングt8においては、ORゲート36の出力信号(f)が“L”レベルであるから、D−FF37のQ出力信号(g)は変化せず、“L”レベルを維持している。
【0141】
さらに、時刻t12でのクロック信号ICLK(a)の立ち上がりエッジにおいて、ORゲート36の出力信号(f)が“H”レベルであるから、D−FF37のQ出力信号(g)は“L”レベルから“H”レベルへ変化する。また、時刻t16においても同様に、ORゲート36の出力信号(f)が“H”レベルであるから、D−FF37のQ出力信号(g)も“H”レベルであり、時刻t16以降もこの“H”レベルの状態を維持する。
【0142】
3入力のORゲート38には、その反転入力端子AにD−FF34のQ出力信号(d)が、その反転入力端子BにD−FF35のQ出力信号(e)が、その入力端子CにD−FF37のQ出力信号(g)がそれぞれ供給される。
【0143】
ここで、D−FF34のQ出力信号(d)の反転信号が、時刻t2とt3の間のDATA立ち上がりエッジから時刻t18までは“H”レベルになり、D−FF35のQ出力信号(e)の反転信号が、時刻t2とt3の間のDATA立ち上がりエッジから時刻t11とt12の間までは“L”レベルで、またこの遷移以降は“H”レベルに変化し、さらにD−FF37のQ出力信号(g)が、時刻t4からt12までは“L”レベル、t12以降は“H”レベルになっている。したがって、ORゲート38の出力信号(h)は、時刻t4以降“H”レベルになっている。
【0144】
一方、3入力のORゲート39には、その入力端子AにD−FF37のQ出力信号(g)が、その入力端子BにD−FF34のQ出力信号(d)が、その入力端子CにD−FF35のQ出力信号(e)がそれぞれ供給される。
【0145】
ここで、D−FF34のQ出力信号(d)が、時刻t2とt3の間のDATA立ち上がりエッジ以降は“L”レベルになり、D−FF35のQ出力信号(e)が、時刻t2とt3の間のDATA立ち上がりエッジから時刻t11とt12の間の入力信号DATAの波形の立ち上がりエッジまで“H”レベルで、それ以降“L”レベルであり、さらにD−FF37のQ出力信号(g)が、時刻t4からt12までは“L”レベル、t12以降は“H”レベルになっている。したがって、ORゲート39の出力信号(i)は、時刻t4から時刻t11とt12の間の入力信号DATAの立ち上がりエッジ間で“H”レベル、またこのDATA立ち上がりエッジから時刻t12の間は“L”レベルとなる。さらに、時刻t12以降の期間は“H”レベルを維持し続ける。
【0146】
ORゲート38の出力信号(h)はD−FF40のD入力端子に供給される。D−FF40は、D入力データであるORゲート38の出力信号(h)をクロック信号ICLK(a)に同期して取り込む。すなわち、D−FF40において、時刻t8のクロック信号ICLK(a)の立ち上がりエッジでORゲート38の出力信号(h)の“H”レベルが取り込まれる。
【0147】
その結果、D−FF40の反転Q出力信号(j)が“L”レベルとなる。次のクロック信号ICLK(a)の立ち上がりエッジは時刻t12,t16であり、その時点でのORゲート38の出力信号(h)が“H”レベルであるから、D−FF40の反転Q出力信号(j)は“L”レベルを維持する。
【0148】
一方、ORゲート39の出力信号(i)はD−FF41のD入力端子に供給される。このD−FF41にも、クロック信号ICLK(a)がD入力として供給されているので、D入力データの取り込みはD−FF40と同じ取り込みタイミングとなる。すなわち、時刻t8において、ORゲート39の出力信号(i)が“H”レベルであるから、D−FF41の反転Q出力信号(k)は“L”レベルとなる。
【0149】
また、次のクロック信号ICLK(a)の立ち上がりエッジのタイミングt12において、ORゲート39の出力信号(i)が“L”レベルであるから、D−FF41の反転Q出力信号(k)は“H”レベルへ変化する。また、時刻t16でORゲート39の出力信号(i)が“H”レベルであるから、D−FF41の反転Q出力信号(k)は“H”レベルから“L”レベルへ変化する。このD−FF41の反転Q出力信号(k)をDOWNパルス信号として用い、回路出力端子43から次段のチャージポンプ回路(図1におけるチャージポンプ回路14)に供給する。
【0150】
このように、D−FF40の反転Q出力信号であるUPパルス信号(j)は時刻t8からt18の期間で“L”レベルを維持し続ける一方、D−FF41の反転Q出力信号であるDOWNパルス信号(k)は時刻t12からt16の期間で“H”レベルを維持し、次段のチャージポンプ回路14に対する電流制御を行うことにより、VCO16への制御電圧を発生する。
【0151】
以上から、図6の周波数検出回路の回路動作をまとめると次のようになる。あるDATA立ち上がりエッジの時点において、(ICLK,QCLK)=(0,1)をサンプリングした後の次のDATA立ち上がりエッジ時点に(1,1)をサンプリングすると、クロック信号ICLKの1周期分の長さのUPパルス信号を出力する。すなわち、この2つのDATA立ち上がりエッジの時点間にm(mは任意の整数)ビットのデータが存在すると、この間のクロック信号ICLKはmサイクル以下存在することになるから、クロック信号ICLKの周波数を高くするために、UPパルス信号のパルスが生じることになる。
【0152】
また、あるDATA立ち上がりエッジ時点において(ICLK,QCLK)=(0,1)をサンプリングした後の次のDATA立ち上がりエッジ時点に(0,0)をサンプリングすると、クロック信号ICLKの1周期分の長さのDOWNパルス信号を出力する。すなわち、この2つのDATA立ち上がりエッジの時点の間にm′(m′は任意の整数)ビットのデータが存在すると、この間のクロック信号ICLKはm′サイクル以上存在することになるから、クロック信号ICLKの周波数を低くするために、DOWNパルス信号のパルスが生じることになる。
【0153】
入力信号DATAにデューティ歪が無い場合、クロック信号ICLKと入力信号DATAの周波数が完全に一致しているときは、(0,0),(0,1),(1,0),(1,1)のいずれかを入力信号DATAの立ち上がりエッジ時点でサンプリングし続け、UPパルス信号、DOWNパルス信号のいずれのパルスも生じることはない。
【0154】
入力信号DATAにデューティ歪がある場合でも、クロック信号ICLKと入力信号DATAの周波数が完全に一致しているときは、図9のタイミングチャートに示すように、クロック信号ICLK,QCLKを入力信号DATAの立ち上がりエッジのみでサンプリングするため、そのサンプリング値の組み合わせは常に一定となる。
【0155】
なお、上記実施形態に係る周波数検出回路12では、シリアル入力信号DATAの立ち上がりエッジで、クロック信号ICLKの“L”レベル(論理“0”)を、クロック信号QCLKの“H”レベル(論理“1”)をそれぞれサンプリングするとしたが、その論理の組み合わせは任意である。ただし、本実施形態に係る論理の組み合わせを採った場合には、図9のタイミングチャートから明らかなように、その論理の組み合わせが入力信号DATAの1周期のほぼ中央に位置することになるため、周波数調整後の位相調整時の制御を入力信号DATAの1周期の中央付近で行えることになるため、位相制御の制御範囲を広くとれるという利点がある。
【0156】
また、上記実施形態に係る周波数検出回路12においては、入力信号DATAの立ち上がりエッジのみでクロック信号ICLKとクロック信号QCLKのサンプリングを行うとしたが、入力信号DATAの立ち下がりエッジのみでクロック信号ICLKとクロック信号QCLKのサンプリングを行うことも可能であり、この場合にも同様に、誤った制御信号(UPパルス信号/DOWNパルス信号)を発生することが無くなり、安定したPLL動作ができる。
【0157】
次に、本発明に係るPLL回路10(10′)で用いられる位相検出回路11について説明する。図10に、その回路構成の一例を示す。先ず、位相検出回路11の回路構成について説明する。
【0158】
図10において、入力信号DATAが供給されるデータ入力端子51は、D−FF53のD入力端子に接続されるとともに、2入力のEX−OR(排他的論理和)ゲート55の一方の入力端子Aに接続されている。一方、クロック発生器17で発生されるクロック信号I′CLKが供給されるCLK入力端子52は、D−FF53のCLK端子に接続されるとともに、D−FF54の反転CLK端子に接続されている。
【0159】
D−FF53のQ出力端子は、EX−ORゲート55の他方の入力端子B、2入力のEX−ORゲート56の一方の入力端子AおよびD−FF54のD入力端子にそれぞれ接続されている。D−FF54のQ出力端子は、EX−ORゲート56の他方の入力端子Bに接続されている。EX−ORゲート55の出力端子はUP出力端子57に、EX−ORゲート56の出力端子はDOWN出力端子58にそれぞれ接続されている。
【0160】
続いて、上記構成の位相検出回路11の回路動作について、図11のタイミングチャートを用いて説明する。なお、図11のタイミングチャートにおいて、波形(a)〜(f)は、図10の各ノード(a)〜(f)の波形をそれぞれ示している。
【0161】
今、クロック発生器(図1を参照)からCLK入力端子52を介して入力されるクロック信号I′CLK(a)の立ち上がりを時刻t0,t2,t4,t6,t8,t10,t12,t14とし、また立ち下がりを時刻t1,t3,t5,t7,t9,t11,t13,t15とする。
【0162】
入力信号DATA(b)の波形は、時刻t1とt2の間で立ち下がり、時刻t5とt6の間で立ち上がり、この間は“L”レベルであるとし、時刻t8とt9の間で立ち下がり、この期間“H”レベルを維持し、時刻t10とt11の間で立ち上がり、この期間“L”レベルを維持し、さらに時刻t12とt13の間で立ち下がり、この期間“H”レベルを維持し、それ以降時刻t15まで“L”レベルとする。
【0163】
D−FF53において、クロック信号I′CLK(a)の立ち上がりタイミングt2で入力信号DATA(b)の“L”レベルを取り込む。これにより、D−FF53のQ出力信号(c)は“L”レベルに変化する。次のクロック信号I′CLK(a)の立ち上がりタイミングt4では、入力信号DATAが変化せず“L”レベルのままであるから、D−FF53のQ出力信号(c)も変化せず、“L”レベルを維持する。
【0164】
クロック信号I′CLK(a)の次の立ち上がりタイミングt6で入力信号DATAが“H”レベルであるから、D−FF53のQ出力信号(c)は“H”レベルに変化する。また、時刻t8におけるクロック信号I′CLK(a)の立ち上がりタイミングでは、入力信号DATAが“H”レベルであり、この“H”レベルを取り込むので、D−FF53のQ出力信号(c)は変化せず、“H”レベルのままである。
【0165】
時刻t10になると、入力信号DATAが“L”レベルに変化しているから、D−FF53のQ出力信号(c)も“H”レベルから“L”レベルへ変化する。時刻t12になると、入力信号DATAが“H”レベルであるから、D−FF53のQ出力信号(c)が“H”レベルになり、次のクロック信号I′CLK(a)の立ち上がりタイミングt14になると、入力信号DATAが“L”レベルになっている。これにより、D−FF53ではこの“L”レベルを取り込み、そのQ出力信号(c)が“L”レベルへ変化する。
【0166】
一方、D−FF54にはそのCLK入力として、クロック信号I′CLK(a)の反転クロックが与えられている。したがって、D−FF54は、クロック信号I′CLK(a)の立ち下がりの時刻t1,t3,t5,t7,t9,t11,t13,t15において入力信号DATAを取り込むことになる。
【0167】
時刻t1において、D−FF53のQ出力信号(c)が“H”レベルであるから、D−FF54のQ出力信号(d)は“H”レベルになり、次のクロック信号I′CLK(a)の立ち下がりタイミングt3まで、“H”レベルを維持する。時刻t3になると、D−FF53のQ出力信号(c)が“L”レベルであるから、この“L”レベルを取り込むことで、D−FF54のQ出力信号(d)は“H”レベルから“L”レベルに変化し、時刻t5を経て時刻t7の直前まで“L”レベルを維持する。
【0168】
時刻t7のクロック信号I′CLK(a)の立ち下がりタイミングでは、D−FF53のQ出力信号(c)が“H”レベルであるから、この“H”レベルを取り込むことにより、D−FF54のQ出力信号(d)は“H”レベルに変化する。時刻t9において、D−FF53のQ出力信号(c)は変化せず、時刻t10で“L”レベルに変化し、時刻t12までこの“L”レベルを維持し続けている。時刻t11では、D−FF53のQ出力信号(c)が“L”レベルになっており、D−FF54はこの“L”レベルを取り込むので、そのQ出力信号(d)が“H”レベルから“L”レベルへ変化する。
【0169】
時刻t13において、D−FF53のQ出力信号(c)が“H”レベルにあるからD−FF54はこの“H”レベルを取り込み、そのQ出力信号(d)が“L”レベルから“H”レベルへ変化する。また、この“H”レベルは次のクロック信号I′CLK(a)の立ち下がりタイミングt15まで維持され、そこでD−FF53のQ出力信号(c)の“L”レベルがD−FF54に取り込まれる。これにより、D−FF54のQ出力信号(d)が“H”レベルから“L”レベルへ変化する。
【0170】
次に、UPパルス信号(e)を発生するEX−ORゲート55の動作について、図11のタイミングチャートを用いて説明する。なお、EX−ORゲート55の入力端子A,Bには、入力信号DATA(b)とD−FF53のQ出力信号(c)がそれぞれ供給されている。
【0171】
ここで、入力信号DATA(b)とD−FF53のQ出力信号(c)の論理値が互いに異なる期間は、時刻t1とt2の間で入力信号DATA(b)が“H”レベルから“L”レベルに変化する時点からD−FF53のQ出力信号(c)が“H”レベルである時刻t2までの期間、時刻t5とt6の間で入力信号DATA(b)が“L”レベルから“H”レベルに変化する時点からD−FF53のQ出力信号(c)が“L”レベルから“H”レベルに変化する時点(t6)までの期間、時刻t8とt9の間で入力信号DATA(b)が“H”レベルから“L”レベルに変化する時点から時刻t10までの期間、時刻t10とt11の間で入力信号DATA(b)が“L”レベルから“H”レベルに変化する時点から時刻t12までの期間、さらに時刻t12とt13の間で入力信号DATA(b)が“H”レベルから“L”レベルに変化する時点から時刻t14までの期間の各期間である。
【0172】
そして、これらの期間中、EX−ORゲート55の出力信号(e)は“H”レベルとなる。また、それ以外の期間では、入力信号DATA(b)とD−FF53のQ出力信号(c)の各信号レベルがそれぞれ“H”レベルと“H”レベル、または“L”レベルと“L”レベルになっているので、EX−ORゲート55の出力信号(e)は“L”レベルとなる。このEX−ORゲート55の出力信号(e)がUPパルス信号となる。
【0173】
次に、DOWNパルス信号(f)を発生するEX−ORゲート56の動作について、図11のタイミングチャートを用いて説明する。なお、EX−ORゲート56の入力端子A,Bには、D−FF53のQ出力信号(c)とD−FF54のQ出力信号(d)がそれぞれ供給されている。
【0174】
ここで、D−FF53のQ出力信号(c)とD−FF54のQ出力信号(d)の論理値が互いに異なる期間は、時刻t2からt3の期間、時刻t6からt7の期間、時刻t10からt11の期間、時刻t12からt13の期間、さらに時刻t14からt15の期間の各期間である。
【0175】
そして、これらの期間中、EX−ORゲート56の出力信号(f)は“H”レベルとなる。また、それ以外の期間では、D−FF53のQ出力信号(c)とD−FF54のQ出力信号(d)の各信号レベルがそれぞれ“H”レベルと“H”レベル、または“L”レベルと“L”レベルになっているので、EX−ORゲート56の出力信号(f)は“L”レベルとなる。このEX−ORゲート56の出力信号(f)がDOWNパルス信号となる。
【0176】
このようにして、入力信号DATAが変化する度にUPパルス信号(e)とDOWNパルス信号(f)のパルス波形がそれぞれ1回ずつ発生する。この回路例の場合には、DOWNパルス信号(f)のパルス幅は常に一定であり、UPパルス信号(e)のパルス幅を調整することにより、位相の制御が行われることになる。
【0177】
入力信号DATAにデューティ歪が無い場合は、周波数検出回路12が特定の周波数にロックされる近傍になると、周波数検出回路12の動作中に位相検出回路11が動作し始め、上述した位相検出回路11の動作により、特に、入力信号DATAのパルス(波形)の幅のセンターに、クロック信号I′CLKの“L”レベルから“H”レベルに遷移する立ち上がり時点を同期させる。
【0178】
ここで、入力信号DATAにデューティ歪が生じた場合を考える。図6に示す回路構成の周波数検出回路12を用いると、先述したことから明らかなように、入力信号DATAにデューティ歪が生じても正しく周波数を検出することが可能である。このように、正しく周波数検出が行われている状態において、位相検出回路11におけるある任意の期間でのUPパルス信号のパルス幅の総和とDOWNパルス信号のそれとが等しくなったときが安定(ロック)状態である。この安定状態においても、入力信号DATAのアイパターンの中心にクロック信号I′CLKの立ち上がり時点が位置することになる。
【0179】
位相同期させた例について、図12のタイミングチャートを用いて説明する。図12のタイミングチャートにおいて、波形(a)はデューティ比が大きい場合の入力信号DATAを、波形(b)はデューティ比が小さい場合の入力信号DATAを、波形(c)はクロック信号I’CLKを、波形(d)はクロック信号ICLKを、波形(e)はクロック信号QCLKをそれぞれ示している。
【0180】
このタイミングチャートから明らかなように、クロック信号I’CLK(c)はその立ち上がり時点が、デューティ比が大きい場合の入力信号DATA(a)の波形(幅)のセンターに位置しており、またデューティ比が小さい場合の入力信号DATA(b)に対してもその波形(幅)のセンターに同期している。
【0181】
このように、位相がロックした状態では、入力信号DATAのデューティ歪によってそのパルス幅が広くなったり、狭くなったりしても、クロック信号I′CLKの立ち上がり時点は、入力信号DATAの“H”レベルの期間(パルス幅)のセンターに位置することになる。
【0182】
従来技術で説明したように、位相検出回路により、入力信号DATAのアイパターンの中心にクロック信号ICLKの立ち上がり時点が位置しており、かつ入力信号DATAの変化点でクロック信号ICLK,QCLKをサンプリングする場合は、ロック状態における入力信号DATAのデューティ歪の変化に対する周波数検出回路でのクロック信号ICLKのサンプリング値が不安定であった。
【0183】
これに対して、上述したように、クロック信号ICLKに対して所定の位相、例えば45°遅れたクロック信号I′CLKをVCO16の発振周波数クロックVCOCLKに基づいて生成し、位相検出回路11において、位相ロックの状態ではクロック信号I′CLKの立ち上がり時点が入力信号DATAのアイパターンの中心に位置させることで、以下のように、デューティ歪に対する位相制御の耐力を向上できる。
【0184】
すなわち、クロック信号ICLK(d)とクロック信号QCLK(e)との中間にクロック信号I′CLK(c)が位置しているため、周波数検出回路12では、図12のタイミングチャートから明らかなように、例えば(ICLK,QCLK)=(0,1)をサンプリングする期間は、入力信号DATAのパルス幅が広くなった場合▲1▼まで、あるいは入力信号DATAのパルス幅が狭くなった場合▲2▼まで成立する。
【0185】
この入力信号DATAのパルス幅が広くなった場合▲1▼と狭くなった場合▲2▼のDATAのアイパターンのセンターは、クロック信号I′CLKの立ち上がり時点に設定されているため、入力信号DATAのパルス幅が変化しても、図21に示すような入力信号DATAの変化点でクロック信号ICLKの立ち下がり付近をサンプリングしていた従来例と比べると、(0,1)のサンプリング値が維持されるデューティ比の変動幅は大きくなる。その結果、周波数検出回路12において入力信号DATAに同期してクロック信号ICLK,QCLKをサンプリングし、そのサンプリング値が一定になるデューティ比の変動幅が増加することになる。
【0186】
以上述べたように、位相検出回路11および周波数検出回路12を具備するPLL回路10(10′)において、周波数検出回路12では、シリアル入力信号DATAの立ち上がりエッジ(または、立ち下がりエッジ)のみでクロック信号ICLK,QCLKのサンプリングを行うため、入力信号DATAのデューティ比が変化しても、入力信号DATAとクロック信号ICLK,QCLKの周波数が一致している場合に、クロック信号ICLKとクロック信号QCLKのサンプリング値の組が常に等しくなり、誤った制御信号(UPパルス信号/DOWNパルス信号)を発生することが無くなり、安定したPLL動作ができる。
【0187】
また、パルス発生器17において、クロック信号ICLKに対して所定の位相だけ、例えば45°だけ位相が遅れたクロック信号I′CLKを、VCO16の発振周波数クロックVCOCLKに基づいて生成し、このクロック信号I′CLKを入力信号DATAと共に位相検出回路11に入力することにより、位相検出回路11ではその制御により、入力信号DATAのパルス波形(例えば、“H”レベル期間)の中央にクロック信号I′CLKの立ち上がりタイミングが設定される。
【0188】
これにより、周波数検出回路12での特定周波数のロック近傍の例えば(ICLK,QCLK)=(0,1)のサンプリングにおいて、入力信号DATAのデューティ比が変動したときに生じるメタステーブル(準安定状態)に対する位相制御の耐力(安定領域)が向上する。したがって、入力信号DATAのデューティ比が変動しても、周波数検出回路12の周波数検出に要する収束時間が短くなるとともに、周波数検出回路12の制御信号に対する誤動作が生じにくくなる効果がある。その結果、PLL回路10(10′)を構成する周波数検出回路12が誤動作せず、それに伴ってPLL回路全体の動作が安定になる。
【0189】
なお、上記実施形態では、シリアル入力信号DATAの一方のエッジのみでクロック信号ICLK,QCLKのサンプリングを行う構成の周波数検出回路12を用いたPLL回路において、クロック信号ICLKに対して例えば45°位相が遅れたクロック信号I′CLKを入力信号DATAと共に位相検出回路11に入力する構成の場合を例に採って説明したが、これに限られるものではなく、シリアル入力信号DATAの立ち上がりおよび立ち下がりの両エッジでクロック信号ICLK,QCLKのサンプリングを行う構成の従来例に係る周波数検出回路を用いたPLL回路に対しても同様に適用可能である。
【0190】
図13は、本発明に係る光通信受信装置の構成例を示すブロック図である。図13において、光信号が光検出器(PD)61で受光され、ここで電気信号に変換されて信号電流として出力される。この信号電流は、I(電流)−V(電圧)変換回路62で信号電圧に変換され、アンプ63で増幅されてリタイミング回路64およびPLL回路65に供給される。
【0191】
PLL回路65は、増幅器63から供給される受信データからそれに含まれるクロック成分を抽出し、このクロック成分に位相同期した新たなクロック信号を生成してリタイミング回路64に供給するために設けられたものである。このPLL回路65として、先述した実施形態に係るPLL回路10(10′)が用いられる。リタイミング回路64は、PLL回路65から与えられるクロック信号に基づいて、増幅器63から供給される受信データをリタイミング(一種の波形整形)して出力する。
【0192】
このように、例えばNRZのディジタルデータを用いる光通信において、その受信装置のPLL回路65として先述した実施形態に係るPLL回路を用いることにより、当該PLL回路は入力信号のデューティ比が変動しても、周波数検出回路の周波数検出に要する収束期間が短くなるとともに、周波数検出回路の制御信号に対する誤動作が生じにくくなり、安定したPLL動作が可能であるため、デューティ歪が生じ易い伝送信号のデータに対してもPLL回路65が誤動作することがなく、したがってリタイミング回路64でのリタイミング処理をより確実に行えることになる。
【0193】
なお、ここでは、光通信の受信装置に適用した場合を例に採って説明したが、この適用例に限られるものではなく、特にデューティ歪が生じ易いデータを処理する処理系全般に適用可能である。
【0194】
【発明の効果】
以上説明したように、本発明によれば、VCOの発振周波数信号に基づいて、この発振周波数信号と同相の第1の信号、この第1の信号に対して所定の位相差を持つ第2の信号および第1の信号に対してこの第1の信号と第2の信号との間の位相差よりも小さい位相差を持つ第3の信号を生成し、位相検出回路では第3の信号と入力信号との位相差に基づいて位相制御を行うようにしたことにより、第3の信号の変化点が入力信号の変化点ではなく、パルス波形の中央部分に設定され、入力信号のデューティ比が変化しても、周波数検出回路の周波数検出に要する収束時間が短くなるとともに、周波数検出回路の制御信号に対する誤動作が生じにくくなるため、PLL回路全体の動作が安定になる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るPLL回路の構成例を示すブロック図である。
【図2】クロック発生器の具体的な回路構成の一例を示すブロック図である。
【図3】クロック発生器の回路動作を説明するためのタイミングチャートである。
【図4】図1に示す周波数検出回路の回路動作を説明するためのタイミングチャートである。
【図5】本実施形態に係るPLL回路の変形例を示すブロック図である。
【図6】周波数検出回路の具体的な回路構成を示すブロック図である。
【図7】図6に示す周波数検出回路のUPパルス信号を出力するときの回路動作を説明するためのタイミングチャートである。
【図8】図6に示す周波数検出回路のDOWNパルス信号を出力するときの回路動作を説明するためのタイミングチャートである。
【図9】入力信号DATAにデューティ歪があるときの回路動作を説明するためのタイミングチャートである。
【図10】位相検出回路の具体的な回路構成を示すブロック図である。
【図11】位相検出回路の回路動作を説明するためのタイミングチャートである。
【図12】位相同期状態でのタイミング関係を示すタイミングチャートである。
【図13】本発明に係る光通信受信装置の要部の構成を示すブロック図である。
【図14】PLL回路の基本構成を示すブロック図である。
【図15】周波数検出回路の従来例を示すブロック図である。
【図16】従来例に係る周波数検出回路の回路動作を説明するためのタイミングチャートである。
【図17】デューティ歪が有る場合と無い場合の入力信号DATAの波形図である。
【図18】入力信号DATAにデューティ歪が有る場合の従来例に係る周波数検出回路の回路動作を説明するためのタイミングチャートである。
【図19】位相検出回路の従来例を示すブロック図である。
【図20】従来例に係る位相検出回路の回路動作を説明するためのタイミングチャートである。
【図21】従来技術における位相同期状態でのタイミング関係を示すタイミングチャートである。
【符号の説明】
11…位相検出回路、12…周波数検出回路、13,13′,14,14′…チャージポンプ回路、15,20…ループフィルタ、16,16′…VCO(電圧制御発振器)、17…クロック発生器
Claims (24)
- 発振周波数が可変な発振器と、
前記発振器の発振周波数信号に基づいて、この発振周波数信号と同相の第1の信号、この第1の信号に対して所定の位相差を持つ第2の信号および前記第1の信号に対してこの第1の信号と前記第2の信号との間の位相差よりも小さい位相差を持つ第3の信号を発生する信号発生回路と、
前記信号発生回路で発生される前記第3の信号と入力信号との位相を比較し、その比較結果に基づいて前記発振器の発振周波数信号の位相を進める第1の位相制御信号または位相を遅らせる第2の位相制御信号を出力する位相検出回路と、前記信号発生回路で発生される前記第1,第2の信号を前記入力信号に同期して取り込み、その取り込んだ信号に基づいて前記発振器の発振周波数信号の周波数を上げる第1の周波数制御信号または周波数を下げる第2の周波数制御信号を出力する周波数検出回路と
を備えたことを特徴とするPLL回路。 - 前記第1,第2,第3の信号がクロック信号である
ことを特徴とする請求項1記載のPLL回路。 - 前記第2の信号が前記第1の信号に対して90°位相が遅れている
ことを特徴とする請求項2記載のPLL回路。 - 前記第3の信号が前記第1の信号に対して0°を超え、90°未満の範囲内で位相が遅れている
ことを特徴とする請求項3記載のPLL回路。 - 前記第3の信号が前記第1の信号に対して45°位相が遅れている
ことを特徴とする請求項4記載のPLL回路。 - 前記周波数検出回路は、前記第1,第2の信号を前記入力信号に同期してその周期ごとに取り込むとともに、その取り込んだ信号と1周期前に取り込んだ信号とを論理演算してその演算結果に基づいて前記発振器の発振周波数信号の周波数を上げる第1の周波数制御信号または周波数を下げる第2の周波数制御信号を出力する
ことを特徴とする請求項1記載のPLL回路。 - 前記周波数検出回路は、前記入力信号に同期してその周期ごとに前記第1の信号を取り込む第1のサンプリング回路と、前記入力信号に同期してその周期ごとに前記第2の信号を取り込む第2のサンプリング回路と、前記第1,第2のサンプリング回路で取り込まれた信号を保持し、その保持した信号と前記第1,第2のサンプリング回路で次に取り込まれる信号とを論理演算してその演算結果に基づいて前記第1の周波数制御信号または前記第2の周波数制御信号を発生する制御ロジック回路とからなる
ことを特徴とする請求項6記載のPLL回路。 - 前記制御ロジック回路は、前記第1,第2のサンプリング回路の各出力信号を論理演算する第1の論理演算回路と、前記第1の論理演算回路の出力信号を格納する第1の格納回路と、前記第1,第2のサンプリング回路の各出力信号と前記第1の格納回路の格納信号とを論理演算する第2の論理演算回路と、前記第1,第2のサンプリング回路の各出力信号を論理処理した信号と前記第1の格納回路の格納信号とを論理演算する第3の論理演算回路と、前記第2の論理演算回路の出力信号を格納する第2の格納手段と、前記第3の論理演算回路の出力信号を格納する第3の格納手段とを有する
ことを特徴とする請求項7記載のPLL回路。 - 前記第1,第2のサンプリング回路は、前記入力信号の立ち上がりまたは立ち下がりのタイミングで前記第1,第2の信号をそれぞれサンプリングする
ことを特徴とする請求項7記載のPLL回路。 - 前記第1,第2のサンプリング回路は、フリップフロップによって構成されている
ことを特徴とする請求項7記載のPLL回路。 - 前記フリップフロップがD型フリップフロップである
ことを特徴とする請求項10記載のPLL回路。 - 前記D型フリップフロップは、そのクロック入力の立ち上がりタイミングで前記第1,第2の信号を取り込む
ことを特徴とする請求項11記載のPLL回路。 - 前記第1,第2および第3の論理演算回路は、OR回路によって構成されている
ことを特徴とする請求項8記載のPLL回路。 - 前記第1,第2および第3の格納回路は、フリップフロップによって構成されている
ことを特徴とする請求項8記載のPLL回路。 - 前記フリップフロップがD型フリップフロップである
ことを特徴とする請求項14記載のPLL回路。 - 光信号を受光し、この光信号を電気信号に変換して出力する受光手段と、前記受光手段の出力信号に同期したクロック信号を生成するPLL回路と、前記PLL回路で生成されたクロック信号に基づいて前記受光手段の出力信号に対してリタイミング処理を行うリタイミング回路とを具備する光通信受信装置であって、
前記PLL回路は、
発振周波数が可変な発振器と、
前記発振器の発振周波数信号に基づいて、この発振周波数信号と同相の第1の信号、この第1の信号に対して所定の位相差を持つ第2の信号および前記第1の信号に対してこの第1の信号と前記第2の信号との間の位相差よりも小さい位相差を持つ第3の信号を発生する信号発生回路と、
前記信号発生回路で発生される前記第3の信号と入力信号との位相を比較し、その比較結果に基づいて前記発振器の発振周波数信号の位相を進める第1の位相制御信号または位相を遅らせる第2の位相制御信号を出力する位相検出回路と、前記信号発生回路で発生される前記第1,第2の信号を前記入力信号に同期して取り込み、その取り込んだ信号に基づいて前記発振器の発振周波数信号の周波数を上げる第1の周波数制御信号または周波数を下げる第2の周波数制御信号を出力する周波数検出回路とを有する
ことを特徴とする光通信受信装置。 - 前記第1,第2,第3の信号がクロック信号である
ことを特徴とする請求項16記載の光通信受信装置。 - 前記第2の信号が前記第1の信号に対して90°位相が遅れている
ことを特徴とする請求項17記載の光通信受信装置。 - 前記第3の信号が前記第1の信号に対して0°を超え、90°未満の範囲内で位相が遅れている
ことを特徴とする請求項18記載の光通信受信装置。 - 前記第3の信号が前記第1の信号に対して45°位相が遅れている
ことを特徴とする請求項19記載の光通信受信装置。 - 前記周波数検出回路は、前記第1,第2の信号を前記入力信号に同期してその周期ごとに取り込むとともに、その取り込んだ信号と1周期前に取り込んだ信号とを論理演算してその演算結果に基づいて前記発振器の発振周波数信号の周波数を上げる第1の周波数制御信号または周波数を下げる第2の周波数制御信号を出力する
ことを特徴とする請求項16記載の光通信受信装置。 - 前記周波数検出回路は、前記入力信号に同期してその周期ごとに前記第1の信号を取り込む第1のサンプリング回路と、前記入力信号に同期してその周期ごとに前記第2の信号を取り込む第2のサンプリング回路と、前記第1,第2のサンプリング回路で取り込まれた信号を保持し、その保持した信号と前記第1,第2のサンプリング回路で次に取り込まれる信号とを論理演算してその演算結果に基づいて前記第1の周波数制御信号または前記第2の周波数制御信号を発生する制御ロジック回路とからなる
ことを特徴とする請求項21記載の光通信受信装置。 - 前記制御ロジック回路は、前記第1,第2のサンプリング回路の各出力信号を論理演算する第1の論理演算回路と、前記第1の論理演算回路の出力信号を格納する第1の格納回路と、前記第1,第2のサンプリング回路の各出力信号と前記第1の格納回路の格納信号とを論理演算する第2の論理演算回路と、前記第1,第2のサンプリング回路の各出力信号を論理処理した信号と前記第1の格納回路の格納信号とを論理演算する第3の論理演算回路と、前記第2の論理演算回路の出力信号を格納する第2の格納手段と、前記第3の論理演算回路の出力信号を格納する第3の格納手段とを有する
ことを特徴とする請求項22記載の光通信受信装置。 - 前記第1,第2のサンプリング回路は、前記入力信号の立ち上がりまたは立ち下がりのタイミングで前記第1,第2の信号をそれぞれサンプリングする
ことを特徴とする請求項22記載の光通信受信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001004616A JP3617456B2 (ja) | 2000-10-19 | 2001-01-12 | Pll回路および光通信受信装置 |
US09/978,766 US6545546B2 (en) | 2000-10-19 | 2001-10-18 | PLL circuit and optical communication reception apparatus |
DE60115805T DE60115805T2 (de) | 2000-10-19 | 2001-10-19 | PLL-Schaltung und Empfangsmodul für optische Signalübertragung |
EP01402709A EP1199806B1 (en) | 2000-10-19 | 2001-10-19 | PLL circuit and optical communication reception apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-318902 | 2000-10-19 | ||
JP2000318902 | 2000-10-19 | ||
JP2001004616A JP3617456B2 (ja) | 2000-10-19 | 2001-01-12 | Pll回路および光通信受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002198807A JP2002198807A (ja) | 2002-07-12 |
JP3617456B2 true JP3617456B2 (ja) | 2005-02-02 |
Family
ID=26602374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001004616A Expired - Fee Related JP3617456B2 (ja) | 2000-10-19 | 2001-01-12 | Pll回路および光通信受信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6545546B2 (ja) |
EP (1) | EP1199806B1 (ja) |
JP (1) | JP3617456B2 (ja) |
DE (1) | DE60115805T2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19952197C2 (de) * | 1999-10-29 | 2002-01-31 | Siemens Ag | Takt- und Datenregenerator für unterschiedliche Datenraten |
JP3649194B2 (ja) * | 2002-01-31 | 2005-05-18 | ソニー株式会社 | Pll回路および光通信受信装置 |
WO2004021574A1 (en) * | 2002-08-30 | 2004-03-11 | Koninklijke Philips Electronics N.V. | Phase locked loop |
US6917232B2 (en) * | 2003-12-10 | 2005-07-12 | Hewlett-Packard Development Company, L.P. | Method and apparatus for generating a quadrature clock |
US6963236B2 (en) * | 2003-12-10 | 2005-11-08 | Hewlett-Packard Development Company, L.P. | Method and apparatus for generating and controlling a quadrature clock |
JP5365323B2 (ja) * | 2009-04-20 | 2013-12-11 | ソニー株式会社 | クロックデータリカバリ回路および逓倍クロック生成回路 |
US8502609B2 (en) * | 2011-06-10 | 2013-08-06 | Broadcom Corporation | Reference-less frequency detector |
US9673790B2 (en) * | 2013-11-08 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company Limited | Circuits and methods of synchronizing differential ring-type oscillators |
US9998126B1 (en) * | 2017-07-07 | 2018-06-12 | Qualcomm Incorporated | Delay locked loop (DLL) employing pulse to digital converter (PDC) for calibration |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4720687A (en) * | 1987-02-20 | 1988-01-19 | Hewlett-Packard Company | Frequency locked loop with constant loop gain and frequency difference detector therefor |
EP0671829B1 (en) * | 1994-03-11 | 2006-06-28 | Fujitsu Limited | Clock regeneration circuit |
US5969552A (en) * | 1998-01-15 | 1999-10-19 | Silicon Image, Inc. | Dual loop delay-locked loop |
US6075416A (en) * | 1999-04-01 | 2000-06-13 | Cypress Semiconductor Corp. | Method, architecture and circuit for half-rate clock and/or data recovery |
-
2001
- 2001-01-12 JP JP2001004616A patent/JP3617456B2/ja not_active Expired - Fee Related
- 2001-10-18 US US09/978,766 patent/US6545546B2/en not_active Expired - Lifetime
- 2001-10-19 EP EP01402709A patent/EP1199806B1/en not_active Expired - Lifetime
- 2001-10-19 DE DE60115805T patent/DE60115805T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002198807A (ja) | 2002-07-12 |
US6545546B2 (en) | 2003-04-08 |
EP1199806A2 (en) | 2002-04-24 |
EP1199806A3 (en) | 2003-05-07 |
DE60115805T2 (de) | 2006-08-24 |
DE60115805D1 (de) | 2006-01-19 |
EP1199806B1 (en) | 2005-12-14 |
US20020053950A1 (en) | 2002-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3649194B2 (ja) | Pll回路および光通信受信装置 | |
KR0185474B1 (ko) | 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들 | |
US10873444B2 (en) | Frequency/phase lock detector for clock and data recovery circuits | |
EP1199805B1 (en) | PLL circuit and optical communication reception apparatus | |
US8315349B2 (en) | Bang-bang phase detector with sub-rate clock | |
JP3630092B2 (ja) | 位相周波数比較回路 | |
KR950008461B1 (ko) | Nrz 데이터 비트 동기 장치 | |
JP3617456B2 (ja) | Pll回路および光通信受信装置 | |
JP3327249B2 (ja) | Pll回路 | |
US6853223B2 (en) | Phase comparator and clock recovery circuit | |
US7598816B2 (en) | Phase lock loop circuit with delaying phase frequency comparson output signals | |
US7109806B2 (en) | Device and method for detecting phase difference and PLL using the same | |
US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
JP2008541685A (ja) | 到達時間同期ループ | |
US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases | |
JP3039526B2 (ja) | Pll回路 | |
TWI630799B (zh) | Phase detector and clock and data recovery device | |
JP3781704B2 (ja) | クロックデータリカバリ回路 | |
JP2009253876A (ja) | クロックデータリカバリ回路 | |
JP2009515488A (ja) | 拡散スペクトラムクロック発生装置としての非線形フィードバック制御ループ | |
KR940000942B1 (ko) | 비트동기회로 | |
JP2002246902A (ja) | 位相比較器および同期信号抽出装置 | |
WO2005099095A1 (en) | Half-step phase-locked loop | |
JP2000138581A (ja) | Pll回路 | |
JPH11308098A (ja) | 同期検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |