JP5365323B2 - クロックデータリカバリ回路および逓倍クロック生成回路 - Google Patents

クロックデータリカバリ回路および逓倍クロック生成回路 Download PDF

Info

Publication number
JP5365323B2
JP5365323B2 JP2009101939A JP2009101939A JP5365323B2 JP 5365323 B2 JP5365323 B2 JP 5365323B2 JP 2009101939 A JP2009101939 A JP 2009101939A JP 2009101939 A JP2009101939 A JP 2009101939A JP 5365323 B2 JP5365323 B2 JP 5365323B2
Authority
JP
Japan
Prior art keywords
latch
phase
clock
charge pump
phase detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009101939A
Other languages
English (en)
Other versions
JP2010252244A (ja
Inventor
秀和 菊池
英雄 諸橋
智一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009101939A priority Critical patent/JP5365323B2/ja
Priority to US12/656,833 priority patent/US8284887B2/en
Priority to CN201010164469.0A priority patent/CN101867368B/zh
Publication of JP2010252244A publication Critical patent/JP2010252244A/ja
Application granted granted Critical
Publication of JP5365323B2 publication Critical patent/JP5365323B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00065—Variable delay controlled by a digital setting by current control, e.g. by parallel current control transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00221—Layout of the delay element using FET's where the conduction path of the different output FET's is connected in parallel with different gate control, e.g. having different sizes or thresholds, or coupled through different resistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Description

本発明は、ホッジの位相検出器とアレクサンダーの位相検出器を併用したハイブリッド型の位相比較器を用いたクロックデータリカバリ回路および逓倍クロック生成回路に関するものである。
図１は、ホッジの位相検出器を用いた不規則ＮＲＺ信号のクロックデータリカバリ回路（ＣＤＲ）のブロック図である（たとえば特許文献１参照）。
ＣＤＲ（Clock Data Recovery）回路１０は、ホッジの位相検出器（Ｈｏｇｇｅ−ＰＤ）１１、チャージポンプ（ＣＰ）１２，１３、ループフィルタ１４、および電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１５を有する。
ホッジ位相検出器１１は、ＮＲＺデータである入力データＩＤＴをアイセンタークロックＥＣＣＫで取り込む第１のＤ型フリップフロップ（ＤＦＦ）１１ａを有する。
位相検出器１１は、第１のＤＦＦ１１ａの出力であるＱ１をアイセンタークロックＥＣＣＫとは逆相のアイエッジクロックＥＥＣＫで取り込む第２のＤＦＦ１１ｂを有する。
位相検出器１１は、データＩＤＴと第１のＤＦＦ１１の出力Ｑ１の論理不一致を検出する第１の排他的論理和回路（ＥＸＯＲ）１１ｃ、および出力Ｑ１と第２のＤＦＦ１２の出力Ｑ２の論理不一致を検出する第２のＥＸＯＲ１１ｄを有する。
位相検出器１１は、ＶＣＯ１５のクロックをアイセンタークロックＥＣＣＫとして第１のＤＦＦ１１ａに供給するバッファ１１ｅ、およびＶＣＯ１５のクロックをアイエッジクロックＥＥＣＫとして第２のＤＦＦ１１ｂに供給するインバータ１１ｆを有する。
第１のＥＸＯＲ１１ｃの出力はアップ信号ＵＰとしてＬＦ１４に電流を充電するチャージポンプ（ＣＰ+）１２を駆動し、第２のＥＸＯＲ１１ｄの出力はダウン信号ＤＯＷＮとしてＬＦ１４から電流を放電するチャージポンプ（ＣＰ−）１３を駆動する。
ＬＦ１４はチャージポンプ出力電流を積分・平滑化してＶＣＯ１５の入力信号を生成する。
ＶＣＯ１５は入力信号に応じた周波数のクロックを発生する。ＶＣＯ１５の発生したクロックはＣＤＲ回路１０の再生クロック（Recovered Clock）ＲＣＣＫとなり、第１のＤＦＦ１１ａの出力がリタイミングデータ（Retimed Data）ＲＴＤＴとなる。
図２は、ホッジの位相検出器の動作のタイミングチャートを示す図である。
第１のＥＸＯＲ１１ｃによるアップ信号ＵＰは、ＮＲＺデータである入力データＩＤＴが時刻ｔ１で遷移してからアイセンタークロックＥＣＣＫが立ち上がり第１のＤＦＦ１１ａがデータを取り込んで出力Ｑ１に出力する時刻ｔ２までの間ハイレベルに設定される。
この時間ｔ２-ｔ１は、アイセンタークロックＥＣＣＫがデータ遷移からどれだけ遅れているか、すなわちデータＩＤＴとＶＣＯ１５の出力クロックの相対位相をあらわすアナログ量である。
第２のＥＸＯＲ１１ｄによるダウン信号ＤＯＷＮはＱ１が遷移した時刻ｔ２からアイエッジクロックＥＥＣＫの立ち上がりで第２のＤＦＦ１１ｂが出力Ｑ１を取り込んでＱ２が出力される時刻ｔ３までの間ハイレベルに設定される。
このダウン信号ＤＯＷＮのパルス幅ｔ３-ｔ２は常にＶＣＯ１５の出力クロックＣＬＫの周期の半分である。
ＣＤＲループが定常状態に落ち着いたとき、アップ信号ＵＰによるＬＦ１４への充電とダウン信号ＤＯＷＮによるＬＦ１４からの放電は時間平均で釣り合う。
よって、もしチャージポンプ（ＣＰ＋）１２と（ＣＰ−）１３の電流の絶対値が同じであればアップ信号ＵＰのハイ（High）パルス幅とダウン信号ＤＯＷＮのハイパルス幅が等しくなるようにＶＣＯの位相はロックする。
したがって、アップ信号ＵＰのパルス幅はダウン信号ＤＯＷＮのパルス幅と同じくＶＣＯ１５のクロック周期の半分となり、アイセンタークロックＥＣＣＫの立ち上がりはデータＩＤＴの遷移からＶＣＯ周期の半分の所、すなわちＮＲＺデータの中央にロックする。
しかし、現実に製造する集積回路において、チャージポンプ（ＣＰ＋）１２と（ＣＰ−）１３の電流の絶対値を完全に同じにすることは難しい。
仮に、チャージポンプ（ＣＰ−）１３の放電電流がＩｐであるのに対して、チャージポンプ（ＣＰ＋）１２の充電電流が［Ｉｐ+Δｉ］であるような非対称性を持っていたとすると、次のようになる。
すなわち、チャージポンプ（ＣＰ＋）１２とチャージポンプ（ＣＰ−）１３の充放電が時間平均でバランスするにはアップ信号ＵＰのパルス幅は、図３に示すように、−ΔＴだけダウン信号ＤＯＷＮのパルス幅と異なる値をとる。
なお、図３において、ＴｃはＶＣＯのクロック周期を表す。
ΔＴの値は図３の充電電荷を表す面積と放電電荷を表す面積が等しいことから次のように計算される。
Figure 0005365323
図４は、ホッジの位相検出器によるＣＤＲループのシステム構成例を示す図である。
ホッジの位相検出器によるＣＤＲループ１０では、アイセンタークロックＥＣＣＫはデータのアイパターンの中心から［２］式で近似されるΔＴだけずれたところに平衡点をもつ。
そして、図４のＣＤＲのシステム図において、［３］式で表される定常位相誤差φＥが加算されていることに相当する。
図４において、Φは入力データＩＤＴの位相φのラプラス変換、ΩとΘはＶＣＯ１５のクロックＣＬＫの角周波数ωと位相θのラプラス変換の結果を示す。
また、Ｉｐはチャージポンプ（ＣＰ−）１３の出力電流、ＮはＮＲＺデータの平均遷移率の逆数、Ｒ+１/ｓＣは抵抗Ｒと容量Ｃの直列からなるＬＦ１４の伝達関数、ＫはＶＣＯ１５の感度を示す。さらに、φＥはチャージポンプ（ＣＰ＋）１２と（ＣＰ−）１３の電流絶対値の不一致による定常位相誤差を示す。
この系の挙動は次の［４］式で表される２次応答特性を示す。
Figure 0005365323
φ＝０の定常入力状態において図４のシステムは、ωとθのいかなる初期値からもω＝０，θ＝−φＥへと収束してゆく。その様子を位相周波数平面上の軌跡で表すと図５のようになる。
ノイズの無い理想のＬＦとＶＣＯを仮定すれば、ホッジの位相検出器によるＣＤＲは系が定常状態に落ち着くとＶＣＯクロックの位相は一点に定まって位相のゆれ、すなわちジッタを持たない。
しかし、その位相収束値は０ではなく、［３］式で表される値-φＥである。その値はチャージポンプ（ＣＰ＋）１２と（ＣＰ−）１３の電流の相対誤差Δｉ/Ｉｐで決まる。そして、微細化集積回路においては相対誤差が０．２を超えることがあるためφＥは０．２π、すなわちＶＣＯクロック周期の１０％にもなる。
このような状態に収束することは、理想のθ＝０に収束した場合よりもデータの突発的な位相変化すなわち入力ジッタに対するＣＤＲの受信耐力を大きく劣らせることになる。
図６は、アレクサンダーの位相検出器によるＣＤＲ回路のブロック図である（たとえば特許文献２参照）。
アレクサンダー（Ａｌｅｘａｎｄｅｒ）の位相検出器１１Ａは、図１のホッジの位相検出器１０の構成に加えて第３のＤＦＦ１１ｇおよび第４のＤＦＦ１１ｈを有する。
アレクサンダーの位相検出器１１Ａは、アイエッジ近傍で捕らえた入力データＩＤＴの値を前後のアイセンタークロックＥＣＣＫで取り込んだ値ＱＥと第１のＥＸＯＲ１１ｃで
比較する。
位相検出器１１Ａは、エッジ近傍で取り込んだ値が前のアイセンターで取り込んだ値と不一致ならばアイエッジクロックＥＥＣＫはデータのエッジより後に来たことになるから遅れているＶＣＯ１５の位相をすすめるべくアップ信号ＵＰを出す。
位相検出器１１Ａは、逆に後のアイセンターでの値と不一致ならばダウン信号ＤＯＷＮを出す。
これらの出力はＶＣＯ１５にフィードバックされてアイエッジクロックＥＥＣＫをデータ遷移近傍に、アイセンタークロックＥＣＣＫをデータアイパターンの中央付近にロックする。
図７は、アレクサンダーの位相検出器の動作のタイミングチャートを示す図である。
このアレクサンダーの位相検出器１１Ａは、ホッジの位相検出器と違って位相がどれだけ遅れていたか進んでいたかをアナログ的に出力する能力は無い。
アレクサンダーの位相検出器１１Ａは、アップ信号ＵＰで駆動されるチャージポンプ（ＣＰ＋）１２とダウン信号ＤＯＷＮで駆動されるチャージポンプ（ＣＰ−）１３の電流絶対値に相対誤差があったとしてもロックする位相がほとんど変わらないという特長がある。
図８は、アレクサンダーの位相検出器のＣＤＲのシステムを示す図である。
アレクサンダーの位相検出器１１ＡによるＣＤＲのシステムは図８に示すようにモデル化される。アレクサンダー位相検出器１１Ａは、図中の差分要素、量子化要素、遅れ要素で表される。
ところで、アレクサンダーの位相検出器１１Ａにおいては、リミットサイクル振動の位相振幅、すなわちジッタを小さく抑えるには大きな容量Ｃが必要である。
大きな容量Ｃが必要なことは回路の集積化に対する障害になるとともに入力データＩＤＴの位相変化に対するＶＣＯクロックの応答帯域を小さくしてしまう。
後者はデータの位相揺らぎの高域側成分に十分追従できなくすることからＣＤＲのジッタ耐力を損ねる。
特許第３２３９５４３号公報
Ｈｏｇｇｅ，ＣＰ著、「Ａ Ｓｅｌｆ Ｃｏｒｒｅｃｔｉｎｇ Ｃｌｏｃｋ Ｒｅｃｏｖｅｒｙ Ｃｉｒｃｕｉ」、Ｊｏｕｒｎａｌ ｏｆ Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌｏｇｙ、ＬＴ第３巻、第６号、１９８５年１２月、ｐ．１３１２−１３１４ Ａｌｅｘａｎｄｅｒ，ＪＤＨ著、「Ｃｌｏｃｋ Ｒｅｃｏｖｅｒｙ ｆｒｏｍ Ｒａｎｄｏｍ Ｂｉｎａｒｙ Ｓｉｇｎａｌｓ」、Ｅｌｅｃｔｒｏｎｉｃ Ｌｅｔｔｅｒｓ、第１１巻、第３２号、１９７５年１０月３０日、ｐ．５４１−５４２
以上のホッジとアレクサンダーの位相検出器についてまとめると、次のようになる。
ホッジの位相検出器１１にはチャージポンプ（ＣＰ）の電流アンバランスによってデータのアイパターンの中央にロックすべきＶＣＯクロックが中央からずれたところにロックする。このために、ホッジの位相検出器では、データ入力の急峻な位相変化に対するＣＤＲの受信マージンが減少するという不利益がある。
他方、アレクサンダーの位相検出器には、リミットサイクルによる周期的ジッタを小さくするためにループフィルタ定数に制約が生じ、ＣＤＲを集積回路に内蔵するときの面積インパクトになり、入力データに対する位相応答の帯域を高く設定できなくなる。
その結果、アレクサンダーの位相検出器では、データの揺らぎのうち高域成分の大部分に追従できずＣＤＲの誤受信の確率が増大するという不利益がある。
本発明は、データ入力の急峻な位相変化に対する受信マージンの減少を抑止でき、しかも誤受信の確率の増大を抑止できるクロックデータリカバリ回路および逓倍クロック生成回路を提供することにある。
本発明の第１の観点のクロックデータリカバリ回路は、入力データと抽出クロックの位相差を検出して位相差に応じたアナログ量を出力する第１の位相検出器と、上記第１の位相検出器の出力を積分平滑化するループフィルタと、上記第１の位相検出器の出力に応じて上記ループフィルタから電流を充電または放電するチャージポンプと、上記ループフィルタの出力信号に応じた周波数で発振する電圧制御発振器と、上記入力データと抽出クロックの位相差の極性を検出する第２の位相検出器と、上記第２の位相検出器の検出結果に応じて上記第１の位相検出器がもつ位相オフセットを相殺する補正位相情報を発生する補正位相情報発生部と、上記補正位相情報発生部による補正位相を、上記第１の位相検出器、上記チャージポンプ、上記ループフィルタ、上記電圧制御発振器により形成されるループに加算し、上記チャージポンプの充電電流と放電電流を相対的に変化させる補正位相加算部と、を有し、上記第１の位相検出器は、アイセンタークロックに同期して上記入力データをラッチする第１のラッチと、上記アイセンタークロックと逆相のアイエッジクロックに同期して上記第１のラッチのラッチデータをラッチする第２のラッチと、上記入力データと上記第１のラッチのラッチデータの論理不一致を検出し、検出結果に応じたアップ信号を出力する第１の検出回路と、上記第１のラッチのラッチデータと上記第２のラッチのラッチデータの論理不一致を検出し、検出結果に応じたダウン信号を出力する第２の検出回路と、を含み、上記チャージポンプは、上記第１の検出回路のアップ信号を受けて電流を充電する第１のチャージポンプと、上記第２の検出回路のダウン信号を受けて電流を放電する第２のチャージポンプと、を含み、上記第２の位相検出器は、上記アイセンタークロックに同期して入力データをラッチする第３のラッチと、上記アイエッジクロックに同期して上記第３のラッチのラッチデータをラッチする第４のラッチと、上記アイセンタークロックに同期して上記第４のラッチデータをラッチする第５のラッチと、上記アイセンタークロックに同期して上記第３のラッチデータをラッチする第６のラッチと、上記第３のラッチのラッチデータと上記第５のラッチのラッチデータの論理不一致を検出し、検出結果に応じたダウン信号を出力する第３の検出回路と、上記第５のラッチのラッチデータと上記第６のラッチのラッチデータの論理不一致を検出し、検出結果に応じたアップ信号を出力する第４の検出回路と、を含み、上記補正位相情報発生部は、容量と、上記第４の検出回路のアップ信号を受けて、上記容量に対する充電処理を行う第３のチャージポンプと、上記第３の検出回路のダウン信号を受けて、上記容量に対する放電処理を行う第４のチャージポンプと、を含み、上記補正位相加算部は、上記容量により生成される位相調整信号電圧に比例した所定電流だけ変化させるように上記第１のチャージポンプおよび上記第２のチャージポンプの少なくともいずれかに帰還する電流帰還部を含む。
また、本発明の第１の観点のクロックデータリカバリ回路は、入力データと抽出クロックの位相差を検出して位相差に応じたアナログ量を出力する第１の位相検出器と、上記第１の位相検出器の出力を積分平滑化するループフィルタと、上記第１の位相検出器の出力に応じて上記ループフィルタから電流を充電または放電するチャージポンプと、上記ループフィルタの出力信号に応じた周波数で発振する電圧制御発振器と、上記入力データと抽出クロックの位相差の極性を検出する第２の位相検出器と、上記第２の位相検出器の検出結果に応じて上記第１の位相検出器がもつ位相オフセットを相殺する補正位相情報を発生する補正位相情報発生部と、上記補正位相情報発生部による補正位相を、上記第１の位相検出器、上記チャージポンプ、上記ループフィルタ、上記電圧制御発振器により形成されるループに加算し、上記チャージポンプの充電電流と放電電流を相対的に変化させる補正位相加算部と、を有し、上記第１の位相検出器は、アイセンタークロックに同期して上記入力データをラッチする第１のラッチと、上記アイセンタークロックと逆相のアイエッジクロックに同期して上記第１のラッチのラッチデータをラッチする第２のラッチと、上記入力データと上記第１のラッチのラッチデータの論理不一致を検出し、検出結果に応じたアップ信号を出力する第１の検出回路と、上記第１のラッチのラッチデータと上記第２のラッチのラッチデータの論理不一致を検出し、検出結果に応じたダウン信号を出力する第２の検出回路と、を含み、上記チャージポンプは、上記第１の検出回路のアップ信号を受けて電流を充電する第１のチャージポンプと、上記第２の検出回路のダウン信号を受けて電流を放電する第２のチャージポンプと、を含み、上記第２の位相検出器は、上記アイエッジクロックに同期して上記入力データをラッチする第４のラッチと、上記アイセンタークロックに同期して上記第４のラッチデータをラッチする第５のラッチと、上記アイセンタークロックに同期して上記第１のラッチデータをラッチする第６のラッチと、上記第１のラッチのラッチデータと上記第５のラッチのラッチデータの論理不一致を検出し、検出結果に応じたダウン信号を出力する第３の検出回路と、上記第５のラッチのラッチデータと上記第６のラッチのラッチデータの論理不一致を検出し、検出結果に応じたアップ信号を出力する第４の検出回路と、を含み、上記補正位相情報発生部は、容量と、上記第４の検出回路のアップ信号を受けて、上記容量に対する充電処理を行う第３のチャージポンプと、上記第３の検出回路のダウン信号を受けて、上記容量に対する放電処理を行う第４のチャージポンプと、を含み、上記補正位相加算部は、上記容量により生成される位相調整信号電圧に比例した所定電流だけ変化させるように上記第１のチャージポンプおよび上記第２のチャージポンプの少なくともいずれかに帰還する電流帰還部を含む。
また、本発明の第１の観点のクロックデータリカバリ回路は、入力データと抽出クロックの位相差を検出して位相差に応じたアナログ量を出力する第１の位相検出器と、上記第１の位相検出器の出力を積分平滑化するループフィルタと、上記第１の位相検出器の出力に応じて上記ループフィルタから電流を充電または放電するチャージポンプと、上記ループフィルタの出力信号に応じた周波数で発振する電圧制御発振器と、上記入力データと抽出クロックの位相差の極性を検出する第２の位相検出器と、上記第２の位相検出器の検出結果に応じて上記第１の位相検出器がもつ位相オフセットを相殺する補正位相情報を発生する補正位相情報発生部と、上記補正位相情報発生部による補正位相を、上記第１の位相検出器、上記チャージポンプ、上記ループフィルタ、上記電圧制御発振器により形成されるループに加算し、上記チャージポンプの充電電流と放電電流を相対的に変化させる補正位相加算部と、を有し、上記第１の位相検出器は、アイセンタークロックに同期して上記入力データをラッチする第１のラッチと、上記アイセンタークロックと逆相のアイエッジクロックに同期して上記第１のラッチのラッチデータをラッチする第２のラッチと、上記入力データと上記第１のラッチのラッチデータの論理不一致を検出し、検出結果に応じたアップ信号を出力する第１の検出回路と、上記第１のラッチのラッチデータと上記第２のラッチのラッチデータの論理不一致を検出し、検出結果に応じたダウン信号を出力する第２の検出回路と、を含み、上記チャージポンプは、上記第１の検出回路のアップ信号を受けて電流を充電する第１のチャージポンプと、上記第２の検出回路のダウン信号を受けて電流を放電する第２のチャージポンプと、を含み、上記電圧制御発振器は、位相のずれた多相クロックを発振し、上記第２の位相検出器は、多相変形回路として形成され、上記多相変形回路は、上記多相クロックの各第１のエッジで入力データのアイセンター、アイエッジ、次のデータのアイセンター、次のアイエッジ近傍をサンプリングし、４相クロックの所定のクロックで取り込まれた値はリタイミングデータとし、他のクロックで取り込まれた値は、前後のアイセンターで取り込まれた値と論理比較されてアップ信号およびダウン信号を生成し、上記補正位相情報発生部は、ループフィルタと、上記多相変形回路の上記アップ信号を受けて、上記ループフィルタに対する充電処理を行う第３のチャージポンプと、上記多相変形回路の上記ダウン信号を受けて、上記ループフィルタに対する放電処理を行う第４のチャージポンプと、を含み、上記補正位相加算部は、上記容量により生成される位相調整信号電圧に比例した所定電流だけ変化させるように上記第１のチャージポンプおよび上記第２のチャージポンプの少なくともいずれかに帰還する電流帰還部を含む。
本発明の第２の観点の逓倍クロック生成回路は、入力クロックと逓倍クロックの分周信号の位相差を検出して位相差に応じたアナログ量を出力する第１の位相検出器と、上記第１の位相検出器の出力を積分平滑化するループフィルタと、上記第１の位相検出器の出力に応じて上記ループフィルタから電流を充電または放電するチャージポンプと、上記ループフィルタの出力信号に応じた周波数で発振する電圧制御発振器と、上記電圧制御発振器の出力逓倍クロックを分周し、上記第１の位相検出器に出力する分周器と、上記入力クロックと逓倍クロックの位相差の極性を検出する第２の位相検出器と、上記第２の位相検出器の検出結果に応じて上記第１の位相検出器および上記分周器で生じる位相オフセットを相殺する補正位相情報を発生する補正位相情報発生部と、上記補正位相情報発生部による補正位相を、上記第１の位相検出器、上記チャージポンプ、上記ループフィルタ、上記電圧制御発振器により形成されるループに加算し、上記チャージポンプの充電電流と放電電流を相対的に変化させる補正位相加算部と、を有し、上記第１の位相検出器は、上記入力クロックに同期してアップ信号を生成する第１のラッチと、上記分周器による分周クロックに同期してダウン信号を生成する第２のラッチと、上記アップ信号と上記ダウン信号が同レベルの場合に上記第１のラッチおよび上記第２のラッチをリセットし、上記チャージポンプは、上記アップ信号を受けて電流を充電する第１のチャージポンプと、上記ダウン信号を受けて電流を放電する第２のチャージポンプと、を含み、上記第２の位相検出器は、上記入力に同期して上記電圧制御発振器の逓倍クロックをラッチする第３のラッチを含み、上記補正位相情報発生部は、容量と、上記第３のラッチのラッチデータを受けて、上記容量に対する充電または放電処理を行う第３のチャージポンプと、を含み、上記補正位相加算部は、上記容量により生成される位相調整信号電圧に比例した所定電流だけ変化させるように上記第１のチャージポンプおよび上記第２のチャージポンプの少なくともいずれかに帰還する電流帰還部を含む。
本発明によれば、データ入力の急峻な位相変化に対する受信マージンの減少を抑止でき、しかも誤受信の確率の増大を抑止できる。
ホッジの位相検出器を用いた不規則ＮＲＺ信号のクロックデータリカバリ回路（ＣＤＲ）のブロック図である。 ホッジの位相検出器の動作のタイミングチャートを示す図である。 ホッジの位相検出器のタイミングずれの原理を模式的に示す図である。 ホッジの位相検出器によるＣＤＲループのシステム構成例を示す図である。 ホッジの位相検出器によるＣＤＲの位相周波数平面軌跡を示す図である。 アレクサンダーの位相検出器によるＣＤＲのブロック図である。 アレクサンダーの位相検出器の動作のタイミングチャートを示す図である。 アレクサンダーの位相検出器のＣＤＲのシステム構成例を示す図である。 本発明の第１の実施形態に係るＣＤＲ回路の構成を示す図である。 本第１の実施形態に係るプログラマブル遅延回路の構成例を示す回路図である。 本第１の実施形態に係るＣＤＲの位相周波数平面軌跡を示す図である。 本第１の実施形態に係るＣＤＲのシステム構成例を示す図である。 本発明の第２の実施形態に係るＣＤＲ回路の構成を示す図である。 本第２の実施形態に係るＣＤＲの一動作例のタイミングチャートを示す図である。 本発明の第３の実施形態に係るＣＤＲ回路の構成を示す図である。 ダブルエッジトリガー型ＤＦＦの構成例を示す回路図である。 本第３の実施形態において、入力データとＶＣＯクロックおよび出力されるリタイミングデータのタイミングチャートを示す図である。 本発明の第４の実施形態に係る逓倍クロック生成回路（ＣＭＵ）の構成を示す図である。 本第４の実施形態に係る第２の位相比較器（ＰＤ）が容量Ｃφに適切な充電をし終えて逓倍クロックの位相を入力クロックに揃えた状態でのタイミングチャートを示す図である。 ＬＶＤＳ受信回路のクロック７逓倍回路に本第４の実施形態を適用した例を示す図である。
以下に、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．第１の実施形態（ＣＤＲ回路の第１の構成例）
２．第２の実施形態（ＣＤＲ回路の第２の構成例）
３．第３の実施形態（ＣＤＲ回路の第３の構成例）
４．第４の実施形態（ＣＭＵの構成例）
＜１．第１の実施形態＞
図９は、本発明の第１の実施形態に係るＣＤＲ回路の構成を示す図である。
本第１の実施形態に係るＣＤＲ回路１００は、図９に示すように、第１の位相検出器１１０、第２の位相検出器１２０、第１のチャージポンプ（ＣＰ＋）１３０、第２のチャージポンプ（ＣＰ−）１４０、ＬＦ１５０、およびＶＣＯ１６０を有する。
さらにＣＤＲ回路１００は、デジタルフィルタ１７０、およびプログラマブル遅延回路１８０を有する。
第１の位相検出器１１０はホッジの位相検出器に相当し、第２の位相検出器１２０はアレクサンダーの位相検出器に相当する。
本実施形態のＣＤＲ回路１００は、第１の位相検出器１１０と第２の位相検出器１２０を用いたハイブリッド型の位相検出器を有する。
基本的に、本実施形態のＣＤＲ回路１００は、不規則のＮＲＺ入力信号である入力データＩＤＴからクロックＣＬＫを抽出する機能を有する。
第１の位相検出器１１０は、入力データＩＤＴと抽出クロックＣＬＫの位相差を検出して位相差に応じたアナログ量を出力する機能を有する。
そして、第１の位相検出器１１０と、第１または第２のチャージポンプ１３０，１４０を介した第１の位相検出器１１０の出力を積分平滑化するＬＦ１５０と抽出クロックＣＬＫを発振するＶＣＯ１６０からなるＣＤＲループ２００を有する。
第２の位相検出器１２０は、入力データＩＤＴと抽出クロックＣＬＫの位相差の極性を検出する。
そして、第２の位相検出器１２０の検出結果に応じて第１の位相検出器１１０がもつ位相オフセットを相殺する補正位相情報を発生する補正位相情報発生部２１０と、その補正位相をＣＤＲループ２００に加算する補正位相加算部２２０を有する。
本第１の実施形態においては、デジタルフィルタ１７０により補正位相情報発生部２１０が形成され、プログラマブル遅延回路１８０により補正位相加算部２２０が形成される。
本第１の実施形態のＣＤＲ回路１００は、第１の位相検出器１１０によるＣＤＲループ２００は、ＶＣＯ１６０と第１の位相検出器１１０のクロック入力部の間にプログラマブル遅延回路１８０が挿入されてＣＤＲループ２００が形成されている。
プログラマブル遅延回路１８０はデジタルフィルタ１７０のＮビット出力信号ＤＬＹctrl（Ｃ０〜ＣＮ−１）によって制御されている。
これらの機能については後で詳述する。
第１の位相検出器１１０は、第１のラッチとしての第１のＤＦＦ１１１、第２のラッチとしての第２のＤＦＦ１１２、第１の検出回路である第１のＥＸＯＲ１１３、第２の検出回路である第２のＥＸＯＲ１１４、バッファ１１５、およびインバータ１１６を有する。
第１のＤＦＦ１１１は、Ｄ入力がＮＲＺデータである入力データＩＤＴの供給ラインに接続され、Ｑ出力が第２のＤＦＦ１１２のＤ入力、第１および第２のＥＸＯＲ１１３，１１４の一方の入力に接続されている。
第１のＤＦＦ１１１のクロック端子はバッファ１１５の出力であるアイセンタークロックＥＣＣＫの供給ラインに接続されている。
第２のＤＦＦ１１２のＱ出力は第２のＥＸＯＲ１１４の他方の入力に接続され、クロック端子がインバータ１１６の出力であるアイエッジクロックＥＥＣＫの供給ラインに接続されている。
第１のＥＸＯＲ１１３の他方の入力が入力データＩＤＴの供給ラインに接続されている。
第１のＤＦＦ１１１は、ＮＲＺデータである入力データＩＤＴをアイセンタークロックＥＣＣＫで取り込む。
第２のＤＦＦ１１２は、第１のＤＦＦ１１１の出力であるＱ１１をアイセンタークロックＥＣＣＫとは逆相のアイエッジクロックＥＥＣＫで取り込む。
第１のＥＸＯＲ１１３は、入力データＩＤＴと第１のＤＦＦ１１の出力Ｑ１１の論理不一致を検出し、検出結果に応じたアップ信号ωＵＰを第１のチャージポンプ回路１３０に出力する。
第２のＥＸＯＲ１１４は、第１のＤＦＦ１１１の出力Ｑ１１と第２のＤＦＦ１１２の出力Ｑ１２の論理不一致を検出し、検出結果に応じたダウン信号ωＤＯＷＮを第２のチャージポンプ回路１４０に出力する。
第１のＥＸＯＲ１１３の出力はアップ信号ωＵＰとしてＬＦ１５０に電流を充電する第１のチャージポンプ（ＣＰ+）１３０を駆動する。
第２のＥＸＯＲ１１４の出力はダウン信号ωＤＯＷＮとしてＬＦ１５０から電流を放電するチャージポンプ（ＣＰ−）１４０を駆動する。
ＬＦ１５０はチャージポンプ出力電流を積分・平滑化してＶＣＯ１６０の入力信号を生成する。
ＶＣＯ１６０は入力信号に応じた周波数のクロックＣＬＫを発生する。ＶＣＯ１６０の発生したクロックＣＬＫはＣＤＲ回路１０の再生クロック（Recovered Clock）ＲＣＣＫとなる。
第２の位相検出器１２０は、第３のラッチとしての第３のＤＦＦ１２１、第４のラッチとしての第４のＤＦＦ１２２、第５のラッチとしての第５のＤＦＦ１２３、および第６のラッチとしての第６のＤＦＦ１２４を有する。
第２の位相検出器１２０は、第３の検出回路である第３のＥＸＯＲ１２５、第４の検出回路である第４のＥＸＯＲ１２６、バッファ１２７、およびインバータ１２８を有する。
第３のＤＦＦ１２１は、Ｄ入力がＮＲＺデータである入力データＩＤＴの供給ラインに接続され、Ｑ出力が第４のＤＦＦ１２２のＤ入力、第６のＤＦＦ１２４のＤ入力、および第３のＥＸＯＲ１２５一方の入力に接続されている。
第３のＤＦＦ１２１のクロック端子はバッファ１２７の出力であるアイセンタークロックＥＣＣＫ２の供給ラインに接続されている。
第４のＤＦＦ１２２のＱ出力は第５のＤＦＦ１２３のＤ入力に接続されている。
第４のＤＦＦ１２２のクロック端子はインバータ１２８の出力であるアイエッジクロックＥＥＣＫ２の供給ラインに接続されている。
第５のＤＦＦ１２３はＱ出力が第３のＥＸＯＲ１２５の他方の入力、および第４のＥＸＯＲ１２６の一方の入力に接続されている。
第５のＤＦＦ１２３のクロック端子はバッファ１２７の出力であるアイセンタークロックＥＣＣＫ２の供給ラインに接続されている。
第６のＤＦＦ１２４のＱ出力は第４のＥＸＯＲ１２６の他方の入力に接続されている。
第６のＤＦＦ１２４のクロック端子はバッファ１２７の出力であるアイセンタークロックＥＣＣＫ２の供給ラインに接続されている。
第３のＤＦＦ１２１は、ＮＲＺデータである入力データＩＤＴをアイセンタークロックＥＣＣＫ２で取り込む。
第４のＤＦＦ１２２は、第３のＤＦＦ１２１の出力であるＱ１３をアイセンタークロックＥＣＣＫ２とは逆相のアイエッジクロックＥＥＣＫ２で取り込む。
第５のＤＦＦ１２３は、第４のＤＦＦ１２２の出力をアイセンタークロックＥＣＣＫ２で取り込み、出力Ｑから出力信号ＱＥを第３のＥＸＯＲ１２５および第４のＥＸＯＲ１２６に出力する。
第６のＤＦＦ１２４は、第３のＤＦＦ１２１の出力であるＱ１３をアイセンタークロックＥＣＣＫ２で取り込み、出力Ｑから出力信号Ｑ１４を第４のＥＸＯＲ１２６に出力する。
第３のＥＸＯＲ１２５は、入力データＩＤＴと第１のＤＦＦ１１の出力Ｑ１１の論理不一致を検出し、検出結果に応じたダウン信号φＤＯＷＮをデジタルフィルタ１７０に出力する。
第４のＥＸＯＲ１２６は、第５のＤＦＦ１２３の出力ＱＥと第６のＤＦＦ１２４の出力Ｑ１４の論理不一致を検出し、検出結果に応じたアップ信号φＵＰをデジタルフィルタ１７０に出力する。
第２の位相検出器１２０において、第６のＤＦＦ１２４の出力がリタイミングデータ（Retimed Data）ＲＴＤＴとなる。
第２の位相検出器１２０は、エッジ近傍で取り込んだ値が前のアイセンターで取り込んだ値と不一致ならばアイエッジクロックＥＥＣＫはデータのエッジより後に来たことになるから遅れているＶＣＯクロックＣＬＫの位相をすすめるべくアップ信号φＵＰを出す。
第２の位相検出器１２０は、逆に後のアイセンターでの値と不一致ならばダウン信号φＤＯＷＮを出す。
ここで、本第１の実施形態においては、補正位相情報発生部２１０としてのデジタルフィルタ１７０と、補正位相加算部２２０としてプログラマブル遅延回路１８０の構成および機能について説明する。
まず、プログラマブル遅延回路１８０の構成について説明する。
図１０は、本第１の実施形態に係るプログラマブル遅延回路１８０の構成例を示す回路図である。
図１０のプログラマブル遅延回路１８０は、第１のインバータ回路（ＩＮＶ１）１８１、第２のインバータ回路（ＩＮＶ２）１８２、遅延部１８３、インバータ１８４、およびインバータＩＶ０〜ＩＶＮ−１を有する。
第１のインバータ回路１８１には、ＶＣＯクロックＣＬＫと、デジタルフィルタ１７０によるＮビット出力信号ＤＬＹctrl（Ｃ０〜ＣＮ−１）が入力される。
第２のインバータ回路１８２には、遅延部１８３で所定時間だけ遅延されたＶＣＯクロックＣＬＫと、デジタルフィルタ１７０によるＮビット出力信号ＤＬＹctrl（Ｃ０〜ＣＮ−１）がインバータＩＶ０〜ＩＶＮ−１で反転された信号が入力される。
第１のインバータ回路１８１および第２のインバータ回路１８２は、出力を共有するＮ個のクロックドインバータＣＩＮＶを有する。
クロックドインバータＣＩＮＶは、電源ＶＤＤと基準電位ＶＳＳ間に直列に接続されたｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴ１，ＰＴ２、およびｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴ１，ＮＴ２により形成される。
そして、各クロックドインバータＣＩＮＶのＰＭＯＳトランジスタＰＴ２とＮＭＯＳトランジスタＮＴ２のドレイン同士の接続ノードＮＤ０〜ＮＤ Ｎ−１が互いに接続されている。
第１のインバータ回路１８１は、各クロックドインバータＣＩＮＶのＰＭＯＳトランジスタＰＴ２およびＮＭＯＳトランジスタＮＴ２のゲートに入力クロックＣＬＫinが供給される。
そして、Ｎ段の各クロックドインバータＣＩＮＶのＮＭＯＳトランジスタＮＴ１のゲートにデジタルフィルタ１７０によるＮビット出力信号ＤＬＹctrl（Ｃ０〜ＣＮ−１）がそれぞれ供給される。
また、Ｎ段の各クロックドインバータＣＩＮＶのＰＭＯＳトランジスタＰＴ１のゲートにＮビット出力信号ＤＬＹctrl（Ｃ０〜ＣＮ−１）がインバータＩＶ１０〜ＩＶ１Ｎ−１で反転された信号が供給される。
第２のインバータ回路１８２は、各クロックドインバータＣＩＮＶのＰＭＯＳトランジスタＰＴ２およびＮＭＯＳトランジスタＮＴ２のゲートに遅延部１８３で遅延されたクロックＣＬＫdlyが供給される。
そして、Ｎ段の各クロックドインバータＣＩＮＶのＮＭＯＳトランジスタＮＴ１のゲートにデジタルフィルタ１７０によるＮビット出力信号ＤＬＹctrl（Ｃ０〜ＣＮ−１）がインバータＩＶ１〜ＩＶＮ−１で反転された信号がそれぞれ供給される。
また、Ｎ段の各クロックドインバータＣＩＮＶのＰＭＯＳトランジスタＰＴ１のゲートにＮビット出力信号ＤＬＹctrl（Ｃ０〜ＣＮ−１）の反転信号がインバータＩＶ２０〜ＩＶ２Ｎ−１で反転された信号が供給される。
このように、プログラマブル遅延回路１８０は、第１のインバータ回路１８１が遅延回路への入力クロックＣＬＫinを入力とし、第２のインバータ回路１８２は遅延回路入力を一定時間遅延したクロックＣＬＫｄｌｙを入力としている。
２つのインバータ回路１８１，１８２は出力を共有している。
第１のインバータ回路１８１と第２のインバータ回路１８２はデジタルフィルタ１７０の遅延制御Nビット信号Ｃ０〜ＣＮ−１によって実効的ゲート幅が相補的に変化する。
共通の出力には実効ゲート幅の比に応じて重み付け加算された第１のインバータ回路１８１と第２のインバータ回路１８２の出力のアナログ和が得られ、制御信号による重み付けの変化によって遅延が変化する。
次に、デジタルフィルタ１７０の構成および機能について説明する。
図１１（Ａ）および（Ｂ）は、本第１の実施形態に係るＣＤＲの位相周波数平面軌跡を示す図である。
デジタルフィルタ１７０は、データＩＤＴとＶＣＯクロックＣＬＫの位相を比較する第１の位相検出器１２０の出力であるアップ信号φＵＰおよびダウン信号φＤＯＷＮを入力としてＮビット出力信号（遅延制御信号）ＤＬＹctrlを生成する演算を行う。
第１の位相検出器１１０には、前述のようにＣＰ電流アンバランスにより、遅延回路１８０の出力がデータＩＤＴのアイパターンの中央からずれたところにロックする。
本実施形態においては、第１の位相検出器１２０の検出結果に基づいて、デジタルフィルタ１７０は遅延回路１８０の遅延を調整し、ＶＣＯクロックＣＬＫをデータＩＤＴのアイパターンの中央に近づける。
遅延回路１８０の制御信号が固定されていればシステムは図４と等価であることから、ＶＣＯクロックＣＬＫの位相と周波数はＣＰ電流アンバランスと遅延回路１８０の遅延で決まる固定の位相オフセットを持った図１１（Ａ）のＡ点に静定する。
ここでデジタルフィルタ１７０が遅延制御信号ＤＬＹctrlを遷移すると新しい静定点Ｂに向かって図１１（Ａ）に描かれたらせん状の軌跡ＴＲＫで漸近していく。軌跡ＴＲＫがらせんを１周するには上記［４］式のωｎで表すとおよそ２π/ωｎの時間がかかる。
デジタルフィルタ１７０は遅延制御信号ＤＬＹctrlを遷移してから２π/ωｎの３〜１０倍の時間を待機すると新しい静定点ＢでのデータとＶＣＯクロックＣＬＫの位相差の極性が判定できる。
デジタルフィルタ１７０は、その判定結果によって遅延制御信号ＤＬＹctrlを更新する作業を続けていくと、最終的には制御信号の１ＬＳＢ増減を繰り返して１回ごとに極性判定結果が反転する状態に落ち着く。
その状態では、図１１（Ａ）と図１１（Ｂ）のように静定点ＡとＢの間を繰り返す。
位相の振幅θｐｐは遅延制御信号ＤＬＹctrlの１ＬＳＢで生じるクロック位相の変化量の倍程度であり、この位相振動はプログラマブル遅延回路１８０の分解能を高めることで十分小さくできる。
図１２は、本第１の実施形態に係るＣＤＲのシステム構成例を示す図である。
本第１の実施形態に係るＣＤＲ回路１００では、第１の位相検出器１１０とＣＰ１３０，１４０とＬＦ１５０とＶＣＯ１６０からなるループ２００に、第２の位相検出器１２０を併用している。
ＣＤＲ回路１００は、第２の位相検出器１２０で得た入力データＩＤＴの位相φとＶＣＯクロックＣＬＫの位相θの差に応じてＣＰの電流アンバランスによって第１の位相検出器１１０が生じる位相誤差φＥをキャンセルするΘCを生成する。そして、ＣＤＲ回路１００は、その位相誤差φＥをキャンセルするΘCを第１の位相検出器１１０によるループ２００に加算する。
本実施形態によれば、ＣＰに製造に起因したアンバランスが存在しても、第１の位相検出器１１０だけを用いた場合のようにＶＣＯクロックがデータのアイパターンの中心からずれた所にロックすることが無い。
＜２．第２の実施形態＞
図１３は、本発明の第２の実施形態に係るＣＤＲ回路の構成を示す図である。
本第２の実施形態のＣＤＲ回路１００Ａが第１の実施形態のＣＤＲ回路１００と異なる点は以下のとおりである。
ＣＤＲ回路１００Ａは、補正位相情報発生部２１０Ａとしてデジタルフィルタ１７０の代わり第３のチャージポンプ（φＣＰ＋）２１１、第４のチャージポンプ（φＣＰ−）２１２、フィルタ容量（Ｃφ）２１３を有する。
ＣＤＲ回路１００Ａは、補正位相加算部２２０Ａとしてプログラマブル遅延回路１８０の代わりに、電流帰還部２２１を有する。
また、ＣＤＲ１００Ａは、第２の位相検出器１２０Ａにおいては、第３のＤＤＦが省略され、その機能が第１の位相検出器１１０Ａの第１のＤＦＦ１１１に併せ持たせている。
この場合、第４のＤＦＦ１２２のＤ入力が入力データＩＤＴの供給ラインに接続され、第６のＤＦＦ１２４のＤ入力が第１のＤＦＦ１１１のＱ出力に接続されている。
そして、第３のＥＸＯＲ１２５の一方の入力が第１のＤＦＦ１１１のＱ出力に接続されている。
このように、本第２の実施形態のＣＤＲ回路１００Ａでは、第２の位相検出器１２０Ａはデジタルフィルタではなく位相調整用の第３のチャージポンプ（φＣＰ＋）２１１と第４のチャージポンプ（ΦＣＰ−）２１２を駆動する。
それらのＣＰ出力電流はフィルタ容量（Ｃφ）２１３で平滑化されて位相調整信号電圧Ｖφを生じる。
この第２の実施形態では、プログラマブル遅延回路の代わりに、周波数調整用の第１のチャージポンプ（ωＣＰ＋）１３０の電流を第２のチャージポンプ（ωＣＰ−）１４０の電流からＶφに比例した電流Δｉだけ変化させる電流帰還部２２１を有する。
第２の位相比較器１１０ＡによるループではＣＰ電流のアンバランスは上記［３］式に示すように位相検出器のオフセットとなるから、この機能は第１の実施形態の遅延回路と同等の機能を持つ。
なお、第２の実施形態においては、たとえば図１４に示すように、タイマー回路２１４からのマスク信号ＭＡＳＫで第３のチャージポンプ（φＣＰ＋）２１１と第４のチャージポンプ（ΦＣＰ−）２１２を間歇駆動してもよい。
間歇駆動で第１の位相比較器１１０Ａのループが静定する間、位相調整信号電圧Ｖφの値を固定できるので、デジタルフィルタがループの静定をまって次の遷移を出力するのと同等の挙動が実現する。
１回のφＣＰ駆動で変化するΔｉは位相調整信号電圧ＶφをΔｉに変換する係数をｇｍ、φＣＰの出力電流パルス高をＩｃ、駆動時間をＴｍとすると［５］式で表され、それを［３］式に代入すると［６］式を得る。
Figure 0005365323
第２の実施形態のループは第１の実施形態のプログラマブル遅延の制御信号の１ＬＳＢによる変化が［６］式のφＥの値である場合と同様に振る舞い位相は振動するが、その振幅はｇｍやＴｍを小さくすることで十分小さくできる。
＜３．第３の実施形態＞
図１５は、本発明の第３の実施形態に係るＣＤＲ回路の構成を示す図である。
本第３の実施形態のＣＤＲ回路１００Ｂは、以下の点で第１および第２の実施形態と異なる。
本第３の実施形態のＣＤＲ回路１００Ｂでは、ＶＣＯ１６０Ｂに９０°ずつ位相のずれた４相のクロックＣＫａ，ＣＫｂ，ＣＫｙ，ＣＫｚを発生する多相ＶＣＯを用い、第２の位相検出器に代えて、多相ＶＣＯ１６０Ｂの多相変形回路３００を用いている。
この第３の実施形態ではＶＣＯの発振周波数は第１および第２の実施形態の場合の半分で済みＶＣＯ回路の製造が容易である。
また、本第３の実施形態の第１の位相検出器１１０Ｂにおいて、第１のＤＤＦ１１１Ｂおよび第２のＤＤＦ１１２Ｂを、ダブルエッジトリガー型ＤＦＦを用いている。
多相変形回路３００は、第３のＤＦＦ３０１、第４のＤＦＦ３０２、第５のＤＦＦ３０３、第６のＤＦＦ３０４、第７のＤＦＦ３０５、第８のＤＦＦ３０６、第９のＤＦＦ３０７、第１０のＤＦＦ３０８を有する。
また、多相変形回路３００は、比較機能を有する第３のＥＸＯＲ３０９、第４のＥＸＯＲ３１０、第５のＥＸＯＲ３１１、および第６のＥＸＯＲ３１２を有する。
また、補正位相情報発生部２１０Ｂとしての第３のチャージポンプ（φＣＰ＋）２１１Ｂ−１，２１１Ｂ−２、第４のチャージポンプ（φＣＰ−）２１２Ｂ−１，２１２Ｂ−２、ＬＦ２１５を有する。
ＣＤＲ回路１００Ｂは、補正位相加算部２２０Ｂとして電流帰還部２２１Ｂを有する。
多相変形回路３００において、第３〜第６のＤＦＦ３０１〜３０４のＤ入力が入力データＩＤＴの供給ラインに接続されている。
第３のＤＦＦ３０１のＱ出力が第３のＥＸＯＲ３０９および第４のＥＸＯＲ３１０の一方の入力に接続されている。
第４のＤＦＦ３０２のＱ出力が第４のＥＸＯＲ３１０の他方の入力および第５のＥＸＯＲ３１１の一方の入力に接続されている。
第５のＤＦＦ３０３のＱ出力が第５のＥＸＯＲ３１１の他方の入力および第６のＥＸＯＲ３１２の一方の入力に接続されている。
第６のＤＦＦ３０４のＱ出力が第３のＥＸＯＲ３０９および第６のＥＸＯＲ３１２の他方の入力に接続されている。
第３のＥＸＯＲ３０９の出力が第７のＤＦＦ３０５のＤ入力に接続され、第７のＤＦＦ３０５のＱ出力がチャージポンプ（ＣＰ＋）２１１Ｂ−１の入力に接続されている。
第４のＥＸＯＲ３１０の出力が第８のＤＦＦ３０６のＤ入力に接続され、第８のＤＦＦ３０６のＱ出力がチャージポンプ（ＣＰ−）２１２Ｂ−１の入力に接続されている。
第５のＥＸＯＲ３１１の出力が第９のＤＦＦ３０７のＤ入力に接続され、第９のＤＦＦ３０７のＱ出力がチャージポンプ（ＣＰ＋）２１１Ｂ−２の入力に接続されている。
第６のＥＸＯＲ３１１の出力が第１０のＤＦＦ３０８のＤ入力に接続され、第１０のＤＦＦ３０８のＱ出力がチャージポンプ（ＣＰ−）２１２Ｂ−２の入力に接続されている。
各チャージポンプ２１１Ｂ−１，２１１Ｂ−２，２１２Ｂ−１，２１２Ｂ−２の出力はＬＦ２１５に接続され、ＬＦ２１５の出力が電流帰還部２２１Ｂに接続されている。



多相ＶＣＯ１６０Ｂの４相クロックのうちクロックＣＫｙは第３のＤＦＦ３０１、第８のＤＦＦ３０６、および第２のＤＦＦ１１２Ｂのクロック端子に供給される。
クロックＣＫａは第４のＤＦＦ３０２、第９のＤＦＦ３０７、第１のＤＦＦ１１１Ｂのクロック端子に供給される。
クロックＣＫｚは第５のＤＦＦ３０３、第１０のＤＦＦ３０８、第２のＤＦＦ１１２Ｂのクロック端子に供給される。
クロックＣＫｂは第６のＤＦＦ３０４、第７のＤＦＦ３０５、および第１のＤＦＦ１１１Ｂのクロック端子に供給される。
図１６は、ダブルエッジトリガー型ＤＦＦの構成例を示す回路図である。
図１６のダブルエッジトリガー型ＤＦＦ３１０は、４つのクロックドインバータ３１１〜３１４、インバータ３１５〜３１７を有する。
各クロックドインバータ３１１〜３１４は、電源ＶＤＤと基準電位ＶＳＳ間に直列に接続されたＰＭＯＳトランジスタＰＴ１１，ＰＴ１２、およびＮＭＯＳトランジスタＮＴ１１，ＮＴ１２により形成される。
そして、各クロックドインバータ３１１〜３１４のＰＭＯＳトランジスタＰＴ１２とＮＭＯＳトランジスタＮＴ１２のドレイン同士の接続ノードＮＤ１１〜ＮＤ１４が形成されている。
クロックドインバータ３１１のＰＭＯＳトランジスタＰＴ１１のゲートにクロックＣＫ１が供給され、ＮＭＯＳトランジスタＮＴ１１のゲートにクロックＣＫ２が供給される。 そして、クロックドインバータ３１１のＰＭＯＳトランジスタＰＴ１２のゲートおよびＮＭＯＳトランジスタＮＴ１２のゲートがＤ入力に接続されている。
クロックドインバータ３１１のノードＮＤ１１がインバータ３１５を介してクロックドインバータ３１２のＰＭＯＳトランジスタＰＴ１２のゲートおよびＮＭＯＳトランジスタＮＴ１２のゲートに接続されている。
そして、クロックドインバータ３１２のＰＭＯＳトランジスタＰＴ１１のゲートにクロックＣＫ２が供給され、ＮＭＯＳトランジスタＮＴ１１のゲートにクロックＣＫ１が供給される。
クロックドインバータ３１２のノードＮＤ１２がインバータ３１７を介してＱ出力に接続されている。
クロックドインバータ３１３のＰＭＯＳトランジスタＰＴ１１のゲートにクロックＣＫ２が供給され、ＮＭＯＳトランジスタＮＴ１１のゲートにクロックＣＫ１が供給される。 そして、クロックドインバータ３１３のＰＭＯＳトランジスタＰＴ１２のゲートおよびＮＭＯＳトランジスタＮＴ１２のゲートがＤ入力に接続されている。
クロックドインバータ３１３のノードＮＤ１３がインバータ３１６を介してクロックドインバータ３１４のＰＭＯＳトランジスタＰＴ１２のゲートおよびＮＭＯＳトランジスタＮＴ１２のゲートに接続されている。
そして、クロックドインバータ３１４のＰＭＯＳトランジスタＰＴ１１のゲートにクロックＣＫ１が供給され、ＮＭＯＳトランジスタＮＴ１１のゲートにクロックＣＫ２が供給される。
クロックドインバータ３１４のノードＮＤ１４がインバータ３１７を介してＱ出力に接続されている。
ダブルエッジトリガー型ＤＦＦ３１０は、相補的入力クロックＣＫ１とＣＫ２の立ち上がり下がり両エッジをトリガーにＤ入力の値を取り込んでＱ出力にその値を出力する機能を有する。
図１７は、本第３の実施形態において、入力データとＶＣＯクロックおよび出力されるリタイミングデータのタイミングチャートを示す図である。
ＣＫａ，ＣＫｚ，ＣＫｂ，ＣＫｙの順に９０°ずつ遅れる４相クロックは、各々の立ち上がりエッジで入力データＩＤＴのアイセンター、アイエッジ、次のデータのアイセンター、次のアイエッジ近傍をサンプリングする。
クロックＣＫａ，ＣＫｂで取り込まれた値はリタイミングデーＲＴＤＴとなり、クロックＣＫｚ，Ｃｋｙで取り込まれた値は前後のアイセンターで取り込まれた値と論理比較されてアップ信号ＵＰおよびダウン信号ＤＯＷＮとなる。
＜４．第４の実施形態＞
図１８は、本発明の第４の実施形態に係る逓倍クロック生成回路（ＣＭＵ）の構成を示す図である。
本第４の実施形態では、逓倍クロック生成回路（ＣＭＵ）１００Ｃの構成および機能について説明する。
ＣＭＵ１００Ｃにおいては、理解を容易にするために、第１〜第３の実施形態のＣＤＲ回路１００，１００Ａ，１００Ｂと対応する構成要素には同様の符号をもって表している。
ＭＣＵ１００Ｃは、第１の位相検出器１１０Ｃ、第２の位相検出器１２０Ｃ、第１のチャージポンプ（ＣＰ＋）１３０Ｃ、第２のチャージポンプ（ＣＰ−）１４０Ｃ、ＬＦ１５０Ｃ、ＶＣＯ１６０Ｃ、および分周器１９０を有する。
そして、ＭＣＵ１００Ｃは、補正位相情報発生部２１０Ｃ、および補正位相加算部２２０Ｃを有する。
補正位相情報発生部２１０Ｃは、第３のチャージポンプ（ＣＰ）２１１Ｃ、およびフィルタ容量２１３Ｃを有する。
補正位相加算部２２０Ｃは、電流帰還部２２１を有する。
ＭＣＵ１００Ｃは、入力は規則的なクロックＩＣＫであり、出力はそのＮ逓倍クロックＭＣＬＫである。
第１の位相検出器１１０Ｃは、ホッジ位相検出器の替わりにＰＦＤという回路が用いられる。この第１の位相検出器１１０Ｃは、第１のＤＦＦ１１１Ｃ、第２のＤＦＦ１１２ＣおよびＡＮＤ回路１１７を有する。
ＰＦＤは入力クロックＩＣＫとＶＣＯクロックＣＬＫを分周したものの位相を比較して、両者のエッジが一致していればアップ信号ＵＰとダウン信号ＤＯＷＮとして同じ幅のパルスを出力する。
このパルスはＰＦＤ内の第１のＤＦＦ１１１Ｃおよび第２のＤＦＦ１１２Ｃのリセット信号を生成する回路の遅延に由来するのでリセットパルスと呼ばれる。
入力クロックＩＣＫのエッジが分周出力のそれより早ければ、その時間差だけリセットパルスより太くなったパルスがアップ信号ＵＰに現われ、ダウン信号ＤＯＷＮのパルスはリセットパルスを出す。
逆に、分周出力のエッジが早ければダウン信号ＤＯＷＮのパルスが太くなりアップ信号ＵＰにはリセットパルスが出る。
アップ信号ＵＰがハイレベルの間、第１のチャージポンプ（ＣＰ＋）１３０ＣがＬＦ１５０Ｃを充電する。ダウン信号ＤＯＷＮがハイレベルの間、第２のチャージポンプ（ＣＰ−）１４０ＣがＬＦ１５０Ｃを放電することでＶＣＯ１６０Ｃには入力クロックＩＣＫと分周出力の位相差に比例したアナログ信号がフィードバックされる。
このループはホッジの位相検出器を用いたループと同様に第１のチャージポンプ（ＣＰ＋）１３０Ｃと第２のチャージポンプ（ＣＰ−）１４０Ｃの電流アンバランスで位相残差を生じる。また、分周期の遅延のため逓倍クロック出力と入力クロックの位相は必ずしもそろわない。
本第４の実施形態では、第２の位相検出器１２０Ｃとして、上述のループに加えて入力クロックＩＣＫと逓倍クロック出力の位相を比較するＰＤを追加する。
本第４の実施形態では、ＰＤとして第３のＤＦＦ１２１Ｃを用い、入力クロックＩＣＫの立ち上がりエッジにおける逓倍クロックＭＣＬＫの値がローレベルであれば逓倍クロックＭＣＬＫの位相は遅れており、ハイレベルであれば進んでいると判定する。
第３のチャージポンプ（ＣＰ）２１１Ｃは、この判定が進みであれば容量（Ｃφ）２１３を充電し遅れであれば放電する。
電流帰還部（Gm回路）は、容量（Ｃφ）２１３の電圧Ｖφを電流Δｉに変換して第２のチャージポンプ（ＣＰ−）１４０Ｃの電流高さをΔｉだけ増減する。
図１９は、本第４の実施形態に係る第２の位相比較器（ＰＤ）が容量Ｃφに適切な充電をし終えて逓倍クロックの位相を入力クロックに揃えた状態でのタイミングチャートを示す図である。
アップ信号ＵＰのパルスは入力クロックＩＣＫの立ち上がりから始まり、ダウン信号ＤＯＷＮはそれより遅れた分周器１９０の出力の立ち上がりから始まり、同時に終了するのでパルス幅はアップ信号ＵＰの方が長くなっている。
しかし、容量Ｃφに電荷が充電され電圧Ｖφが上昇しているので、第２のチャージポンプ（ＣＰ−）１４０Ｃの出力電流パルス高は第１のチャージポンプ（ＣＰ＋）１３０Ｃのそれより大きくなっていて正味の容量Ｃφへの充放電は０になる。
すなわち、ＶＣＯ１６０Ｃの周波数と位相を変更しない定常状態になっている。
第２の位相検出器（ＰＤ）１２０Ｃは入力クロックＩＣＫと逓倍クロックＭＣＬＫの立ち上がりエッジが重なっているため、出力は統計的にハイレベルとローレベルを半々に出している。このため電圧Ｖφにはほとんど変化が生じず、定常状態が継続する。
本第４の実施形態によれば、入力クロックＩＣＫと立ち上がりが揃った逓倍クロックＭＣＬＫを得ることができる。
また、図２０に示すような、ＬＶＤＳ受信回路４００のクロック７逓倍回路４０１に本第４の実施形態を用いればデータに対して正しくセトリングしたデータ識別クロックを生成することができる。
以上説明した本実施形態によれば、以下の効果を得ることができる。
すなわち、本実施形態のＣＤＲ構成によれば、入力クロックと位相差をもたず、位相振幅も小さい再生クロックを生成することができる。
また、ジッタ耐力に優れたＣＤＲを作ることができる。再生クロックの入力データ位相変化に対する応答帯域は位相振幅の抑制とは独立に広帯域に設定することが可能である。また大きな容量素子が不要なので集積回路の製造も容易である。
また、本実施形態によれば、入力データのレートの半分の周波数で発振するＶＣＯで低ジッタのＣＤＲを構成できる。
さらに、本実施形態によれば、入力クロックの立ち上がりと同時に立ち上がりを持つ逓倍クロックを生成することができる。
そして、これをＬＶＤＳ受信機に応用するとセットアップ・ホールドマージンが大きく安定なデータ識別が可能な高信頼度の受信機を作製することができる。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
１００，１００Ａ，１００Ｂ・・・ＣＤＲ回路、１００Ｃ・・・ＭＣＵ、１１０，１１０Ａ〜１１０Ｃ・・・第１の位相検出器、１２０，１２０Ａ〜１２０Ｃ・・・第２の位相検出器、１３０，１３０Ｃ・・・第１のチャージポンプ（ＣＰ＋）、１４０，１４０Ｃ・・・第２のチャージポンプ（ＣＰ−）、１５０，１５０Ｃ・・・ループフィルタ（ＬＦ）、１６０，１６０Ｃ・・・電圧制御発振器、１７０・・・デジタルフィルタ、１８０・・・プログラマブル遅延回路、１９０・・・分周器。

Claims (5)

  1. 入力データと抽出クロックの位相差を検出して位相差に応じたアナログ量を出力する第１の位相検出器と、
    上記第１の位相検出器の出力を積分平滑化するループフィルタと、
    上記第１の位相検出器の出力に応じて上記ループフィルタから電流を充電または放電するチャージポンプと、
    上記ループフィルタの出力信号に応じた周波数で発振する電圧制御発振器と、
    上記入力データと抽出クロックの位相差の極性を検出する第２の位相検出器と、
    上記第２の位相検出器の検出結果に応じて上記第１の位相検出器がもつ位相オフセットを相殺する補正位相情報を発生する補正位相情報発生部と、
    上記補正位相情報発生部による補正位相を、上記第１の位相検出器、上記チャージポンプ、上記ループフィルタ、上記電圧制御発振器により形成されるループに加算し、上記チャージポンプの充電電流と放電電流を相対的に変化させる補正位相加算部と、を有し、
    上記第１の位相検出器は、
    アイセンタークロックに同期して上記入力データをラッチする第１のラッチと、
    上記アイセンタークロックと逆相のアイエッジクロックに同期して上記第１のラッチのラッチデータをラッチする第２のラッチと、
    上記入力データと上記第１のラッチのラッチデータの論理不一致を検出し、検出結果に応じたアップ信号を出力する第１の検出回路と、
    上記第１のラッチのラッチデータと上記第２のラッチのラッチデータの論理不一致を検出し、検出結果に応じたダウン信号を出力する第２の検出回路と、を含み、
    上記チャージポンプは、
    上記第１の検出回路のアップ信号を受けて電流を充電する第１のチャージポンプと、
    上記第２の検出回路のダウン信号を受けて電流を放電する第２のチャージポンプと、を含み、
    上記第２の位相検出器は、
    上記アイセンタークロックに同期して入力データをラッチする第３のラッチと、
    上記アイエッジクロックに同期して上記第３のラッチのラッチデータをラッチする第４のラッチと、
    上記アイセンタークロックに同期して上記第４のラッチデータをラッチする第５のラッチと、
    上記アイセンタークロックに同期して上記第３のラッチデータをラッチする第６のラッチと、
    上記第３のラッチのラッチデータと上記第５のラッチのラッチデータの論理不一致を検出し、検出結果に応じたダウン信号を出力する第３の検出回路と、
    上記第５のラッチのラッチデータと上記第６のラッチのラッチデータの論理不一致を検出し、検出結果に応じたアップ信号を出力する第４の検出回路と、を含み、
    上記補正位相情報発生部は、
    容量と、
    上記第４の検出回路のアップ信号を受けて、上記容量に対する充電処理を行う第３のチャージポンプと、
    上記第３の検出回路のダウン信号を受けて、上記容量に対する放電処理を行う第４のチャージポンプと、を含み、
    上記補正位相加算部は、
    上記容量により生成される位相調整信号電圧に比例した所定電流だけ変化させるように上記第１のチャージポンプおよび上記第２のチャージポンプの少なくともいずれかに帰還する電流帰還部を含む
    クロックリカバリ回路。
  2. 入力データと抽出クロックの位相差を検出して位相差に応じたアナログ量を出力する第１の位相検出器と、
    上記第１の位相検出器の出力を積分平滑化するループフィルタと、
    上記第１の位相検出器の出力に応じて上記ループフィルタから電流を充電または放電するチャージポンプと、
    上記ループフィルタの出力信号に応じた周波数で発振する電圧制御発振器と、
    上記入力データと抽出クロックの位相差の極性を検出する第２の位相検出器と、
    上記第２の位相検出器の検出結果に応じて上記第１の位相検出器がもつ位相オフセットを相殺する補正位相情報を発生する補正位相情報発生部と、
    上記補正位相情報発生部による補正位相を、上記第１の位相検出器、上記チャージポンプ、上記ループフィルタ、上記電圧制御発振器により形成されるループに加算し、上記チャージポンプの充電電流と放電電流を相対的に変化させる補正位相加算部と、を有し、
    上記第１の位相検出器は、
    アイセンタークロックに同期して上記入力データをラッチする第１のラッチと、
    上記アイセンタークロックと逆相のアイエッジクロックに同期して上記第１のラッチのラッチデータをラッチする第２のラッチと、
    上記入力データと上記第１のラッチのラッチデータの論理不一致を検出し、検出結果に応じたアップ信号を出力する第１の検出回路と、
    上記第１のラッチのラッチデータと上記第２のラッチのラッチデータの論理不一致を検出し、検出結果に応じたダウン信号を出力する第２の検出回路と、を含み、
    上記チャージポンプは、
    上記第１の検出回路のアップ信号を受けて電流を充電する第１のチャージポンプと、
    上記第２の検出回路のダウン信号を受けて電流を放電する第２のチャージポンプと、を含み、
    上記第２の位相検出器は、
    上記アイエッジクロックに同期して上記入力データをラッチする第４のラッチと、
    上記アイセンタークロックに同期して上記第４のラッチデータをラッチする第５のラッチと、
    上記アイセンタークロックに同期して上記第１のラッチデータをラッチする第６のラッチと、
    上記第１のラッチのラッチデータと上記第５のラッチのラッチデータの論理不一致を検出し、検出結果に応じたダウン信号を出力する第３の検出回路と、
    上記第５のラッチのラッチデータと上記第６のラッチのラッチデータの論理不一致を検出し、検出結果に応じたアップ信号を出力する第４の検出回路と、を含み、
    上記補正位相情報発生部は、
    容量と、
    上記第４の検出回路のアップ信号を受けて、上記容量に対する充電処理を行う第３のチャージポンプと、
    上記第３の検出回路のダウン信号を受けて、上記容量に対する放電処理を行う第４のチャージポンプと、を含み、
    上記補正位相加算部は、
    上記容量により生成される位相調整信号電圧に比例した所定電流だけ変化させるように上記第１のチャージポンプおよび上記第２のチャージポンプの少なくともいずれかに帰還する電流帰還部を含む
    クロックリカバリ回路。
  3. 上記第３のチャージポンプおよび上記第４のチャージポンプは、マスク信号に応じて間歇動作する
    請求項１または２記載のクロックリカバリ回路。
  4. 入力データと抽出クロックの位相差を検出して位相差に応じたアナログ量を出力する第１の位相検出器と、
    上記第１の位相検出器の出力を積分平滑化するループフィルタと、
    上記第１の位相検出器の出力に応じて上記ループフィルタから電流を充電または放電するチャージポンプと、
    上記ループフィルタの出力信号に応じた周波数で発振する電圧制御発振器と、
    上記入力データと抽出クロックの位相差の極性を検出する第２の位相検出器と、
    上記第２の位相検出器の検出結果に応じて上記第１の位相検出器がもつ位相オフセットを相殺する補正位相情報を発生する補正位相情報発生部と、
    上記補正位相情報発生部による補正位相を、上記第１の位相検出器、上記チャージポンプ、上記ループフィルタ、上記電圧制御発振器により形成されるループに加算し、上記チャージポンプの充電電流と放電電流を相対的に変化させる補正位相加算部と、を有し、
    上記第１の位相検出器は、
    アイセンタークロックに同期して上記入力データをラッチする第１のラッチと、
    上記アイセンタークロックと逆相のアイエッジクロックに同期して上記第１のラッチのラッチデータをラッチする第２のラッチと、
    上記入力データと上記第１のラッチのラッチデータの論理不一致を検出し、検出結果に応じたアップ信号を出力する第１の検出回路と、
    上記第１のラッチのラッチデータと上記第２のラッチのラッチデータの論理不一致を検出し、検出結果に応じたダウン信号を出力する第２の検出回路と、を含み、
    上記チャージポンプは、
    上記第１の検出回路のアップ信号を受けて電流を充電する第１のチャージポンプと、
    上記第２の検出回路のダウン信号を受けて電流を放電する第２のチャージポンプと、を含み、
    上記電圧制御発振器は、
    位相のずれた多相クロックを発振し、
    上記第２の位相検出器は、多相変形回路として形成され、
    上記多相変形回路は、
    上記多相クロックの各第１のエッジで入力データのアイセンター、アイエッジ、次のデータのアイセンター、次のアイエッジ近傍をサンプリングし、４相クロックの所定のクロックで取り込まれた値はリタイミングデータとし、他のクロックで取り込まれた値は、前後のアイセンターで取り込まれた値と論理比較されてアップ信号およびダウン信号を生成し、
    上記補正位相情報発生部は、
    ループフィルタと、
    上記多相変形回路の上記アップ信号を受けて、上記ループフィルタに対する充電処理を行う第３のチャージポンプと、
    上記多相変形回路の上記ダウン信号を受けて、上記ループフィルタに対する放電処理を行う第４のチャージポンプと、を含み、
    上記補正位相加算部は、
    上記容量により生成される位相調整信号電圧に比例した所定電流だけ変化させるように上記第１のチャージポンプおよび上記第２のチャージポンプの少なくともいずれかに帰還する電流帰還部を含む
    クロックリカバリ回路。
  5. 入力クロックと逓倍クロックの分周信号の位相差を検出して位相差に応じたアナログ量を出力する第１の位相検出器と、
    上記第１の位相検出器の出力を積分平滑化するループフィルタと、
    上記第１の位相検出器の出力に応じて上記ループフィルタから電流を充電または放電するチャージポンプと、
    上記ループフィルタの出力信号に応じた周波数で発振する電圧制御発振器と、
    上記電圧制御発振器の出力逓倍クロックを分周し、上記第１の位相検出器に出力する分周器と、
    上記入力クロックと逓倍クロックの位相差の極性を検出する第２の位相検出器と、
    上記第２の位相検出器の検出結果に応じて上記第１の位相検出器および上記分周器で生じる位相オフセットを相殺する補正位相情報を発生する補正位相情報発生部と、
    上記補正位相情報発生部による補正位相を、上記第１の位相検出器、上記チャージポンプ、上記ループフィルタ、上記電圧制御発振器により形成されるループに加算し、上記チャージポンプの充電電流と放電電流を相対的に変化させる補正位相加算部と、を有し、
    上記第１の位相検出器は、
    上記入力クロックに同期してアップ信号を生成する第１のラッチと、
    上記分周器による分周クロックに同期してダウン信号を生成する第２のラッチと、
    上記アップ信号と上記ダウン信号が同レベルの場合に上記第１のラッチおよび上記第２のラッチをリセットし、
    上記チャージポンプは、
    上記アップ信号を受けて電流を充電する第１のチャージポンプと、
    上記ダウン信号を受けて電流を放電する第２のチャージポンプと、を含み、
    上記第２の位相検出器は、
    上記入力に同期して上記電圧制御発振器の逓倍クロックをラッチする第３のラッチを含み、
    上記補正位相情報発生部は、
    容量と、
    上記第３のラッチのラッチデータを受けて、上記容量に対する充電または放電処理を行う第３のチャージポンプと、を含み、
    上記補正位相加算部は、
    上記容量により生成される位相調整信号電圧に比例した所定電流だけ変化させるように上記第１のチャージポンプおよび上記第２のチャージポンプの少なくともいずれかに帰還する電流帰還部を含む
    逓倍クロック生成回路。
JP2009101939A 2009-04-20 2009-04-20 クロックデータリカバリ回路および逓倍クロック生成回路 Expired - Fee Related JP5365323B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009101939A JP5365323B2 (ja) 2009-04-20 2009-04-20 クロックデータリカバリ回路および逓倍クロック生成回路
US12/656,833 US8284887B2 (en) 2009-04-20 2010-02-17 Clock data recovery circuit and multiplied-frequency clock generation circuit
CN201010164469.0A CN101867368B (zh) 2009-04-20 2010-04-13 时钟数据恢复电路和倍频时钟生成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009101939A JP5365323B2 (ja) 2009-04-20 2009-04-20 クロックデータリカバリ回路および逓倍クロック生成回路

Publications (2)

Publication Number Publication Date
JP2010252244A JP2010252244A (ja) 2010-11-04
JP5365323B2 true JP5365323B2 (ja) 2013-12-11

Family

ID=42958951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009101939A Expired - Fee Related JP5365323B2 (ja) 2009-04-20 2009-04-20 クロックデータリカバリ回路および逓倍クロック生成回路

Country Status (3)

Country Link
US (1) US8284887B2 (ja)
JP (1) JP5365323B2 (ja)
CN (1) CN101867368B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012080337A (ja) * 2010-10-01 2012-04-19 Sony Corp 位相比較器およびクロックデータリカバリ回路
TWI436219B (zh) * 2011-04-19 2014-05-01 Raydium Semiconductor Corp 串列資料流的取樣時脈選擇模組
US8990592B2 (en) * 2012-01-25 2015-03-24 Smsc Holdings S.A.R.L. Overcoming limited common-mode range for USB systems
US20130216003A1 (en) * 2012-02-16 2013-08-22 Qualcomm Incorporated RESETTABLE VOLTAGE CONTROLLED OSCILLATORS (VCOs) FOR CLOCK AND DATA RECOVERY (CDR) CIRCUITS, AND RELATED SYSTEMS AND METHODS
US8896357B2 (en) * 2012-05-04 2014-11-25 Finisar Corporation Integrated processor and CDR circuit
CN102859927B (zh) * 2012-05-10 2015-03-11 华为技术有限公司 数据时钟恢复模块和数据时钟恢复方法
CN103516471B (zh) * 2012-06-26 2017-11-03 中兴通讯股份有限公司 无误码数据接收方法及装置
US9036755B2 (en) * 2012-09-28 2015-05-19 Liming Xiu Circuits and methods for time-average frequency based clock data recovery
JP6024489B2 (ja) * 2013-01-31 2016-11-16 富士通株式会社 クロック再生回路及びクロックデータ再生回路
US9112655B1 (en) 2013-07-30 2015-08-18 Altera Corporation Clock data recovery circuitry with programmable clock phase selection
US9225348B2 (en) * 2014-01-10 2015-12-29 International Business Machines Corporation Prediction based digital control for fractional-N PLLs
US9258110B2 (en) * 2014-04-30 2016-02-09 Infineon Technologies Ag Phase detector
JP6427967B2 (ja) * 2014-06-06 2018-11-28 富士通株式会社 データ受信機、入出力装置、ジッタ測定装置およびジッタ測定方法
JP6479449B2 (ja) * 2014-12-12 2019-03-06 ラピスセミコンダクタ株式会社 クロックデータリカバリ回路、位相同期回路及び半導体装置
CN104616697A (zh) * 2014-12-17 2015-05-13 曙光信息产业(北京)有限公司 Qdr-sram的时钟相位调整方法和装置
WO2016196848A1 (en) * 2015-06-03 2016-12-08 Marvell World Trade Ltd. Delay locked loop
CN106549666A (zh) * 2015-09-21 2017-03-29 晨星半导体股份有限公司 相位侦测器、时钟与数据恢复电路、以及相关的控制方法
CN105471787B (zh) * 2015-11-23 2018-11-06 硅谷数模半导体（北京）有限公司 信号采样处理方法和系统
CN108292923B (zh) * 2015-11-30 2022-06-17 索尼半导体解决方案公司 相位检测器、相位同步电路以及控制相位同步电路的方法
WO2017119183A1 (ja) * 2016-01-08 2017-07-13 ソニー株式会社 同期回路および同期回路の制御方法
US9634678B1 (en) * 2016-02-25 2017-04-25 Silicon Laboratories Inc. Feedback control system with rising and falling edge detection and correction
CN105897226B (zh) * 2016-04-05 2018-07-06 科络克电子科技（上海）有限公司 快速高效的信号噪声滤波处理系统及方法
CN106941352B (zh) * 2017-03-08 2021-03-09 上海顺久电子科技有限公司 一种振荡器输出频率信号的校准方法及其电路
FR3068193A1 (fr) * 2017-06-23 2018-12-28 Stmicroelectronics (Grenoble 2) Sas Dispositif de synchronisation d'horloge
US10277230B2 (en) 2017-09-25 2019-04-30 Apple Inc. Jitter reduction in clock and data recovery circuits
JP2019165316A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 クロック・データ再生装置及び位相検出方法
US11095295B2 (en) 2018-06-26 2021-08-17 Silicon Laboratories Inc. Spur cancellation for spur measurement
US10965442B2 (en) * 2018-10-02 2021-03-30 Qualcomm Incorporated Low-power, low-latency time-to-digital-converter-based serial link
TWI681635B (zh) * 2018-11-21 2020-01-01 國立交通大學 無參考訊號源時脈資料回復系統及其頻率偵測器
TWI684768B (zh) * 2019-01-25 2020-02-11 睿寬智能科技有限公司 相位檢測方法及其相位檢測電路
TWI681634B (zh) * 2019-02-19 2020-01-01 瑞昱半導體股份有限公司 時脈資料回復電路
CN110299915B (zh) * 2019-05-05 2022-10-14 星宸科技股份有限公司 时钟恢复电路
TWI699989B (zh) * 2019-07-22 2020-07-21 創意電子股份有限公司 時脈資料回復裝置與方法
US10840897B1 (en) 2019-10-31 2020-11-17 Silicon Laboratories Inc. Noise canceling technique for a sine to square wave converter
US11038521B1 (en) 2020-02-28 2021-06-15 Silicon Laboratories Inc. Spur and quantization noise cancellation for PLLS with non-linear phase detection
CN113364452B (zh) * 2020-03-05 2024-07-12 瑞昱半导体股份有限公司 时钟数据恢复装置与时钟数据恢复方法
US11316522B2 (en) 2020-06-15 2022-04-26 Silicon Laboratories Inc. Correction for period error in a reference clock signal
CN114220380B (zh) * 2022-02-22 2022-06-10 深圳通锐微电子技术有限公司 校准数字电路、源级驱动器和显示面板
JP7520271B2 (ja) 2022-06-03 2024-07-22 三菱電機株式会社 位相比較器及びｐｌｌ回路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58107727A (ja) * 1981-12-21 1983-06-27 Fujitsu Ltd 位相同期回路
JPH0221724A (ja) * 1988-07-09 1990-01-24 Hitachi Ltd 位相同期回路
JP2881909B2 (ja) 1990-02-16 1999-04-12 ヤマハ株式会社 木質化粧板およびその製法
JP3239543B2 (ja) 1993-07-16 2001-12-17 ソニー株式会社 位相比較回路
WO1995034127A1 (en) * 1994-06-03 1995-12-14 Sierra Semiconductor Corporation A three-state phase-detector/charge pump circuit with no dead-band region
US5512860A (en) * 1994-12-02 1996-04-30 Pmc-Sierra, Inc. Clock recovery phase locked loop control using clock difference detection and forced low frequency startup
EP0758171A3 (en) * 1995-08-09 1997-11-26 Symbios Logic Inc. Data sampling and recovery
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
JPH11317663A (ja) * 1998-05-07 1999-11-16 Sony Corp Ｐｌｌ回路
JP3375584B2 (ja) * 2000-01-07 2003-02-10 松下電器産業株式会社 周波数比較器とそれを備えた位相同期回路
JP3522673B2 (ja) * 2000-09-07 2004-04-26 日本電信電話株式会社 クロック再生回路
JP3617456B2 (ja) * 2000-10-19 2005-02-02 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
JP3532861B2 (ja) * 2001-02-06 2004-05-31 松下電器産業株式会社 Ｐｌｌ回路
JP2003018139A (ja) * 2001-07-03 2003-01-17 Nippon Telegr & Teleph Corp <Ntt> クロック再生回路
JP4093826B2 (ja) * 2002-08-27 2008-06-04 富士通株式会社 クロック発生装置
JP2004222115A (ja) * 2003-01-17 2004-08-05 Kawasaki Microelectronics Kk クロック・データ・リカバリ回路
JP4335586B2 (ja) * 2003-06-11 2009-09-30 Ｎｅｃエレクトロニクス株式会社 クロックアンドデータリカバリ回路
EP1661289B1 (en) * 2003-08-29 2007-03-07 Koninklijke Philips Electronics N.V. Phase detector
US7089444B1 (en) * 2003-09-24 2006-08-08 Altera Corporation Clock and data recovery circuits
US7587012B2 (en) * 2004-07-08 2009-09-08 Rambus, Inc. Dual loop clock recovery circuit
JP4533715B2 (ja) * 2004-10-07 2010-09-01 川崎マイクロエレクトロニクス株式会社 位相比較器
WO2006137030A1 (en) * 2005-06-21 2006-12-28 Nxp B.V. Phase-locked loop systems using static phase offset calibration
US8085893B2 (en) * 2005-09-13 2011-12-27 Rambus, Inc. Low jitter clock recovery circuit
JP2007266935A (ja) * 2006-03-28 2007-10-11 Nec Corp Ｐｌｌ回路
US7592847B2 (en) * 2007-03-22 2009-09-22 Mediatek Inc. Phase frequency detector and phase-locked loop

Also Published As

Publication number Publication date
CN101867368A (zh) 2010-10-20
US8284887B2 (en) 2012-10-09
JP2010252244A (ja) 2010-11-04
CN101867368B (zh) 2012-12-05
US20100264963A1 (en) 2010-10-21

Similar Documents

Publication Publication Date Title
JP5365323B2 (ja) クロックデータリカバリ回路および逓倍クロック生成回路
KR0185474B1 (ko) 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들
EP2972598B1 (en) Mixed signal tdc with embedded t2v adc
US7668277B2 (en) Apparatus and method for clock data recovery with low lock frequency
US7103855B2 (en) Clock control circuit and method
JP4322193B2 (ja) 遅延同期ループ回路
JP2886407B2 (ja) デジタル回路位相復元装置
US7598775B2 (en) Phase and frequency detector with zero static phase error
US8390347B1 (en) Single period phase to digital converter
JP2001007698A (ja) データｐｌｌ回路
US7184512B2 (en) Phase locked loop circuit and optical communications receiving apparatus
Yang Delay-locked loops-an overview
US6496046B2 (en) Method for increasing the control bandwidth of a frequency control circuit
JP2002198808A (ja) Ｐｌｌ回路および光通信受信装置
US7127017B1 (en) Clock recovery circuit with second order digital filter
US6853223B2 (en) Phase comparator and clock recovery circuit
US8362817B2 (en) Phase comparator and clock data recovery circuit
US6320921B1 (en) Fast acquisition clock recovery using a directional frequency-phase detector
CN114244350A (zh) 加速充电帮浦及锁相回路以及其操作方法
JP3617456B2 (ja) Ｐｌｌ回路および光通信受信装置
US7368954B2 (en) Phase comparison circuit and CDR circuit
EP1573920B1 (en) Low lock time delay locked loops using time cycle suppressor
US7382163B2 (en) Phase frequency detector used in digital PLL system
EP0917292A2 (en) Dual-loop phase-locked loop
JPH0730415A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

LAPS Cancellation because of no payment of annual fees