CN105471787B - 信号采样处理方法和系统 - Google Patents

信号采样处理方法和系统 Download PDF

Info

Publication number
CN105471787B
CN105471787B CN201510823044.9A CN201510823044A CN105471787B CN 105471787 B CN105471787 B CN 105471787B CN 201510823044 A CN201510823044 A CN 201510823044A CN 105471787 B CN105471787 B CN 105471787B
Authority
CN
China
Prior art keywords
signal
data
continuous
cdr
xor gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510823044.9A
Other languages
English (en)
Other versions
CN105471787A (zh
Inventor
李奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analogix Semiconductor Beijing Inc
Analogix International LLC
Original Assignee
Analogix Semiconductor Beijing Inc
Analogix International LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analogix Semiconductor Beijing Inc, Analogix International LLC filed Critical Analogix Semiconductor Beijing Inc
Priority to CN201510823044.9A priority Critical patent/CN105471787B/zh
Publication of CN105471787A publication Critical patent/CN105471787A/zh
Application granted granted Critical
Publication of CN105471787B publication Critical patent/CN105471787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0038—Correction of carrier offset using an equaliser
    • H04L2027/0042—Correction of carrier offset using an equaliser the equaliser providing the offset correction per se

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种信号采样处理方法和系统。其中，该方法包括：接收通过连续时间线性均衡CTLE处理后的差分信号；将处理后的差分信号分别加减一个直流电平，得到第一路信号和第二路信号；以及分别对第一路信号和第二路信号进行采样。本发明解决了现有的边沿采样方式导致眼图的采样位置较差的技术问题，优化了对眼图采样的位置，提高了系统的性能。

Description

信号采样处理方法和系统
技术领域
本发明涉及信号处理领域，具体而言，涉及一种信号采样处理方法和系统。
背景技术
在高速接收机中常使用判决反馈型均衡(Decision Feedback Equalizer，简称为DFE) 以降低符号间干扰(Inter Symbol Interference，简称为ISI)的效应，扩大眼图。DFE的原理是通过前一位得到的数据值来决定反馈信号的符号，反馈信号加入输入信号抵消信道等因素带来的衰减，扩大了实际信号的张开幅度，提高了抖动容许度(JitterTolerance)，降低了后续时钟恢复电路的采样的难度。DFE通常分为直接反馈DFE和超前反馈DFE两种，也有只作用于边沿的边沿型DFE。图1是根据相关技术的典型 DFE应用的框图，如图1所示，高速差分信号陆续通过连续时间线性均衡(Continuous Time LinearEqualizer，简称为CTLE)进入DFE和时钟数据恢复(CDR)，完成数据接收。
图2是根据相关技术的超前反馈DFE的框图，如图2所示，由CTLE输出的信号进入DFE后先分别加减一个直流电平h1。h1即是第一级DFE的反馈系数。超前反馈 (Look Ahead)的实现由前位数据在数据选择器(MUX)后选择完成，所以其第一级反馈是静态的，CK和CKb为来自CDR的时钟。在CDR完成相位对准后，CK的上升沿应当对准信号眼图的中心位置，如果CK的位置偏离中心将导致抖动容许度的下降。
图3是根据相关技术的DFE工作的时序图，如图3所示，B0至B7表示一个字节中每一位的数据，在x1/x2和x1’/x2’结点处，信号由h1和-h1两路的模拟信号被转换成逻辑信号，并在下个周期在Y/Y’处选出正确的信号。例如，由图2可见，x1/x1’来自h1支路信号，x2/x2’来自-h1支路信号。当Y为逻辑1时，它对应的选出来自-h1 支路信号的x2’，并在CK的上升沿到来时由D触发器FF打出正确的值至Y’。
现有DFE的操作都发生在用来对准眼图中心的时钟CK的上升沿，但是CDR的相位对准需要同时对眼图的中心和边沿采样，半速率情况下用来对边沿采样的时钟相位和对中心采样的时钟相位差90度。一般情况下，用来对边沿采样的动作发生在CTLE 的输出部分，这时的采样会使得眼图的质量较差，因此，CDR会把边沿的采样信息进行滤波，其结果同时决定了对中心采样的位置，即边沿位置决定中心位置，进而影响到对数据的最佳采样点和抖动容许度。具体地，在现有技术中，边沿采样发生在DFE 之前，数据的延时和采样阈值的变化并不能保证中心采样的最佳位置，图4是10G信号在CTLE输出的眼图，如图4所示，由于衰减，眼图中心位置张开很小。
针对现有的边沿采样方式导致眼图的采样位置较差的的问题，目前尚未提出有效的解决方案。
发明内容
本发明的主要目的在于提供一种信号采样处理方法和系统，以解决现有的边沿采样方式导致眼图的采样位置较差的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种信号采样处理方法。该方法包括：接收通过连续时间线性均衡CTLE处理后的差分信号；将处理后的差分信号分别加减一个直流电平，得到第一路信号和第二路信号；以及分别对第一路信号和第二路信号进行采样。
进一步地，在对第一路信号进行采样之后，该方法还包括：探测第一路信号的连续三位数据的取值，其中，第一路信号的连续三位数据的取值包括100、101、110和 111；在探测到第一路信号的连续三位数据为101时，不传递101的边沿信息至时钟数据恢复电路CDR；以及在探测到第一路信号的连续三位数据为110时，传递110的边沿信息至CDR，在对第二路信号进行采样之后，方法还包括：探测第二路信号的连续三位数据的取值，其中，第二路信号的连续三位数据的取值包括000、001、010和011；在探测到第二路信号的连续三位数据为010时，不传递010的边沿信息至CDR；以及在探测到第二路信号的连续三位数据为110时，传递001的边沿信息至CDR。
进一步地，通过边沿选择滤波器探测第一路信号的连续三位数据的取值或第二路信号的连续三位数据的取值，其中，在边沿选择滤波器探测到第一路信号的连续三位数据为101时，不传递101的边沿信息至CDR，在探测到第二路信号的连续三位数据为010时，不传递010的边沿信息至CDR。
进一步地，在边沿选择滤波器探测到101或010时，通过封锁CDR的相位探测器 PD的up信号和down信号以不传递边沿信息。
进一步地，该方法还包括：在接收机需要处理101和/或010信号时，关闭边沿选择滤波器。
为了实现上述目的，根据本发明的另一方面，提供了一种信号采样处理系统。该系统包括：连续时间线性均衡CTLE，用于对差分信号进行处理，输出处理后的差分信号；判决反馈型均衡DFE，与CTLE连接，用于将处理后的差分信号分别加减一个直流电平，得到第一路信号和第二路信号，并分别对第一路信号和第二路信号进行采样。
进一步地，系统还包括时钟数据恢复电路CDR，CDR连接至DFE，DFE还用于探测第一路信号的连续三位数据的取值，其中，第一路信号的连续三位数据的取值包括100、101、110和111，在探测到第一路信号的连续三位数据为101时，不传递101 的边沿信息至CDR，在探测到第一路信号的连续三位数据为110时，传递110的边沿信息至CDR，DFE还用于探测第二路信号的连续三位数据的取值，其中，第二路信号的连续三位数据的取值包括000、001、010和011，在探测到第二路信号的连续三位数据为010时，不传递010的边沿信息至CDR，在探测到第二路信号的连续三位数据为110时，传递001的边沿信息至CDR。
进一步地，DFE包括边沿选择滤波器，边沿选择滤波器用于探测第一路信号的连续三位数据的取值和第二路信号的连续三位数据的取值，其中，在探测到第一路信号的连续三位数据为101时，不传递101的边沿信息至CDR，在探测到第二路信号的连续三位数据为010时，不传递010的边沿信息至CDR。
进一步地，边沿选择滤波器包括：第一异或门，第一异或门的输出端连接至第一与门的第一输入端；第二异或门，第二异或门的第一输入端连接至第一异或门的第二输入端，第二异或门的输出端连接至第二与门的第一输入端；第三异或门，第三异或门的第一输入端连接至第二异或门的第二输入端，第三异或门的输出端连接至第三与门的第一输入端；第四异或门，第四异或门的第一端连接至第一异或门的第一输入端，第四异或门的输出端连接至第四与门的第一输入端；第一异或非门，第一异或非门的第一输入端连接至第一异或门的第二输入端，第一异或非门的第二输入端连接至第四异或门的第二输入端，第一异或非门的输出端分别连接至第二与门的第二输入端和第三与门的第二输入端；以及第二异或非门，第二异或非门的第二输入端连接至第一异或非门的第二输入端，第二异或非门的输出端分别连接至第一与门的第二输入端和第四与门的第二输入端。
进一步地，CDR包括相位探测器PD，在边沿选择滤波器探测到101或010时，通过封锁PD的up信号和down信号以不传递边沿信息。
本发明通过接收通过连续时间线性均衡CTLE处理后的差分信号；将处理后的差分信号分别加减一个直流电平，得到第一路信号和第二路信号；以及分别对第一路信号和第二路信号进行采样，通过对CTLE输出的差分信号加减一个直流电平后在进行采样，本发明优化了对眼图采样的位置，提高了系统的性能，解决了现有的边沿采样方式导致眼图的采样位置较差的问题，进而达到了优化眼图的采样位置的效果。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的典型DFE应用的框图；
图2是根据相关技术的超前反馈DFE的框图；
图3是根据相关技术的DFE工作的时序图；
图4是根据相关技术的10G信号在CTLE输出的眼图；
图5是根据本发明实施例的信号采样处理方法的流程图；
图6a是根据本发明实施例的-h1支路信号的眼图；
图6b是根据本发明实施例的+h1支路信号的眼图；
图7是根据本发明第一实施例的采样位置和水平裕度的示意图；
图8是根据本发明第二实施例的采样位置和水平裕度的示意图；
图9是根据本发明实施例的采样位置改变后的DFE的框图；
图10是根据本发明实施例的数据和时钟上升沿相位关系的示意图；
图11是根据本发明实施例的边沿选择滤波器的示意图；以及
图12是根据本发明实施例的信号采样处理系统的示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本发明实施例，提供了一种信号采样处理方法，图5是根据本发明实施例的信号采样处理方法的流程图。如图5所示，该方法包括如下的步骤S102至步骤S106：
步骤S102：接收通过连续时间线性均衡CTLE处理后的差分信号。
步骤S104：将处理后的差分信号分别加减一个直流电平，得到第一路信号和第二路信号。
例如，将处理后的差分信号分别加减直流电平h1，得到-h1支路信号(即第一路信号)和+h1支路信号(即第二路信号)。
步骤S106：分别对第一路信号和第二路信号进行采样。
本发明实施例在通过上述步骤S104将连续时间线性均衡CTLE处理后的差分信号加减一个直流电平得到两路信号后，分别对这两路信号进行边沿采样和中心采样。
具体地，如图2所示，对于-h1支路信号(即第一路信号)，由于只在Y/Y’为逻辑1的时候选出，即只有在Y/Y’为逻辑1时-h1支路信号有意义，在其余时间它的信号幅度或质量不需要关注，同样地，对于+h1支路信号(即第二路信号)，只有在Y/Y’为逻辑0时其信号有意义。因此，本发明实施例通过把连续时间线性均衡CTLE处理后的差分信号分离，并分别对分离后的两路信号进行采样，从而可以屏蔽掉两条支路上无意义的信号部分，可以得到图6a和图6b所示的信号分离后的眼图，其中，图6a 是根据本发明实施例的-h1支路信号的眼图，图6b是根据本发明实施例的+h1支路信号的眼图。当CK分别对两路信号采样时，显然纵向的裕度增大了，系统的性能得到提升。
本发明实施例通过接收通过连续时间线性均衡CTLE处理后的差分信号；将处理后的差分信号分别加减一个直流电平，得到第一路信号和第二路信号；以及分别对第一路信号和第二路信号进行采样，通过对CTLE输出的差分信号加减一个直流电平后在进行采样，本发明优化了对眼图采样的位置，提高了系统的性能，解决了现有的边沿采样方式导致眼图的采样位置较差的问题，进而达到了优化眼图的采样位置的效果。
优选地，在对第一路信号进行采样之后，该方法还包括：探测第一路信号的连续三位数据的取值，其中，第一路信号的连续三位数据的取值包括100、101、110和111；在探测到第一路信号的连续三位数据为101时，不传递101的边沿信息至时钟数据恢复电路CDR；以及在探测到第一路信号的连续三位数据为110时，传递110的边沿信息至CDR，在对第二路信号进行采样之后，该方法还包括：探测第二路信号的连续三位数据的取值，其中，第二路信号的连续三位数据的取值包括000、001、010和011；在探测到第二路信号的连续三位数据为010时，不传递010的边沿信息至CDR；以及在探测到第二路信号的连续三位数据为110时，传递001的边沿信息至CDR。
从图6a和图6b可以看出，虽然通过对分离后的两路信号分别采样能够一定程度上改善眼图质量，但其在水平方向上改善有限。以-h1支路信号为例，如图7所示，当 -h1的加入改变了输入模拟信号翻转阈值后，A点为水平方向最佳采样点，其在水平和纵向都有很大裕度，等效于信号眼图得到了扩张，但边沿采样位置限定了中心采样位置使得水平采样的裕度较小。以下以图7为例对本发明实施例进行说明：
时间轴包含了10G信号2个UI(unit interleave)长度，并包含3位数据(即连续三位数据)共200ps，前50ps为之前位数据的眼图，中间100ps为当前数据位的眼图，后50ps为后续位数据的眼图。由于-h1支路信号由逻辑1选出，所以之前位数据必为逻辑1，从眼图中可以看出模拟信号叠加连续3位数据的取值包含100、101、110和 111(即第一路信号的连续三位数据的取值包括100、101、110和111)，图7中边沿采样位置为110和101交汇处。由于100和111后两位数据不翻转，因此不产生边沿信息。当采样判决到连续三位数据为101时不把边沿信息传递给CDR，当采样判决到连续三位数据为110时把110的翻转信息(即边沿信息)传递出去。
同样地，对于+h1支路信号，由于+h1支路信号由逻辑0选出，所以之前位数据必为逻辑0，所以其连续三位数据的取值包括000、001、010和011，当采样判决到连续三位数据为001时，由于000和011后两位数据不翻转，因此不产生边沿信息。当采样判决到连续三位数据为010时不把边沿信息传递给CDR，当采样判决到连续三位数据为001时把001的边沿信息传递出去。
本发明实施例通过上述方式使得CDR只响应110和001的边沿信息，从而滤除了数据信号中101/010数据对DFE信号判决的影响，使得时钟对信号采样时的水平和纵向电压裕度大大增加，提高了抖动容许度。具体地，如图8所示，由于CDR只响应 110和001的边沿信息，从而改变了边沿采样位置，进一步改变了中心采样位置，使得中心采样位置位于最佳采样点A处 。
可选地，通过边沿选择滤波器探测第一路信号的连续三位数据的取值或第二路信号的连续三位数据的取值，其中，在边沿选择滤波器探测到第一路信号的连续三位数据为101时，不传递101的边沿信息至CDR，在探测到第二路信号的连续三位数据为 010时，不传递010的边沿信息至CDR。
可选地，在边沿选择滤波器探测到101或010时，通过封锁CDR的相位探测器 PD的up信号和down信号以不传递边沿信息。
以下以一个实例对本发明实施例进行说明：
图9是根据本发明实施例的采样位置改变后的DFE的框图。如图9所示，E、Y、 E’和Y’分别为输出的边沿信号和数据信号，Cki/Ckib时钟用于对中心采样输出数据信号，CKq/CKqb时钟用于对边沿采样输出边沿信号，其相位关系如图10所示。边沿选择滤波器位置在DFE的数据输出之后，CDR使用典型的领先/滞后(early/later)型相位探测器(PD)。
边沿选择滤波器侦测到连续3位数据为010或101后分别封锁PD的输出信号(即up/down信号)，使CDR不对边沿信息动作，其中，up信号使电压上升，down信号使电压下降。具体地，如图11所示，D0、D90、D180和D270分别为图10中四个相位时钟在E/Y/E’/Y’输出并对齐的数据，D90和D270为数据信号，D0和D180为边沿信号。D270_pre、D90_pre分别为D270、D90延时一拍对齐的信号，亦是在时间轴上的上一时钟周期信号得到的数据信号。D270_pre和D90将决定D180参与判决的 up/down信号是否输出，而D90_pre和D270_pre将决定D0参与判决的up/down信号是否输出。D270_pre和D90通过一个异或非门(xnor)后和D180参与判决的信号做逻辑与得到UP1/DN2，D90_pre/D270_pre通过一个异或非门(xnor)后和D0参与判决的信号做逻辑与得到DN1/UP2。由此可见，只有110/001的数据能正常产生up/down 信号，即只有110/001的数据能传递至CDR。
需要说明的是，由于本发明实施例放弃了对101/010数据的判决，系统不能接受D10.2(010101)信号，在接收机需要处理D10.2信号时应关闭边沿选择滤波器，即在接收机需要处理101和/或010信号时，关闭边沿选择滤波器。
需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
根据本发明实施例的另一方面，提供了一种信号采样处理系统，该信号采样处理系统可以用于执行本发明实施例的信号采样处理方法，本发明实施例的信号采样处理方法也可以通过本发明实施例的信号采样处理系统来执行。
图12是根据本发明实施例的信号采样处理系统的示意图，如图12所示，该系统包括：连续时间线性均衡10和判决反馈型均衡20。
连续时间线性均衡CTLE，用于对差分信号进行处理，输出处理后的差分信号。
判决反馈型均衡DFE，与CTLE连接，用于将处理后的差分信号分别加减一个直流电平，得到第一路信号和第二路信号，并分别对第一路信号和第二路信号进行采样。
例如，将连续时间线性均衡CTLE处理后的差分信号分别加减直流电平h1，得到 -h1支路信号(即第一路信号)和+h1支路信号(即第二路信号)，并分别对-h1支路信号和+h1支路信号采样。本发明实施例通过把连续时间线性均衡CTLE处理后的差分信号分离，并对分离后的两路信号分别进行采样，从而可以屏蔽掉两条支路上无意义的信号，改善眼图质量，提升系统的性能。
本发明实施例通过连续时间线性均衡10对分信号进行处理，输出处理后的差分信号；判决反馈型均衡20将处理后的差分信号分别加减一个直流电平，得到第一路信号和第二路信号，并分别对第一路信号和第二路信号进行采样，通过对CTLE输出的差分信号加减一个直流电平后在进行采样，本发明优化了对眼图采样的位置，提高了系统的性能，解决了现有的边沿采样方式导致眼图的采样位置较差的问题，进而达到了优化眼图的采样位置的效果。
优选地，系统还包括时钟数据恢复电路CDR，CDR连接至DFE，DFE还用于探测第一路信号的连续三位数据的取值，其中，第一路信号的连续三位数据的取值包括 100、101、110和111，在探测到第一路信号的连续三位数据为101时，不传递101的边沿信息至CDR，在探测到第一路信号的连续三位数据为110时，传递110的边沿信息至CDR，DFE还用于探测第二路信号的连续三位数据的取值，其中，第二路信号的连续三位数据的取值包括000、001、010和011，在探测到第二路信号的连续三位数据为010时，不传递010的边沿信息至CDR，在探测到第二路信号的连续三位数据为 110时，传递001的边沿信息至CDR。
如图7所示，时间轴包含了10G信号2个UI(unit interleave)长度，并包含3位数据(即连续三位数据)共200ps，前50ps为之前位数据的眼图，中间100ps为当前数据位的眼图，后50ps为后续位数据的眼图。由于-h1支路信号由逻辑1选出，所以之前位数据必为逻辑1，从眼图中可以看出模拟信号叠加连续3位数据的取值包含100、 101、110和111(即第一路信号的连续三位数据的取值包括100、101、110和111)，图7中边沿采样位置为110和101交汇处。由于100和111后两位数据不翻转，因此不产生边沿信息。当采样判决到连续三位数据为101时不把边沿信息传递给CDR，当采样判决到连续三位数据为110时把110的翻转信息(即边沿信息)传递出去。
同样地，对于+h1支路信号，由于+h1支路信号由逻辑0选出，所以之前位数据必为逻辑0，其连续三位数据的取值包括000、001、010和011，当采样判决到连续三位数据为001时，由于000和011后两位数据不翻转，因此不产生边沿信息。当采样判决到连续三位数据为010时不把边沿信息传递给CDR，当采样判决到连续三位数据为001时把001的边沿信息传递出去。
本发明实施例通过上述方式使得CDR只响应110和001的边沿信息，从而滤除了数据信号中101/010数据对DFE信号判决的影响，使得时钟对信号采样时的水平和纵向电压裕度大大增加，提高了抖动容许度。具体地，如图8所示，由于CDR只响应 110和001的边沿信息，从而改变了边沿采样位置，进一步改变了中心采样位置，使得中心采样位置位于最佳采样点A出。
可选地，DFE包括边沿选择滤波器，边沿选择滤波器用于探测第一路信号的连续三位数据的取值和第二路信号的连续三位数据的取值，其中，在探测到第一路信号的连续三位数据为101时，不传递101的边沿信息至CDR，在探测到第二路信号的连续三位数据为010时，不传递010的边沿信息至CDR。
可选地，边沿选择滤波器包括：第一异或门301、第二异或门302、第三异或门 303、第四异或门304、第一异或非门305、第二异或非门306、第一与门307、第二与门308、第三与门309和第四与门310。
具体地，如图11所示，第一异或门301的输出端连接至第一与门307的第一输入端；第二异或门302的第一输入端连接至第一异或门301的第二输入端，第二异或门 302的输出端连接至第二与门308的第一输入端；第三异或门303的第一输入端连接至第二异或门302的第二输入端，第三异或门303的输出端连接至第三与门309的第一输入端；第四异或门304的第一端连接至第一异或门301的第一输入端，第四异或门的304输出端连接至第四与门310的第一输入端；第一异或非门305的第一输入端连接至第一异或门301的第二输入端，第一异或非门305的第二输入端连接至第四异或门304的第二输入端，第一异或非门305的输出端分别连接至第二与门308的第二输入端和第三与门309的第二输入端；第二异或非门306的第二输入端连接至第一异或非门305的第二输入端，第二异或非门306的输出端分别连接至第一与门307的第二输入端和第四与门310的第二输入端。
可选地，CDR包括相位探测器PD，在边沿选择滤波器探测到101或010时，通过封锁PD的up信号和down信号以不传递边沿信息。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种信号采样处理方法，其特征在于，包括：
接收通过连续时间线性均衡CTLE处理后的差分信号；
将处理后的差分信号分别加减一个直流电平，得到第一路信号和第二路信号；以及
分别对所述第一路信号和所述第二路信号进行采样；
在对所述第一路信号进行采样之后，所述方法还包括：探测所述第一路信号的连续三位数据的取值，其中，所述第一路信号的连续三位数据的取值包括100、101、110和111；在探测到所述第一路信号的连续三位数据为101时，不传递所述101的边沿信息至时钟数据恢复电路CDR；以及在探测到所述第一路信号的连续三位数据为110时，传递所述110的边沿信息至所述CDR，
在对所述第二路信号进行采样之后，所述方法还包括：探测所述第二路信号的连续三位数据的取值，其中，所述第二路信号的连续三位数据的取值包括000、001、010和011；在探测到所述第二路信号的连续三位数据为010时，不传递所述010的边沿信息至所述CDR；以及在探测到所述第二路信号的连续三位数据为110时，传递所述001的边沿信息至所述CDR。
2.根据权利要求1所述的方法，其特征在于，通过边沿选择滤波器探测所述第一路信号的连续三位数据的取值或所述第二路信号的连续三位数据的取值，其中，在所述边沿选择滤波器探测到所述第一路信号的连续三位数据为101时，不传递所述101的边沿信息至所述CDR，在探测到所述第二路信号的连续三位数据为010时，不传递所述010的边沿信息至所述CDR。
3.根据权利要求2所述的方法，其特征在于，在所述边沿选择滤波器探测到所述101或所述010时，通过封锁所述CDR的相位探测器PD的up信号和down信号以不传递所述边沿信息。
4.根据权利要求2或3所述的方法，其特征在于，所述方法还包括：在接收机需要处理所述101和/或所述010信号时，关闭所述边沿选择滤波器。
5.一种信号采样处理系统，其特征在于，包括：
连续时间线性均衡CTLE，用于对差分信号进行处理，输出处理后的差分信号；
判决反馈型均衡DFE，与所述CTLE连接，用于将所述处理后的差分信号分别加减一个直流电平，得到第一路信号和第二路信号，并分别对所述第一路信号和所述第二路信号进行采样；
所述系统还包括时钟数据恢复电路CDR，所述CDR连接至所述DFE，
所述DFE还用于探测所述第一路信号的连续三位数据的取值，其中，所述第一路信号的连续三位数据的取值包括100、101、110和111，在探测到所述第一路信号的连续三位数据为101时，不传递所述101的边沿信息至CDR，在探测到所述第一路信号的连续三位数据为110时，传递所述110的边沿信息至所述CDR，
所述DFE还用于探测所述第二路信号的连续三位数据的取值，其中，所述第二路信号的连续三位数据的取值包括000、001、010和011，在探测到所述第二路信号的连续三位数据为010时，不传递所述010的边沿信息至所述CDR，在探测到所述第二路信号的连续三位数据为110时，传递所述001的边沿信息至所述CDR。
6.根据权利要求5所述的系统，其特征在于，所述DFE包括边沿选择滤波器，所述边沿选择滤波器用于探测所述第一路信号的连续三位数据的取值和所述第二路信号的连续三位数据的取值，其中，在探测到所述第一路信号的连续三位数据为101时，不传递所述101的边沿信息至所述CDR，在探测到所述第二路信号的连续三位数据为010时，不传递所述010的边沿信息至所述CDR。
7.根据权利要求6所述的系统，其特征在于，所述边沿选择滤波器包括：
第一异或门，所述第一异或门的输出端连接至第一与门的第一输入端；
第二异或门，所述第二异或门的第一输入端连接至所述第一异或门的第二输入端，所述第二异或门的输出端连接至第二与门的第一输入端；
第三异或门，所述第三异或门的第一输入端连接至所述第二异或门的第二输入端，所述第三异或门的输出端连接至第三与门的第一输入端；
第四异或门，所述第四异或门的第一端连接至所述第一异或门的第一输入端，所述第四异或门的输出端连接至第四与门的第一输入端；
第一异或非门，所述第一异或非门的第一输入端连接至所述第一异或门的第二输入端，所述第一异或非门的第二输入端连接至所述第四异或门的第二输入端，所述第一异或非门的输出端分别连接至所述第二与门的第二输入端和所述第三与门的第二输入端；以及
第二异或非门，所述第二异或非门的第二输入端连接至所述第一异或非门的第二输入端，所述第二异或非门的输出端分别连接至所述第一与门的第二输入端和所述第四与门的第二输入端。
8.根据权利要求6所述的系统，其特征在于，所述CDR包括相位探测器PD，在所述边沿选择滤波器探测到所述101或所述010时，通过封锁所述PD的up信号和down信号以不传递所述边沿信息。
CN201510823044.9A 2015-11-23 2015-11-23 信号采样处理方法和系统 Active CN105471787B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510823044.9A CN105471787B (zh) 2015-11-23 2015-11-23 信号采样处理方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510823044.9A CN105471787B (zh) 2015-11-23 2015-11-23 信号采样处理方法和系统

Publications (2)

Publication Number Publication Date
CN105471787A CN105471787A (zh) 2016-04-06
CN105471787B true CN105471787B (zh) 2018-11-06

Family

ID=55609070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510823044.9A Active CN105471787B (zh) 2015-11-23 2015-11-23 信号采样处理方法和系统

Country Status (1)

Country Link
CN (1) CN105471787B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105978541B (zh) * 2016-04-28 2019-05-10 福州大学 一种可实现快速信号跟踪的方法
CN106302281B (zh) * 2016-08-31 2019-08-23 硅谷数模半导体（北京）有限公司 接收机的自适应均衡方法和装置
CN107608836B (zh) * 2017-09-05 2020-08-25 苏州浪潮智能科技有限公司 一种sata链路最优值调整的测试方法
KR102409883B1 (ko) * 2017-12-07 2022-06-22 칸도우 랩스 에스에이 눈 스코프 측정치의 판정 피드백 등화 보정
EP3996095B1 (en) 2020-09-24 2023-05-03 Changxin Memory Technologies, Inc. Equalization circuit
KR20220107005A (ko) 2020-09-24 2022-08-01 창신 메모리 테크놀로지즈 아이엔씨 등화 회로, 데이터 수집 방법 및 메모리
CN114255792B (zh) * 2020-09-24 2023-10-24 长鑫存储技术有限公司 均衡电路、数据采集方法及存储器
CN112422461B (zh) * 2020-11-05 2022-04-19 硅谷数模(苏州)半导体有限公司 判决反馈均衡器以及数据的采集与校正方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101867368A (zh) * 2009-04-20 2010-10-20 索尼公司 时钟数据恢复电路和倍频时钟生成电路
CN203166947U (zh) * 2011-03-15 2013-08-28 英特尔公司 用于定时恢复的装置和系统
CN103491038A (zh) * 2013-10-16 2014-01-01 清华大学 用于高速串行接口接收端的1/4速率4抽头判决反馈均衡器
CN203434996U (zh) * 2012-04-19 2014-02-12 英特尔公司 输入/输出接收机和相关联的系统
EP2779551A3 (en) * 2013-03-15 2014-10-01 Intel Corporation Adaptive Backchannel Equalization
CN105024958A (zh) * 2014-05-01 2015-11-04 三星显示有限公司 用于跨越限幅器的判决反馈均衡的方法和系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101867368A (zh) * 2009-04-20 2010-10-20 索尼公司 时钟数据恢复电路和倍频时钟生成电路
CN203166947U (zh) * 2011-03-15 2013-08-28 英特尔公司 用于定时恢复的装置和系统
CN203434996U (zh) * 2012-04-19 2014-02-12 英特尔公司 输入/输出接收机和相关联的系统
EP2779551A3 (en) * 2013-03-15 2014-10-01 Intel Corporation Adaptive Backchannel Equalization
CN103491038A (zh) * 2013-10-16 2014-01-01 清华大学 用于高速串行接口接收端的1/4速率4抽头判决反馈均衡器
CN105024958A (zh) * 2014-05-01 2015-11-04 三星显示有限公司 用于跨越限幅器的判决反馈均衡的方法和系统

Also Published As

Publication number Publication date
CN105471787A (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN105471787B (zh) 信号采样处理方法和系统
US9960902B1 (en) Temporal change in data-crossing clock phase difference to resolve meta-stability in a clock and data recovery circuit
US9882703B1 (en) Resolving meta-stability in a clock and data recovery circuit
US8315300B2 (en) Enhancement of transition region equalization in a decision feedback equalizer
EP1702410B1 (en) Noise-tolerant signaling schemes supporting simplified timing and data recovery
US9184906B1 (en) Configurable pulse amplitude modulation clock data recovery
US9231803B2 (en) Data receiver, data communication system, and data communication method
US20110022890A1 (en) Clock and data recovery circuit with eliminating data-dependent jitters
US9584346B2 (en) Decision-feedback equalizer
CN101789773B (zh) 占空比偏移检测和补偿电路
US20130241622A1 (en) Receiver with time-varying threshold voltage
CN108781195A (zh) 用于判定反馈均衡器的复杂性降低的预计算
US20080069276A1 (en) Digital adaptation circuitry and methods for programmable logic devices
TW200541279A (en) Integrated decision feedback equalizer and clock and data recovery circuit
WO2008032492A1 (fr) Procédé d'égalisation de forme d'onde de type à retour négatif de détermination et égalisateur
US20130021074A1 (en) Decision feedback equalizer operable with multiple data rates
US9806918B1 (en) Fast direct feedback circuit for decision feedback equalization correction
US20050091559A1 (en) Clock recovery system for encoded serial data with simplified logic and jitter tolerance
US9882795B1 (en) Signal loss detector
US9300498B2 (en) Decision-feedback analyzer and methods for operating the same
US11070349B1 (en) Clock and data recovery circuit and reception device having the same
US20200366744A1 (en) Service function chain (sfc) based multi-tenancy processing method
US11936409B2 (en) Data transmitting and receiving device
Shahramian et al. 23.7 A 16Gb/s 1 IIR+ 1 DT DFE compensating 28dB loss with edge-based adaptation converging in 5µs
CN106453168B (zh) 接收机的自适应均衡方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant