CN101789773B - 占空比偏移检测和补偿电路 - Google Patents
占空比偏移检测和补偿电路 Download PDFInfo
- Publication number
- CN101789773B CN101789773B CN2010101017406A CN201010101740A CN101789773B CN 101789773 B CN101789773 B CN 101789773B CN 2010101017406 A CN2010101017406 A CN 2010101017406A CN 201010101740 A CN201010101740 A CN 201010101740A CN 101789773 B CN101789773 B CN 101789773B
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- duty
- computing
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供了一种占空比偏移检测和补偿电路，包括数据时钟恢复电路的相位检测器对输入数据进行数据采样并产生UP和DN信号，数据沿超前或滞后判断电路对采样数据和UP、DN信号进行逻辑运算并产生相应的FS、RS、FF和SF信号，这些信号在第一寄存器中进行低通滤波，当第一寄存器的值满足预定的判断条件时，改变第二寄存器的值，实现占空比偏移的检测；第二寄存器控制占空比补偿单元对占空比进行补偿。其优点是：采样的触发器被包含在检测补偿环路内部，这样，由接收器中采样触发器的单端性而造成的高、低电平建立保持时间不同而对占空比偏移造成的贡献就可以在环路中同时被补偿，使采样输出的占空比偏移达到最小化。
Description
技术领域
本发明涉及一种数据占空比偏移的检测和补偿电路及其方法。
背景技术
当数字通信系统中的一个信号到达发射器的时候，总会存在一些时间的不确定性。这种不确定性一部分是随机的由发射器时钟抖动、串扰或者信道噪音产生的，除了这些随机的抖动，还有一种跟数据传输方式有关的抖动也可能存在。
跟数据有关的抖动可以进一步分为符号间干扰和占空比偏移。符号间干扰是指前一位传输的数据比特对正在传输的数据比特的干扰，通常的处理方式有在发射器中预加重或者去加重以及在接收器中进行均衡调节等。
数据信号上升沿传播速度大于下降沿或其它原因会引起占空比偏移，这个偏移将加大接收器中的抖动。由于占空比偏移经常对双端电路的正负通路有相同影响所以它们将互相抵消，所以最终对系统的占空比偏移造成贡献的只是单端的那些元素。
接收器中的采样触发器通常是单端的所以可能由于高、低电平建立保持时间不同而对占空比偏移造成贡献。所以当补偿接收器中的占空比偏移时反馈环路应该包含采样触发器在环路内部以使采样输出的占空比偏移达到最小化。
发明内容
本发明提出了一种新的占空比偏移检测和补偿电路，提供一种使用由基于过采样锁相环的数据时钟恢复电路所产生的UP和DN信号，并结合采样数据，以检测数据占空比的偏移，并且进一步在反馈回路中补偿这种偏移的技术。
按照本发明提供的技术方案，所述占空比偏移检测和补偿电路包括数据时钟恢复电路的相位检测器、数据沿超前或滞后判断电路、第一寄存器、第二寄存器和占空比补偿单元；输入数据输入所述相位检测器，所述相位检测器对输入数据进行数据采样并产生UP和DN信号，所述数据沿超前或滞后判断电路对采样数据和UP、DN信号进行逻辑运算以判断输入数据的上升和下降沿的超前或滞后情况并产生相应的FS、RS、FF和SF信号，所述FS、RS、FF和SF信号在所述第一寄存器中进行低通滤波，当第一寄存器的值满足预定的判断条件时，改变第二寄存器的值，实现占空比偏移的检测；所述第二寄存器控制占空比补偿单元对占空比进行补偿；
数据下降沿滞后于相位检测器产生FS信号；数据上升沿滞后于相位检测器产生RS信号；数据下降沿超前于相位检测器产生FF信号；数据下降沿超前于相位检测器产生SF信号。
所述FS、RS、FF和SF信号在第一寄存器中进行累加，即累加RS+FF-RF-FS，以实现低通滤波。
所述FS信号由DN信号和先于恢复的数据半个数据单位时间间隔(UI)前采样得到的数据进行与运算得到；RS信号由DN信号和恢复的数据进行与运算得到；FF信号由UP信号和恢复的数据进行与运算得到；FS信号由UP信号和后于恢复的数据半个数据单位时间间隔(UI)采样得到的数据进行与运算得到。
所述FS信号由恢复的数据取反和DN信号进行与运算得到；RS信号由DN信号和恢复的数据进行与运算得到；FF信号由UP信号和恢复的数据进行与运算得到；RF信号由恢复的数据取反和UP信号进行与运算得到。
所述FS信号由DN信号和先于恢复的数据半个数据单位时间间隔(UI)前采样得到的数据进行与运算得到；FS信号由先于恢复的数据半个数据单位时间间隔UI前采样得到的数据取反和DN信号进行与运算得到；FF信号由后于恢复的数据半个数据单位时间间隔(UI)采样得到的数据取反和UP信号进行与运算得到；RF信号由UP信号和后于恢复的数据半个数据单位时间间隔(UI)采样得到的数据进行与运算得到。
所述FS信号由DN信号和前一个恢复的数据进行与运算得到；RS信号由DN信号和恢复的数据进行与运算得到；FF信号由UP信号和恢复的数据进行与运算得到；RF信号由UP信号和后面一个恢复的数据进行与运算得到。
所述第一寄存器超过最大值或最小值时，相应的补偿占空比偏移的动作被执行。
当每隔一定的时钟周期，所述第一寄存器的值和初始值进行比较，当寄存器的值大于或小于初始值时，相应的补偿占空比偏移的动作被执行。
当补偿占空比偏移的动作被执行时，所述第二寄存器相应的加1或者减1。
本发明的优点是：在本发明的电路中，采样的触发器被包含在检测补偿环路内部，这样，由接收器中采样触发器的单端性而造成的高、低电平建立保持时间不同而对占空比偏移造成的贡献就可以在环路中同时被补偿，使采样输出的占空比偏移达到最小化。
附图说明
图1是一个基于10相位锁相环的数据时钟恢复电路的相位检测器；
图2是相位检测和采样电路以及数据占空比偏移的检测和补偿的反馈回路；
图3的a，b，c，d是4种不同的电路实现方式用以产生RF，RS，FF和FS信号；
图4是占空比补偿单元的一种实现方式。
具体实施方式
在基于锁相环的数据时钟恢复电路中构造相位检测器的一个常用的方法是用二倍于数据频率的时钟频率对输入数据进行过采样。
图1所示为一个10相位的系统，
[0:9]代表10个时钟相位，它们互相之间的时间间隔是输入数据单位时间间隔UI的一半。每隔一个触发器在数据比特的中间(in the middle ofthe data bits)进行数据采样，它们的输出就是恢复的数据D[0:4]，而剩下的触发器在两个数据比特之间(in between ofthe data bits)进行数据采样。
通过对相邻的两个采样数据进行异或运算可以确定数据是否在这段采样间隔时间内发生了跳变。如果输入数据的跃变发生在数据采样之前的半个输入数据单位时间间隔UI内则输出一个DN信号，如果输入数据的跃变发生在数据采样之后的半个输入数据单位时间间隔UI内则输出一个UP信号。这些信号被送至锁相环中，若是是UP信号则增加频率，DN信号则降低频率。这种数据时钟恢复电路的目的是确定输入数据时钟沿相比用于采样的锁相环的时钟是否太早或太晚到达。
当一个DN信号打高时，通过观察触发器的采样值，可以确定这个信号是由于上升沿还是下降沿到达太晚而产生的。通过对DN信号进行与运算以及适当的采样，如果上升沿滞后则RS(rising slow)信号被打高，如果下降沿滞后则FS(falling slow)信号被打高，如图2所示。同样，如果上升沿超前则RF(rising fast)信号被打高，如果下降沿超前则FF(falling fast)信号被打高。
如果这些RS，FS，RF和FF信号是在芯片数据时钟恢复电路的相位检测器的外部产生，则没有必要将所有的采样数据和UP，DN信号一起处理，如果是这样的话，RS，FS，RF和FF信号可以仅用如图3b，3c和3d所示的一半采样数据来产生。
图3a所示，(1)FS信号由DN信号和先于恢复的数据半个数据单位时间间隔UI前采样得到的数据进行与运算得到；(2)RS信号由DN信号和恢复的数据进行与运算得到；(3)FF信号由UP信号和恢复的数据进行与运算得到；(4)FS信号由UP信号和后于恢复的数据半个数据单位时间间隔UI采样得到的数据进行与运算得到。
图3b所示，(1)FS信号由恢复的数据取反和DN信号进行与运算得到；(2)RS信号由DN信号和恢复的数据进行与运算得到；(3)FF信号由UP信号和恢复的数据进行与运算得到；(4)RF信号由恢复的数据取反和UP信号进行与运算得到。
图3c所示，(1)FS信号由DN信号和先于恢复的数据半个数据单位时间间隔UI前采样得到的数据进行与运算得到；(2)RS信号由先于恢复的数据半个数据单位时间间隔UI前采样得到的数据取反和DN信号进行与运算得到；(3)FF信号由后于恢复的数据半个数据单位时间间隔UI采样得到的数据取反和UP信号进行与运算得到；(4)RF信号由UP信号和后于恢复的数据半个数据单位时间间隔UI采样得到的数据进行与运算得到。
图3d所示，(1)FS信号由DN信号和前一个恢复的数据进行与运算得到；(2)RS信号由DN信号和恢复的数据进行与运算得到；(3)FF信号由UP信号和恢复的数据进行与运算得到；(4)RF信号由UP信号和后面一个恢复的数据进行与运算得到。
随着时间的推移，这些RS，FS，RF和FF信号的大部分将被产生，当数据时钟恢复电路校正锁相环的频率以跟踪输入数据的频率时，这些RS，FS，RF和FF信号的大部分将被产生。如果在采样触发器后存在数据占空比偏移，那么，当占空比偏移倾向于使采样多为低电平时，将主要出现RS和FF信号；同样的，当占空比偏移倾向于使采样多为高电平时，将主要出现RF和FS信号。通过对这些信号进行低通滤波，可以探测出输入数据的占空比偏移是倾向于使采样多为高电平还是低电平。
在本发明中低通滤波器是通过在第一寄存器中累加(RS[n]+FF[n]-RF[n]-FS[n])来实现的。如果第一寄存器的值大于预先设定的某个最大值时，那么输入数据被认为含有占空比偏移倾向于使采样多为低电平。同样的，当第一寄存器中的值低于某个预先设定的最小值时，输入数据被认为含有占空比偏移倾向于使采样多为高电平。当第一寄存器超过最大值或最小值时，他将被重置为最大值和最小值之差再除以2，同时第二寄存器或者是因为占空比偏移倾向于使采样多为低电平而加1或者是因为占空比偏移倾向于使采样多为高电平而减1。
在另一种实现方式中，第一寄存器累加的(RS[n]+FF[n]-RF[n]-FS[n])值被周期性的每隔一定的时钟周期后与初始值比较一次。如果第一寄存器的值大于初始值，输入数据被认为含有占空比偏移倾向于使采样多为低电平；如果第一寄存器的值小于初始值，输入数据被认为含有占空比偏移倾向于使采样多为高电平。同时，第一寄存器将被重置为初始值。
第二寄存器的输出与一个占空比补偿单元DCCU相连，如图2所示。当输入DCCU的值为低时，DCCU产生一个占空比偏移倾向于低电平，而当输入DCCU的值为高时，DCCU产生一个占空比偏移倾向于高电平，这样用以平衡输入数据中存在的占空比偏移。
占空比补偿单元DCCU的一种实现方式如图4所示，DCCU通过改变其第一个反相器的PMOS或NMOS端的电流以实现占空比补偿，其第一个反相器的输出端接第二个反相器的输入端。高电平控制比特将导致第一个反相器的NMOS端电流增加而PMOS端电流减小，低电平控制比特将导致第一个反相器的PMOS端电流增加而NMOS端电流减小。电流的改变将引起更低的上升沿时间和更高的下降沿时间对于高电平控制信号或者引起更低的下降沿时间和更高的上升沿时间对于低电平控制信号。
Claims (7)
1.占空比偏移检测和补偿电路，其特征是：包括数据时钟恢复电路的相位检测器、数据沿超前或滞后判断电路、第一寄存器、第二寄存器和占空比补偿单元；输入数据输入所述相位检测器，所述相位检测器对输入数据进行数据采样并产生UP和DN信号，所述数据沿超前或滞后判断电路对采样数据和UP、DN信号进行逻辑运算以判断输入数据的上升和下降沿的超前或滞后情况并产生相应的FS、RS、FF和SF信号，所述FS、RS、FF和SF信号在所述第一寄存器中进行累加，即累加RS+FF-RF-FS，以实现低通滤波，当第一寄存器的值满足预定的判断条件时，改变第二寄存器的值，实现占空比偏移的检测；所述第二寄存器控制占空比补偿单元对占空比进行补偿，当补偿占空比偏移的动作被执行时，所述第二寄存器相应的加1或者减1；
数据下降沿滞后于相位检测器产生FS信号；数据上升沿滞后于相位检测器产生RS信号；数据下降沿超前于相位检测器产生FF信号；数据下降沿超前于相位检测器产生SF信号。
2.如权利要求1所述的占空比偏移检测和补偿电路，其特征是所述FS信号由DN信号和先于恢复的数据半个数据单位时间间隔(UI)前采样得到的数据进行与运算得到；RS信号由DN信号和恢复的数据进行与运算得到；FF信号由UP信号和恢复的数据进行与运算得到；FS信号由UP信号和后于恢复的数据半个数据单位时间间隔(UI)采样得到的数据进行与运算得到。
3.如权利要求1所述的占空比偏移检测和补偿电路，其特征是所述FS信号由恢复的数据取反和DN信号进行与运算得到；RS信号由DN信号和恢复的数据进行与运算得到；FF信号由UP信号和恢复的数据进行与运算得到；RF信号由恢复的数据取反和UP信号进行与运算得到。
4.如权利要求1所述的占空比偏移检测和补偿电路，其特征是所述FS信号由DN信号和先于恢复的数据半个数据单位时间间隔(UI)前采样得到的数据进行与运算得到；RS信号由先于恢复的数据半个数据单位时间间隔UI前采样得到的数据取反和DN信号进行与运算得到；FF信号由后于恢复的数据半个数据单位时间间隔(UI)采样得到的数据取反和UP信号进行与运算得到；RF信号由UP信号和后于恢复的数据半个数据单位时间间隔(UI)采样得到的数据进行与运算得到。
5.如权利要求1所述的占空比偏移检测和补偿电路，其特征是所述FS信号由DN信号和前一个恢复的数据进行与运算得到；RS信号由DN信号和恢复的数据进行与运算得到；FF信号由UP信号和恢复的数据进行与运算得到；RF信号由UP信号和后面一个恢复的数据进行与运算得到。
6.如权利要求1所述的占空比偏移检测和补偿电路，其特征是当所述第一寄存器超过最大值或最小值时，相应的补偿占空比偏移的动作被执行。
7.如权利要求1所述的占空比偏移检测和补偿电路，其特征是当每隔一定的时钟周期，所述第一寄存器的值和初始值进行比较，当寄存器的值大于或小于初始值时，相应的补偿占空比偏移的动作被执行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101017406A CN101789773B (zh) | 2010-01-20 | 2010-01-20 | 占空比偏移检测和补偿电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101017406A CN101789773B (zh) | 2010-01-20 | 2010-01-20 | 占空比偏移检测和补偿电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101789773A CN101789773A (zh) | 2010-07-28 |
| CN101789773B true CN101789773B (zh) | 2012-05-23 |
Family
ID=42532854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101017406A Expired - Fee Related CN101789773B (zh) | 2010-01-20 | 2010-01-20 | 占空比偏移检测和补偿电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101789773B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102361453B (zh) * | 2011-08-15 | 2013-01-23 | 中国电子科技集团公司第二十四研究所 | 用于锁相环的高速占空比调节和双端转单端电路 |
| US9503065B1 (en) * | 2015-08-31 | 2016-11-22 | Teradyne, Inc. | Deskew of rising and falling signal edges |
| CN118116426A (zh) | 2018-05-29 | 2024-05-31 | 美光科技公司 | 用于设置用于改进时钟工作循环的工作循环调整器的设备及方法 |
| US11189334B2 (en) | 2018-11-21 | 2021-11-30 | Micron Technology, Inc. | Apparatuses and methods for a multi-bit duty cycle monitor |
| US10715127B2 (en) | 2018-11-21 | 2020-07-14 | Micron Technology, Inc. | Apparatuses and methods for using look-ahead duty cycle correction to determine duty cycle adjustment values while a semiconductor device remains in operation |
| CN112054741B (zh) * | 2020-08-06 | 2022-06-03 | 深圳市杉川机器人有限公司 | 电机控制方法、装置、终端设备及存储介质 |
| CN113938361B (zh) * | 2021-09-03 | 2024-04-16 | 广东安朴电力技术有限公司 | 一种通信编码防干扰方法、系统及存储介质 |
| CN114785647B (zh) * | 2022-04-18 | 2023-12-26 | 厦门优迅高速芯片有限公司 | 信号沿相位分别可调的均衡电路及均衡方法 |
| CN116318603B (zh) * | 2023-05-18 | 2023-08-22 | 合肥灿芯科技有限公司 | 一种基于数据沿检测的失配校准技术 |
-
2010
- 2010-01-20 CN CN2010101017406A patent/CN101789773B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101789773A (zh) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101789773B (zh) | 占空比偏移检测和补偿电路 | |
| US10432389B2 (en) | Receiver with enhanced clock and data recovery | |
| US10965290B2 (en) | Phase rotation circuit for eye scope measurements | |
| US9577815B1 (en) | Clock data alignment system for vector signaling code communications link | |
| KR102384609B1 (ko) | 멀티 레인 데이터 수신기의 클럭 데이터 복구 | |
| US8331512B2 (en) | Phase control block for managing multiple clock domains in systems with frequency offsets | |
| US7756232B2 (en) | Clock and data recovery circuit | |
| US7864911B2 (en) | System and method for implementing a phase detector to support a data transmission procedure | |
| US6374361B1 (en) | Skew-insensitive low voltage differential receiver | |
| US8698528B2 (en) | CDR circuit, reception circuit, and electronic device | |
| US7482841B1 (en) | Differential bang-bang phase detector (BBPD) with latency reduction | |
| US20210297082A1 (en) | Correction Signaling Between Lanes in Multi-Chip-Modules | |
| US8509299B2 (en) | Decision feedback equalizer operable with multiple data rates | |
| US9882795B1 (en) | Signal loss detector | |
| US6389090B2 (en) | Digital clock/data signal recovery method and apparatus | |
| WO2018160603A1 (en) | Method for measuring and correcting multiwire skew | |
| KR102001304B1 (ko) | 비동기 클록 도메인들의 판독-기록 데이터 변환 기법 | |
| US20120187986A1 (en) | Latch circuit, cdr circuit, and receiver | |
| JP2009060203A (ja) | 光受信信号断検出回路及び光受信信号断検出方法 | |
| JP6273679B2 (ja) | 送受信システム、送受信方法及び受信装置 | |
| Kim et al. | A Novel PWAM Signaling Scheme for High-speed Serial Interface | |
| JP2014003375A (ja) | データ受信回路 | |
| JP2015100017A (ja) | 位相比較回路およびクロックデータリカバリ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120523 Termination date: 20140120 |