JP4533715B2 - 位相比較器 - Google Patents
位相比較器 Download PDFInfo
- Publication number
- JP4533715B2 JP4533715B2 JP2004294754A JP2004294754A JP4533715B2 JP 4533715 B2 JP4533715 B2 JP 4533715B2 JP 2004294754 A JP2004294754 A JP 2004294754A JP 2004294754 A JP2004294754 A JP 2004294754A JP 4533715 B2 JP4533715 B2 JP 4533715B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- clock
- sampled
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims description 33
- 230000007704 transition Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/005—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which one of the oscillations is, or is converted into, a signal having a special waveform, e.g. triangular
- H03D13/006—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which one of the oscillations is, or is converted into, a signal having a special waveform, e.g. triangular and by sampling this signal by narrow pulses obtained from the second oscillation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
前記データを4相の前記第1、第2、第3および第4のクロックで各々サンプリングする第1、第2、第3および第4のサンプリング回路と、
前記第1および第4のサンプリング回路によって各々サンプリングされたデータの出力タイミングを前記第4のクロックで各々調整する第1および第2のタイミング調整回路と、
前記第1のサンプリング回路によってサンプリングされ、前記第1のタイミング調整回路によってタイミング調整されたデータと、前記第2のサンプリング回路によってサンプリングされたデータとを比較し、両者が異なる場合に第1のアップ信号を出力する第1の比較回路と、
前記第4のサンプリング回路によってサンプリングされ、前記第2のタイミング調整回路によってタイミング調整されたデータと、前記第1のサンプリング回路によってサンプリングされ、前記第1のタイミング調整回路によってタイミング調整されたデータとを比較し、両者が異なる場合に第1のダウン信号を出力する第2の比較回路と、
前記第1のアップ信号および前記第1のダウン信号を前記第2のクロックで各々保持して出力する第3および第4のタイミング調整回路とを備えていることを特徴とする位相比較器を提供するものである。
前記第2のサンプリング回路によってサンプリングされ、前記第5のタイミング調整回路によってタイミング調整されたデータと、前記第3のサンプリング回路によってサンプリングされ、前記第6のタイミング調整回路によってタイミング調整されたデータとを比較し、両者が異なる場合に第2のダウン信号を出力する第3の比較回路と、
前記第3のサンプリング回路によってサンプリングされ、前記第6のタイミング調整回路によってタイミング調整されたデータと、前記第4のサンプリング回路によってサンプリングされたデータとを比較し、両者が異なる場合に第2のアップ信号を出力する第4の比較回路と、
前記第2のダウン信号および前記第2のアップ信号を前記第4のクロックで各々保持して出力する第7および第8のタイミング調整回路とを備えているのが好ましい。
以上、本発明の位相比較器について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
12a、12b、12c、12d、18a、18b、18c、18d フリップフロップ
14a、14b、14c、14d ラッチ
16a、16b、16c、16d EXOR回路
Data データ
CA、CB、CC、CI、CQ、CIb、CQb クロック
Up、UpCQ、UpCQb アップ信号
Down、DownCQ、DownCQb ダウン信号
Claims (2)
- データと該データのハーフレートの90°ずつ位相がずれた4相の第1、第2、第3および第4のクロックとの間の位相を比較する位相比較器であって、
前記データを4相の前記第1、第2、第3および第4のクロックで各々サンプリングする第1、第2、第3および第4のサンプリング回路と、
前記第1および第4のサンプリング回路によって各々サンプリングされたデータの出力タイミングを前記第4のクロックで各々調整する第1および第2のタイミング調整回路と、
前記第1のサンプリング回路によってサンプリングされ、前記第1のタイミング調整回路によってタイミング調整されたデータと、前記第2のサンプリング回路によってサンプリングされたデータとを比較し、両者が異なる場合に第1のアップ信号を出力する第1の比較回路と、
前記第4のサンプリング回路によってサンプリングされ、前記第2のタイミング調整回路によってタイミング調整されたデータと、前記第1のサンプリング回路によってサンプリングされ、前記第1のタイミング調整回路によってタイミング調整されたデータとを比較し、両者が異なる場合に第1のダウン信号を出力する第2の比較回路と、
前記第1のアップ信号および前記第1のダウン信号を前記第2のクロックで各々保持して出力する第3および第4のタイミング調整回路とを備えていることを特徴とする位相比較器。 - さらに、前記第2および第3のサンプリング回路によって各々サンプリングされたデータの出力タイミングを前記第2のクロックで各々調整する第5および第6のタイミング調整回路と、
前記第2のサンプリング回路によってサンプリングされ、前記第5のタイミング調整回路によってタイミング調整されたデータと、前記第3のサンプリング回路によってサンプリングされ、前記第6のタイミング調整回路によってタイミング調整されたデータとを比較し、両者が異なる場合に第2のダウン信号を出力する第3の比較回路と、
前記第3のサンプリング回路によってサンプリングされ、前記第6のタイミング調整回路によってタイミング調整されたデータと、前記第4のサンプリング回路によってサンプリングされたデータとを比較し、両者が異なる場合に第2のアップ信号を出力する第4の比較回路と、
前記第2のダウン信号および前記第2のアップ信号を前記第4のクロックで各々保持して出力する第7および第8のタイミング調整回路とを備えている請求項1に記載の位相比較器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294754A JP4533715B2 (ja) | 2004-10-07 | 2004-10-07 | 位相比較器 |
US11/245,039 US7613254B2 (en) | 2004-10-07 | 2005-10-07 | Phase detector for comparing phases of data and a plurality of clocks |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294754A JP4533715B2 (ja) | 2004-10-07 | 2004-10-07 | 位相比較器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006109208A JP2006109208A (ja) | 2006-04-20 |
JP4533715B2 true JP4533715B2 (ja) | 2010-09-01 |
Family
ID=36145311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004294754A Active JP4533715B2 (ja) | 2004-10-07 | 2004-10-07 | 位相比較器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7613254B2 (ja) |
JP (1) | JP4533715B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7643593B1 (en) * | 2005-10-14 | 2010-01-05 | National Semiconductor Corporation | System and method for read data recovery in a serial interface |
DE102005061947B4 (de) * | 2005-12-23 | 2008-07-10 | Qimonda Ag | Synchronisationsverfahren sowie entsprechende Vorrichtung und Digitalschaltung und ein Automat zur Synchronisation einer Digitalschaltung |
US7961831B2 (en) * | 2007-03-29 | 2011-06-14 | Intel Corporation | Measuring a horizontal eye opening during system operation |
JP5365323B2 (ja) * | 2009-04-20 | 2013-12-11 | ソニー株式会社 | クロックデータリカバリ回路および逓倍クロック生成回路 |
JP5670622B2 (ja) * | 2009-04-23 | 2015-02-18 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信システムおよび画像表示システム |
JP5017348B2 (ja) * | 2009-10-26 | 2012-09-05 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信システムおよび画像表示システム |
JP5711949B2 (ja) * | 2010-12-03 | 2015-05-07 | ローム株式会社 | シリアルデータの受信回路、受信方法およびそれらを用いたシリアルデータの伝送システム、伝送方法 |
TWI423588B (zh) | 2010-12-23 | 2014-01-11 | Ind Tech Res Inst | 位準變遷判斷電路及其方法 |
US8896357B2 (en) * | 2012-05-04 | 2014-11-25 | Finisar Corporation | Integrated processor and CDR circuit |
KR101295900B1 (ko) | 2012-05-29 | 2013-08-12 | 주식회사 더즈텍 | 위상 검출기 및 이를 포함하는 위상 고정 루프 |
CN102801414B (zh) * | 2012-08-23 | 2016-03-30 | 电子科技大学 | 用于半速率时钟数据恢复电路的bang-bang鉴相器 |
JP5807048B2 (ja) * | 2013-08-26 | 2015-11-10 | 株式会社セレブレクス | キャリブレーション装置,キャリブレーション機能付き画像表示装置 |
JP6447056B2 (ja) * | 2014-11-27 | 2019-01-09 | 富士通株式会社 | 受信回路及びその制御方法 |
CN105553470B (zh) * | 2016-01-29 | 2018-08-03 | 成都科创谷科技有限公司 | 一种基于半速率时钟恢复电路的串行器 |
WO2019003493A1 (ja) | 2017-06-29 | 2019-01-03 | パナソニックIpマネジメント株式会社 | クロックリカバリシステム |
CN112073058B (zh) * | 2020-08-24 | 2022-08-12 | 烽火通信科技股份有限公司 | 一种基于fpga的时钟数据恢复电路和方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02107036A (ja) * | 1988-10-17 | 1990-04-19 | Nec Corp | ビット位相同期回路 |
JPH09224020A (ja) * | 1996-02-16 | 1997-08-26 | Nec Eng Ltd | 入力位相差調整回路 |
JP2004531117A (ja) * | 2001-02-24 | 2004-10-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高速シグナリングのデータ・キャプチャ技法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4773085A (en) * | 1987-06-12 | 1988-09-20 | Bell Communications Research, Inc. | Phase and frequency detector circuits |
DE19948690C2 (de) * | 1999-09-30 | 2002-05-23 | Infineon Technologies Ag | Phasendetektor |
JP3671920B2 (ja) * | 2001-11-15 | 2005-07-13 | セイコーエプソン株式会社 | スキュー調整回路及びスキュー調整方法 |
US7042252B2 (en) * | 2004-04-23 | 2006-05-09 | Brian Jeffrey Galloway | Correcting for DC offset in a phase locked loop |
-
2004
- 2004-10-07 JP JP2004294754A patent/JP4533715B2/ja active Active
-
2005
- 2005-10-07 US US11/245,039 patent/US7613254B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02107036A (ja) * | 1988-10-17 | 1990-04-19 | Nec Corp | ビット位相同期回路 |
JPH09224020A (ja) * | 1996-02-16 | 1997-08-26 | Nec Eng Ltd | 入力位相差調整回路 |
JP2004531117A (ja) * | 2001-02-24 | 2004-10-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高速シグナリングのデータ・キャプチャ技法 |
Also Published As
Publication number | Publication date |
---|---|
US20060078078A1 (en) | 2006-04-13 |
US7613254B2 (en) | 2009-11-03 |
JP2006109208A (ja) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7613254B2 (en) | Phase detector for comparing phases of data and a plurality of clocks | |
US7321248B2 (en) | Phase adjustment method and circuit for DLL-based serial data link transceivers | |
US8374305B2 (en) | Clock recovery circuit and data recovery circuit | |
US8315349B2 (en) | Bang-bang phase detector with sub-rate clock | |
US9300461B2 (en) | Reception circuit | |
WO2020210359A1 (en) | Measurement and correction of multiphase clock duty cycle and skew | |
EP0705003A2 (en) | Refined timing recovery circuit | |
US20070025483A1 (en) | Methods and apparatus for clock synchronization and data recovery in a receiver | |
EP1441443A2 (en) | Digital phase locked loop circuitry and methods | |
JP5086014B2 (ja) | データリカバリ方法およびデータリカバリ回路 | |
JP2008066879A (ja) | オーバーサンプリング回路及びオーバーサンプリング方法 | |
US9887831B2 (en) | Clock data recovery circuit, integrated circuit including the same, and clock data recovery method | |
US9542354B2 (en) | Generating a parallel data signal by converting serial data of a serial data signal to parallel data | |
US7545193B2 (en) | Voltage-controlled delay circuit using second-order phase interpolation | |
US7103131B1 (en) | System and method for half-rate clock phase detection | |
JP3705273B2 (ja) | クロック抽出回路およびクロック抽出方法 | |
TWI555337B (zh) | 相位偵測器、時脈與資料回復電路、以及相關之控制方法 | |
Zicari et al. | A high flexible early-late gate bit synchronizer in FPGA-based software defined radios | |
KR100844313B1 (ko) | 데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및데이터 복원 회로 및 방법 | |
JP2004128980A (ja) | データリカバリ回路とデータリカバリ方法 | |
US11444746B1 (en) | Phasing detection of asynchronous dividers | |
US11398826B1 (en) | Half rate bang-bang phase detector | |
GB2488511A (en) | Divider re-timing circuit for a PLL generating quadrature local oscillator signals | |
TW201813297A (zh) | 移相器電路、產生參考時間信號的相位偏移形式的方法以及射頻收發器 | |
JP4000472B2 (ja) | 位相比較器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4533715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140618 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |