DE102005061947B4 - Synchronisationsverfahren sowie entsprechende Vorrichtung und Digitalschaltung und ein Automat zur Synchronisation einer Digitalschaltung - Google Patents

Synchronisationsverfahren sowie entsprechende Vorrichtung und Digitalschaltung und ein Automat zur Synchronisation einer Digitalschaltung Download PDF

Info

Publication number
DE102005061947B4
DE102005061947B4 DE102005061947A DE102005061947A DE102005061947B4 DE 102005061947 B4 DE102005061947 B4 DE 102005061947B4 DE 102005061947 A DE102005061947 A DE 102005061947A DE 102005061947 A DE102005061947 A DE 102005061947A DE 102005061947 B4 DE102005061947 B4 DE 102005061947B4
Authority
DE
Germany
Prior art keywords
signal
place
phase shift
synchronized
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005061947A
Other languages
English (en)
Other versions
DE102005061947A1 (de
Inventor
Paul Georg Dipl.-Ing. Lindt (FH)
Michael Dipl.-Ing. Brünnert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102005061947A priority Critical patent/DE102005061947B4/de
Priority to US11/644,084 priority patent/US7764755B2/en
Publication of DE102005061947A1 publication Critical patent/DE102005061947A1/de
Application granted granted Critical
Publication of DE102005061947B4 publication Critical patent/DE102005061947B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Synchronisationsverfahren für eine Digitalschaltung (30),
wobei an jeder Stelle von mehreren unterschiedlichen Stellen (1–5) der Digitalschaltung (30) jeweils ein zu synchronisierendes Signal (11–15) auftritt,
wobei jedes zu synchronisierendes Signal (11–15) eine individuelle Laufzeit (29) aufweist, wenn es an seine entsprechende Stelle (1–5) gelangt,
wobei aus den mehreren Stellen (1–5) eine erste Stelle (1) und eine zweite Stelle (2) ausgewählt werden,
wobei ein erstes Signal (11), welches das zu synchronisierende Signal (11) der ersten Stelle (1) ist, über eine erste Leitung (41) geführt wird, welche bei der ersten Stelle (1) beginnt, bei der zweiten Stelle (2) endet und jede der Stellen (1–5) genau einmal berührt,
wobei ein zweites Signal (12), welches das zu synchronisierende Signal (12) der zweiten Stelle (2) ist, über eine zweite Leitung (42) geführt wird, welche bei der zweiten Stelle (2) beginnt, bei der ersten Stelle (1) endet und jede der Stellen...

Description

  • Die Erfindung betrifft ein Synchronisationsverfahren sowie eine entsprechend ausgestaltete Vorrichtung und eine Digitalschaltung sowie einen Automaten zur Synchronisation der Digitalschaltung. Dabei ist die Digitalschaltung entweder derart ausgestaltet, dass sie sich mit dem erfindungsgemäßen Synchronisationsverfahren selbst synchronisiert, oder sie ist derart ausgestaltet, dass sie beispielsweise von dem erfindungsgemäßen Automaten mittels des erfindungsgemäßen Synchronisationsverfahrens synchronisiert werden kann.
  • Die WO 2002/23715A2 betrifft im Allgemeinen Techniken, um die Phase von zwei digitalen Taktsignalen anzupassen. Dabei wird eine Anwendung dargestellt, durch welche eine Anzahl von Taktsignalen, die in einer Schaltung verfügbar sind, dadurch erhöht wird, das ausgehend von einem initialen Taktsignal dieses initiale Taktsignal mehrmals in jeweils zwei Taktsignale geteilt wird. Dabei werden die Phasen von jeweils zwei vorab geteilten Taktsignalen von jeweils einer den Phasenersatz von den zwei Taktsignalen erfassenden Schaltung vermessen und Verzögerungsschaltungen derart angepasst, dass die zwei Taktsignale synchron sind.
  • Die DE 195 10 038 C1 betrifft eine Anordnung zum Autokalibrieren einer Taktverteilung bei synchronen digitalen Schaltungen. Dabei werden mit Hilfe von integrierten Zeitmesseinheiten die Istzeitlagen der Takte gemessen. In einem Kalibrationskontroller werden dann die Laufzeitunterschiede zu Sollpositionen der Takte errechnet und anschließend durch Anwendung von einstellbaren Verzögerungsgliedern korrigiert.
  • Die US 6323716 B1 betrifft eine Signalverteilungsschaltung und ein Verfahren zur Verbindung von Signalleitungen, wobei eine Phasenverschiebung verhindert oder verringert wird.
  • Parallele Hochgeschwindigkeitsschnittstellen weisen eine strenge Anforderung an ein relatives Timing ihrer Signale auf. Das bedeutet, dass alle Datensignale und zugehörigen Taktsignale (sofern es solche gibt) innerhalb eines bestimmten Zeitfensters liegen müssen bzw. synchronisiert sein müssen, um eine korrekte Erfassung aller Datensignale sicherzustellen. Abhängig von diesem Zeitfenster, welches zum Beispiel durch Standardisierung oder Kundenanforderungen definiert ist, ist die physikalische Verteilung von bezüglich des Timings relevanten Signalen ein dominierender Faktor, um die Bedingungen des Zeitfensters bzw. die Synchronisationsbedingungen einzuhalten. Dabei können die Anforderungen hinsichtlich des Zeitfensters negativ beeinflusst werden, wenn die entsprechenden Signale Schaltungsblöcke durchlaufen, welche das Timing der Signale beeinflussen. Auch Variationen bei dem Herstellungsverfahren der Hochgeschwindigkeitsschnittstelle, wobei verschiedene Stellen der Hochgeschwindigkeitsschnittstelle unterschiedlich betroffen sind, können die Anforderungen bezüglich einer Synchronisation der von der Hochgeschwindigkeitsschnittstelle bereitzustellenden Signale weiter erschweren.
  • Nach dem Stand der Technik sind teure Messvorrichtungen erforderlich, um die Signale einer parallelen Hochgeschwindigkeitsschnittstelle zu synchronisieren. Da ein Einsatz dieser Messvorrichtungen aufgrund der Kosten für eine Massenproduktion nicht praktikabel ist, ist es nach dem Stand der Technik üblich, eine maximale Datenrate einer parallelen Hochgeschwindigkeitsschnittstelle derart einzuschränken, so dass die Signale der parallelen Hochgeschwindigkeitsschnittstelle korrekt, d. h. ohne einen zu Fehlern führenden Versatz zwischen den Signalen, übertragen werden. Mit anderen Worten ist es nach dem Stand der Technik üblich, die Taktrate einer parallelen Hochgeschwindigkeitsschnittstelle so weit abzusenken, so dass keine Fehler bezüglich der Synchronisation ihrer Signale auftreten, anstatt die Synchronisation der Signale zu verbessern. Dieses Absenken der Taktrate führt selbstverständlich negativer Weise zu einem geringeren Gesamtdurchsatz einer Digitalschaltung, welche eine solche parallele Hochgeschwindigkeitsschnittstelle umfasst.
  • Daher ist es eine Aufgabe der vorliegenden Erfindung, ein Synchronisationsverfahren und eine Vorrichtung bereitzustellen, womit Signale beispielsweise einer parallelen Hochgeschwindigkeitsschnittstelle synchronisiert werden können. Eine weitere Aufgabe der vorliegenden Erfindung ist, eine Digitalschaltung bereitzustellen, welche eine parallele Hochgeschwindigkeitsschnittstelle umfasst und bei welcher die Signale der parallelen Hochgeschwindigkeitsschnittstelle synchronisiert werden können.
  • Erfindungsgemäß werden diese Aufgaben durch ein Synchronisationsverfahren nach Anspruch 1 und eine Vorrichtung zur Synchronisation einer Digitalschaltung nach Anspruch 7 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.
  • Im Rahmen der vorliegenden Erfindung wird ein Synchronisationsverfahren für eine Digitalschaltung bereitgestellt. Dabei treten an mehreren unterschiedlichen Stellen der Digitalschaltung zu synchronisierende Signale auf, wobei an jeder dieser mehreren Stellen ein zu synchronisierendes Signal vorhanden ist. Laut dem erfindungsgemäßen Synchronisationsverfahren werden aus den mehreren Stellen eine erste Stelle und eine zweite Stelle bestimmt. Anschließend wird ein Pfad bestimmt, welcher bei der ersten Stelle beginnt, bei der zweiten Stelle endet und jede der Stellen genau einmal berührt. Ein erstes Signal, welches das zu synchronisierende Signale der ersten Stelle ist, wird über eine erste Leitung, welche bei der ersten Stelle beginnt, entlang des Pfades verläuft und bei der zweiten Stelle endet, zu der zweiten Stelle geführt. In ähnlicher Weise wird ein zweites Signal, welches das zu synchronisierende Signal der zweiten Stelle ist, über eine zweite Leitung, welche bei der zweiten Stelle beginnt, bei der ersten Stelle endet und entlang des Pfades geführt wird, zur ersten Stelle geführt. Bei jeder Stelle wird eine erste Phasenverschiebung zwischen dem zu synchronisierenden Signal dieser Stelle und dem ersten Signal und eine zweite Phasenverschiebung zwischen dem zu synchronisierenden Signal dieser Stelle und dem zweiten Signal bestimmt. Ausgehend von dieser ersten und zweiten Phasenverschiebung für jede Stelle wird dann für jede Stelle eine individuelle Verzögerung bestimmt. Wenn das zu synchronisierende Signal der jeweiligen Stelle mit der entsprechenden individuellen Verzögerung dieser Stelle beaufschlagt wird, sind die Signale an den mehreren Stellen synchronisiert.
  • Dabei sind zwei oder mehrere Signale miteinander an entsprechenden Stellen synchronisiert, wenn sie zum selben Zeitpunkt an den entsprechenden Stellen ihre steigende bzw. fallende Flanke aufweisen.
  • Das erfindungsgemäße Verfahren arbeitet umso besser, je genauer eine Laufzeit des ersten Signals von der ersten Stelle zu der zweiten Stelle mit einer Laufzeit des zweiten Signals von der zweiten Stelle zur ersten Stelle übereinstimmt. Daher ist es vorteilhaft, wenn die erste Leitung und die zweite Leitung möglichst dicht nebeneinander verlaufen, damit die Laufzeiten der auf der ersten und zweiten Leitung verlaufenden Signale (erstes und zweites Signal) möglichst gleich sind.
  • Unter einer Stelle wird dabei ein Schaltungspunkt bzw. ein eng begrenzter Raum verstanden, zu dessen Durchquerung ein Signal der Digitalschaltung weniger als 1 ps benötigt.
  • Dabei sei angemerkt, dass die erste und die zweite Stelle dahingehend eine Ausnahme bilden, dass an der ersten Stelle nur die zweite Phasenverschiebung zwischen dem ersten und dem zweiten Signal und an der zweiten Stelle nur die erste Phasenverschiebung zwischen dem ersten und dem zweiten Signal gebildet zu werden braucht. Dies liegt darin begründet, dass an der ersten Stelle das zu synchronisierende Signal das erste Signal ist, so dass eine Phasenverschiebung zwischen dem zu synchronisierenden Signal und dem ersten Signal gleich einer Phasenverschiebung zwischen dem ersten Signal und dem ersten Signal wäre, welche per Definition immer Null ist, so dass die Berechnung dieser ersten Phasenverschiebung an der ersten Stelle keine zusätzliche Informationen bringt. Ähnliches gilt für die zweite Stelle.
  • Indem erfindungsgemäß an zwei Stellen, an welchen ein zu synchronisierendes Signal vorliegt, jeweils eine Phasenverschiebung und an den restlichen Stellen, an welchen ein zu synchronisierendes Signal vorliegt, zwei Phasenverschiebungen bestimmt werden, können alle zu synchronisierenden Signale synchronisiert werden, wie es im Folgenden noch gezeigt wird.
  • Gemäß einer erfindungsgemäßen Ausführungsform kann das erste Signal an der ersten Stelle mit dem zweiten Signal an der zweiten Stelle synchronisiert werden, indem nur die zweite Phasenverschiebung x2,1 an der ersten Stelle und die erste Phasenverschiebung x1,2 an der zweiten Stelle bestimmt werden. Dabei sei angenommen, dass die Laufzeit des ersten Signals bis zur ersten Stelle T1 ist und dass die Laufzeit des zweiten Signals bis zur zweiten Stelle T2 ist. Weiter sei angenommen, dass die Laufzeit des ersten Signals von der ersten Stelle über die erste Leitung bis zur zweiten Stelle T1,2 ist und dass die Laufzeit des zweiten Signals von der zweiten Stelle über die zweite Leitung bis zur ersten Stelle T2,1 ist. Somit gelten für die erste Phasenverschiebung an der zweiten Stelle x1,2 und für die zweite Phasenverschiebung an der ersten Stelle x2,1 die folgenden Gleichungen.
  • Bei dem Index der Phasenverschiebung x gibt der erste Wert an, ob es sich um die erste (1) oder zweite (2) Phasenverschiebung handelt, und der zweite Wert gibt die Stelle an, an der die Phasenverschiebung auftritt. Die Phasenverschiebung x2,1 gibt also die zweite Phasenverschiebung an der ersten Stelle an. x2,1 = T1 – (T2 + T2,1) (1) x1,2 = T2 – (T1 + T1,2) (2)
  • Die zweite Phasenverschiebung x2,1 an der ersten Stelle ist also positiv, solange die Laufzeit T1 des ersten Signals bis zur ersten Stelle länger als die Summe der Laufzeit T2 des zweiten Signals bis zur zweiten Stelle und der Laufzeit T2,1 des zweiten Signals von der zweiten Stelle zur ersten Stelle ist. In ähnlicher Weise ist die erste Phasenverschiebung x1,2 an der zweiten Stelle positiv, solange die Laufzeit T2 des zweiten Signals bis zur zweiten Stelle länger als die Summe der Laufzeit T1 des ersten Signals bis zur ersten Stelle und der Laufzeit T1,2 des ersten Signals von der ersten Stelle zur zweiten Stelle ist
  • Eine Subtraktion der ersten Phasenverschiebung x1,2 an der zweiten Stelle von der zweiten Phasenverschiebung x2,1 an der ersten Stelle ergibt: x2,1 – x1,2 = T1 – T2 – T2,1 – T2 + T1 + T1,2 (3)
  • Unter der Annahme, dass die Laufzeit T1,2 des ersten Signals über die erste Leitung bis auf einen Fehler ε gleich der Laufzeit T2,1 des zweiten Signals über die zweite Leitung ist, gilt: T2,1 = T1,2 ± ε (4)
  • Vernachlässigt man den Fehler ε, ergibt sich aus der Gleichung (3) mit Gleichung (4) Folgendes: x2,1 – x1,2 = 2 × (T1 – T2) (5)
  • Somit ergibt sich für die Phasenverschiebung zwischen dem ersten Signal an der ersten Stelle und dem zweiten Signal an der zweiten Stelle, wobei diese Phasenverschiebung gleich einem Laufzeitunterschied zwischen der Laufzeit T1 des ersten Signals bis zu der ersten Stelle und der Laufzeit T2 des zweiten Signals bis zu der zweiten Stelle ist, Folgendes:
    Figure 00070001
  • Daher kann gemäß der diskutierten Ausführungsform das erste Signal mit dem zweiten Signal dadurch synchronisiert werden, dass das zweite Signal gemäß der oben angegebenen Gleichung (6) mit einer Verzögerung beaufschlagt wird, welche gleich der Hälfte einer Differenz aus der zweiten Phasenverschiebung an der ersten Stelle und der ersten Phasenverschiebung an der zweiten Stelle ist. Genauso kann gemäß der oben angegebenen Gleichung (6) das erste Signal mit einer Verzögerung beaufschlagt werden, welche gleich der Hälfte einer Differenz aus der ersten Phasenverschiebung an der zweiten Stelle und der zweiten Phasenverschiebung an der ersten Stelle ist. Da die Verzögerung nach der oben angegebenen Gleichung (6) auch negative Werte annehmen kann, ist es in der Praxis sinnvoller, eine Entscheidung zu treffen, ob die erste Phasenverschiebung an der zweiten Stelle oder die zweite Phasenverschiebung an der ersten Stelle größer ist und entsprechend das Signal verzögern, welches schneller ist.
  • Danach ist, wenn die erste Phasenverschiebung x1,2 an der zweiten Stelle größer als die zweite Phasenverschiebung x2,1 an der ersten Stelle ist, das zweite Signal langsamer als das erste Signal oder das erste Signal schneller als das zweite Signal. Umgekehrt ist, wenn die erste Phasenverschiebung x1,2 an der zweiten Stelle kleiner als die zweite Phasenverschiebung x2,1 an der ersten Stelle ist, das erste Signal langsamer als das zweite Signal oder das zweite Signal schneller als das erste Signal. Dementsprechend wird, wenn die erste Phasenverschiebung x1,2 an der zweiten Stelle größer als die zweite Phasenverschiebung x2,1 an der ersten Stelle ist, das erste Signal um die Hälfte einer Differenz aus der ersten Phasenverschiebung x1,2 an der zweiten Stelle und der zweiten Phasenverschiebung x2,1 an der ersten Stelle verzögert, während, wenn die erste Phasenverschiebung x1,2 an der zweiten Stelle kleiner als die zweite Phasenverschiebung x2,1 an der ersten Stelle ist, das zweite Signal um die Hälfte einer Differenz aus der zweiten Phasenverschiebung x2,1 an der ersten Stelle und der ersten Phasenverschiebung x1,2 an der zweiten Stelle verzögert.
  • Dementsprechend ist es möglich, das erste und das zweite Signal zu synchronisieren, auch wenn an der ersten Stelle nur die zweite Phasenverschiebung und an der zweiten Stelle nur die erste Phasenverschiebung vorliegt bzw. bestimmt werden, da, wie bereits vorab beschrieben, an der ersten Stelle die erste Phasenverschiebung und an der zweiten Stelle die zweite Phasenverschiebung per Definition immer 0 ist und daher keine zusätzliche Information bereitstellt.
  • Werden die Gleichung (1) und die Gleichung (2) miteinander addiert, ergibt sich folgende Gleichung: x2,1 + x1,2 = –T2,1 – T1,2 (7)
  • Da unter Vernachlässigung des Fehlers ε laut Gleichung (4) T2,1 gleich T1,2 ist, kann die Laufzeit T1,2 des ersten Signals von der ersten Stelle bis zur zweiten Stelle über die erste Leitung und damit die Laufzeit T2,1 des zweiten Signals von der zweiten Stelle bis zur ersten Stelle über die zweite Leitung, wie folgt berechnet werden:
    Figure 00090001
  • Im Folgenden wird eine weitere erfindungsgemäße Ausführungsform beschrieben, bei welcher die Verzögerung der i-ten Stelle mit Hilfe der ersten und der zweiten Phasenverschiebung dieser i-ten Stelle bestimmt wird. Dabei wird vorausgesetzt, dass vorab das erste Signal an der ersten Stelle mit dem zweiten Signal an der zweiten Stelle synchronisiert worden ist. Unter dieser Voraussetzung und mit der Gleichung (4) unter der Voraussetzung eines zu vernachlässigenden ε lässt sich ein Laufzeitunterschied Δti zwischen dem zweiten Signal und dem ersten Signal an der i-ten Stelle mit Hilfe einer Laufzeit T1,i des ersten Signals von der ersten Stelle bis zu der i-ten Stelle mit folgender Gleichung berechnen: Δti = (T2,1 – T1,i) – T1,i (9)
  • Dieser Sachverhalt ist auch in der 6 dargestellt, wobei die i-te Stelle mit einem Kreuz und einer gestrichelten Linie markiert ist. Dabei gibt der Term (T2,1 – T1,i) die Laufzeit T2,i des zweiten Signals auf der zweiten Leitung von der zweiten Stelle bis zur i-ten Stelle an.
  • Löst man die Gleichung (9) nach der Laufzeit T1,i des ersten Signals von der ersten Stelle bis zur i-ten Stelle auf, so ergibt sich die folgende Gleichung (10):
    Figure 00100001
  • Der Laufzeitunterschied Δti zwischen dem ersten Signal und dem zweiten Signal an der i-ten Stelle lässt sich, unter der Voraussetzung, dass das die beiden Signale synchronisiert sind, wie es vorab beschrieben ist, auch durch eine Differenz aus der ersten Phasenverschiebung x1,i zwischen dem ersten Signal und dem i-ten Signal an der i-ten Stelle und der zweiten Phasenverschiebung x2,i zwischen dem zweiten Signal und dem i-ten Signal an der i-ten Stelle bestimmen, so dass die folgende Gleichung (11) gilt: Δti = x1,i – x2,i (11)
  • Setzt man die Gleichung (11) in die Gleichung (10) ein, ergibt sich:
    Figure 00100002
  • Zieht man die Laufzeit T1,i von der ersten Phasenverschiebung x1,i an der i-ten Stelle ab, erhält man eine Verzögerung Vi, um das i-te Signal an der i-ten Stelle mit dem ersten Signal an der ersten Stelle und damit mit dem zweiten Signal an der zweiten Stelle zu synchronisieren.
  • Figure 00110001
  • Somit kann, unter der Voraussetzung, dass das erste Signal an der ersten Stelle mit dem zweiten Signal an der zweiten Stelle synchronisiert ist, mit der Gleichung (13) für jedes Signal eine individuelle Verzögerung bestimmt werden, so dass, wenn jedes Signal mit der derart berechneten individuellen Verzögerung beaufschlagt ist, alle Signale miteinander synchronisiert sind. Genauer gesagt, ist nach der Beaufschlagung mit der individuellen Verzögerung sichergestellt, dass das erste Signal an der ersten Stelle, jedes i-te Signal an der entsprechenden i-ten Stelle und das zweite Signal an der zweiten Stelle miteinander synchronisiert sind, d. h. dass sie zum selben Zeitpunkt ihre steigende bzw. fallende Flanke aufweisen.
  • Vorteilhafter Weise werden die Signale durch das erfindungsgemäße Verfahren unabhängig davon synchronisiert, woher die Laufzeitunterschiede zwischen den Signalen herrühren. Das heißt, auch wenn die Signale beispielsweise von unterschiedlichen (z. B. nicht synchronisierten) Quellen stammen oder unterschiedlich lange Wege bis zur entsprechenden Stelle zurückzulegen haben, können die Signale durch das erfindungsgemäße Verfahren synchronisiert werden.
  • Im Rahmen der vorliegenden Erfindung wird auch eine Vorrichtung zur Synchronisation einer Digitalschaltung bereitgestellt. Dabei werden Signale an mehreren Stellen der Digitalschaltung synchronisiert. Anders ausgedrückt wird das erste Signal an der ersten Stelle der Digitalschaltung, das zweite Signal an der zweiten Stelle der Digitalschaltung und das i-te Signal an der i-ten Stelle der Digitalschaltung Miteinander synchronisiert, wie es bereits vorab bei der Beschreibung des erfindungsgemäßen Verfahrens erklärt wurde. Dabei umfasst die Vorrichtung an der ersten Stelle eine Detektorvorrichtung und an der zweiten Stelle ebenfalls eine Detektorvorrichtung und an den restlichen Stellen (i-ten Stellen) jeweils eine erste Detektorvorrichtung und eine zweite Detektorvorrichtung. Jede dieser Detektorvorrichtungen ist zur Erfassung eines Vorzeichens einer Phasenverschiebung zwischen zwei Signalen ausgestaltet, welche an zwei Eingängen der jeweiligen Detektorvorrichtung anliegen. Dabei kann jeder Detektorvorrichtung das an der Stelle, an welcher die Detektorvorrichtung angeordnet ist, zu synchronisierende Signal zu geführt werden. Des Weiteren umfasst die Vorrichtung pro Stelle eine Verzögerungsvorrichtung, mit welcher das an dieser Stelle zu synchronisierende Signal mit einer entsprechenden individuellen Verzögerung beaufschlagt werden kann. Schließlich umfasst die Vorrichtung eine erste Leitung und eine zweite Leitung. Die erste Leitung verläuft von der ersten Stelle bis zu einem Eingang der Detektorvorrichtung an der zweiten Stelle, mit welchen sie verbunden ist. In ähnlicher Weise verläuft die zweite Leitung von der zweiten Stelle bis zu einem Eingang der Detektorvorrichtung der ersten Stelle, mit welchem sie verbunden ist. Dabei kann der ersten Leitung an der ersten Stelle das dort zu synchronisierende Signal zugeführt werden und der zweiten Leitung kann an der zweiten Stelle das dort zu synchronisierende Signal zugeführt werden. Zusätzlich ist die erste Leitung mit jeweils einem Eingang der ersten Detektorvorrichtung an jeder i-ten Stelle, d. h. jeder Stelle außer der ersten und der zweiten Stelle, verbunden. In ähnlicher Weise ist die zweite Leitung jeweils mit einem Eingang der zweiten Detektorvorrichtung an jeder i-ten Stelle, d. h. jeder Stelle bis auf die erste und die zweite Stelle, verbunden.
  • Damit ist die erfindungsgemäße Vorrichtung derart ausgestaltet, dass sie das erste Signal an der ersten Stelle mit dem zweiten Signal an der zweiten Stelle und mit jedem entsprechenden Signal an den restlichen Stellen synchronisieren kann, indem beispielsweise das vorab beschriebene erfindungsgemäße Verfahren ausgeführt wird.
  • Im Rahmen der vorliegenden Erfindung wird auch eine Digitalschaltung bereitgestellt, welche eine vorab beschriebene erfindungsgemäße Vorrichtung zur Synchronisation mehrerer Signale an mehreren Stellen der Digitalschaltung umfasst.
  • Es sei darauf hingewiesen, dass beispielsweise die Verzögerungsvorrichtungen häufig bereits in Digitalschaltungen vorhanden sind, um die Laufzeit von Signalen beeinflussen zu können. In diesem Fall verwendet die erfindungsgemäße Vorrichtung diese Verzögerungsvorrichtungen der Digitalschaltung anstelle der eigenen.
  • Um die mehreren Signale an den mehreren Stellen der Digitalschaltung miteinander zu synchronisieren gibt es zwei erfindungsgemäße Varianten sowohl für die erfindungsgemäße Vorrichtung als auch für die erfindungsgemäße Digitalschaltung. Bei der ersten Variante umfasst die erfindungsgemäße Vorrichtung oder die erfindungsgemäße Digitalschaltung eine Steuerung, welche derart ausgestaltet ist, dass sie eine der vorab beschriebenen erfindungsgemäßen Ausführungsformen des erfindungsgemäßen Verfahrens zur Synchronisation einer Digitalschaltung ausführt. Bei der zweiten Variante ist die erfindungsgemäße Vorrichtung oder die erfindungsgemäße Digitalschaltung derart ausgestaltet, dass die Ergebnisse der Detektorvorrichtungen von außen (außerhalb der Vorrichtung bzw. der Digitalschaltung) erfassbar sind und dass die Verzögerungsvorrichtungen von außen einstellbar sind. Bei dieser zweiten Variante wird zur Synchronisation der mehreren Signale beispielsweise ein erfindungsgemäßes Verfahren zur Synchronisation außerhalb der Vorrichtung bzw. die Digitalschaltung durchgeführt, wobei als Eingabe für dieses erfindungsgemäße Verfahren die entsprechenden Ausgabewerte der Detektorvorrichtungen beitragen und wobei dann entsprechend der Ergebnisse des erfindungsgemäßen Verfahrens die Verzögerungsvorrichtungen der Vorrichtung bzw. die Digitalschaltung entsprechend eingestellt werden, so dass nach dieser Einstellung die mehreren Signale miteinander synchronisiert sind.
  • Im Rahmen der vorliegenden Erfindung wird auch ein Automat bereitgestellt, welcher eine erfindungsgemäße Digitalschaltung synchronisieren kann. Dieser erfindungsgemäße Automat ist derart ausgestaltet, dass ihm die Vorzeichen der Detektorvorrichtungen der Digitalschaltung zuführbar sind und dass er die Verzögerungsvorrichtungen der Digitalschaltung ansteuern kann. Dadurch ist der Automat in der Lage, die individuellen Verzögerungen für jedes Signal zu berechnen und diese individuellen Verzögerungen dann mit Hilfe der Verzögerungsvorrichtungen einzustellen.
  • Dieser erfindungsgemäßen Automat kann in einer einfachen Variante derart ausgestaltet sein, dass er die Phasenverschiebungen an jeder Stelle nacheinander bestimmt, was zwar zeitaufwändiger ist, aber vorteilhafter Weise nur eine einfachere Ausgestaltung des erfindungsgemäßen Automaten bedingt. Bei einer aufwändigeren Variante ist der erfindungsgemäße Automat derart ausgestaltet, dass er die Phasenverschiebungen an zumindest zwei Stellen gleichzeitig bestimmt. Diese Variante kann insgesamt die Phasenverschiebungen an allen Stellen daher schneller ermitteln als die einfache Variante. In ähnlicher Weise gibt es eine einfache Variante des erfindungsgemäßen Automaten, bei welcher die individuellen Verzögerungen an jeder Stelle nacheinander eingestellt werden. Bei einer aufwändigeren Variante werden zumindest zwei individuelle Verzögerungen gleichzeitig eingestellt. Während der Vorteil der einfachen Variante die kostengünstigere Ausgestaltung des Automaten ist, ist der Vorteil der aufwändigeren Variante die schnellere Einstellung der individuellen Verzögerungen und damit eine geringere Zeitdauer zur Durchführung der Synchronisation der mehreren Signale der Digitalschaltung.
  • Mit der vorliegenden Erfindung können beispielsweise mit einer doppelten Datenrate (DDR) arbeitende Speicherschnittstellen synchronisiert werden. Diese Speicherschnittstellen werden z. B. bei vollständig gepufferten Doppelreihen-Speichermodulen (FBD) eingesetzt. Selbstverständlich ist die Erfindung nicht auf diesen Anwendungsbereich beschränkt, da die Erfindung auch zur Synchronisation von Signalen einer beliebigen Digitalschaltung eingesetzt werden kann. Dabei kann die Digitalschaltung erfindungsgemäß beispielsweise eine mikroelektronische Schaltung oder eine Baugruppe, die mehrere mikroelektronische Schaltungen umfasst, sein.
  • Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele erläutert.
  • In 1 ist eine erfindungsgemäße Ausführungsform einer Vorrichtung dargestellt.
  • 2a stellt die erste Detektorvorrichtung an der ersten Stelle und 2b die zweite Detektorvorrichtung an der zweiten Stelle dar.
  • 3a stellt eine positive zweite Phasenverschiebung an der ersten Stelle und 3b eine negative zweite Phasenverschiebung an der ersten Stelle dar.
  • 4a stellt ein erstes Signal an der ersten Stelle und ein zweites Signal an der zweiten Stelle vor einer Synchronisation und 4b stellt das erste Signal an der ersten Stelle und das zweite Signal an der zweiten Stelle nach einer erfindungsgemäßen Synchronisation dar.
  • 5 stellt eine erste Detektorvorrichtung und eine zweite Detektorvorrichtung an einer dritten Stelle dar.
  • 6 dient als Hilfe, um eine Synchronisation eines i-ten Signals zu erläutern.
  • 7a stellt fünf Signale an fünf verschiedenen Stellen vor einer Synchronisation und 7b stellt die fünf Signale an den fünf verschiedenen Stellen nach einer erfindungsgemäßen Synchronisation dar.
  • 8 stellt eine erfindungsgemäße Vorrichtung mit Steuerung zur Synchronisation eine Digitalschaltung dar.
  • 9 stellt eine erfindungsgemäße Digitalschaltung dar.
  • 10 stellt einen erfindungsgemäßen Automaten zur Synchronisation von erfindungsgemäßen Digitalschaltungen dar.
  • In 1 ist eine erfindungsgemäße Vorrichtung 10 zur Synchronisation von fünf verschiedenen Signalen 1115 an fünf verschiedenen Stellen 15 innerhalb einer Digitalschaltung dargestellt. Dabei bezeichnet das Bezugszeichen 29 schematisch eine individuelle Laufzeit für jedes Signal 1115, welches jedes Signal 1115 aufweist, wenn es an seine entsprechende Stelle 15 gelangt (obwohl das Bezugszeichen für jeden Signalpfad verwendet wird, weist jede individuelle Laufzeit einen unterschiedlichen Wert auf). Selbstverständlich ist die Kenntnis dieser individuellen Laufzeit unbekannt, da sonst die Synchronisation der Signale 1115 trivial wäre. Jedem Signal 1115 ist eine Verzögerungsvorrichtung 2125 zugeordnet, mit welcher jedes Signal mit einer individuellen Verzögerung beaufschlagt werden kann, um die fünf Signale 1115 miteinander zu synchronisieren. Dem ersten Signal 11 und dem zweiten Signal 12 ist jeweils eine Detektorvorrichtung 31, 32 zugeordnet, während den restlichen Signalen 35 jeweils eine erste und eine zweite Detektorvorrichtung zugeordnet sind, welche allerdings nur zusammen mit einem Bezugszeichen 3335 bezeichnet sind. Eine erste Leitung 41 verbindet das erste Signal 11 von der ersten Stelle 1 mit einem Eingang der Detektorvorrichtung 31 der ersten Stelle 1, mit einem Eingang der jeweils ersten Detektorvorrichtung der dritten Stelle 3, der vierten Stelle 4 und der fünften Stelle 5 sowie einem Eingang der Detektorvorrichtung 32 der zweiten Stelle 2. In ähnlicher Weise verbindet eine zweite Leitung 42 das zweite Signal 12 von der zweiten Stelle 2 mit einem Eingang der Detektorvorrichtung 32 der zweiten Stelle 2 mit einem Eingang der jeweils zweiten Detektorvorrichtung der fünften Stelle 5, der vierten Stelle 4 und der dritten Stelle 3 sowie einem Eingang der Detektorvorrichtung 31 der ersten Stelle 1. Die Laufzeit, welche das erste Signal 11 von der ersten Stelle 1 bis zu dem Eingang der Detektorvorrichtung der zweiten Stelle 2 benötigt, ist mit T1,2 angegeben und die Laufzeit, welche das zweite Signal 12 von der zweiten Stelle 2 bis zu dem Eingang der Detektorvorrichtung 31 der ersten Stelle 1 benötigt, ist mit T2,1 angegeben. Dabei wird vorausgesetzt, dass die Laufzeit T1,2 gleich der Laufzeit T2,1 ist, da die erste Leitung 41 direkt neben der zweiten Leitung 42 verläuft, so dass Signale, welche auf diesen beiden Leitungen 41, 42 verlaufen, nahezu keine Laufzeitunterschiede aufweisen. Indem die beiden Leitungen 41, 42 so dicht wie möglich nebeneinander verlaufen, ist sichergestellt, dass Herstellungsprozessschwankungen, welche sich bezüglich der Laufzeit unterschiedlich auf bestimmte Bereiche der Digitalschaltung auswirken, beide Leitungen 41, 42 in gleicher Weise betreffen.
  • In 2 sind zwei D-Flip-Flops 31, 32 dargestellt, welche die Detektorvorrichtungen an der ersten Stelle 1 und der zweiten Stelle 2 sind, mit welchen eine Phasenverschiebung zwischen dem ersten Signal 11 und dem zweiten Signal 12 ermittelt wird. 2a stellt das D-Flip-Flop 31 an der ersten Stelle 1 dar, welchem das zweite Signal 12 am D- Eingang und das erste Signal 11 am Takteingang zugeführt wird und welches das Vorzeichen Vz2,1 der Phasenverschiebung zwischen dem ersten Signal 11 und dem zweiten Signal 12 an der ersten Stelle 1 ermittelt, wobei das Vorzeichen Vz2,1 positiv ist, wenn eine steigende Flanke des zweiten Signals 12 vor einer steigenden Flanke des ersten Signals 11 den entsprechenden Eingang des D-Flip-Flops 31 erreicht (,wenn das zweite Signal 12 „schneller" als das erste Signal 11 ist), wie es in 3a dargestellt ist. 2b stellt das D-Flip-Flop 32 der zweiten Stelle 2 dar, welchem das erste Signal 11 am D-Eingang und das zweite Signal 12 am Takteingang zugeführt wird und welches das Vorzeichen Vz1,2 der Phasenverschiebung zwischen dem ersten Signal 11 und dem zweiten Signal 12 an der zweiten Stelle 2 ermittelt. Dabei ist das Vorzeichen Vz1,2 positiv, wenn eine steigende Flanke des ersten Signals 11 vor einer steigenden Flanke des zweiten Signals 12 den entsprechenden Eingang des D-Flip-Flops 32 erreicht (,wenn das erste Signal 11 „schneller" als das zweite Signal 12 ist). Das Vorzeichen Vz1,2 bzw. Vz2,1 der Phasenverschiebung ist in 2 derart indiziert, dass der erste Index die Stelle 1 bzw. 2 der Digitalschaltung angibt, von welcher ein erstes Vergleichssignal 11 bzw. 12 herkommt, und der zweite Index die Stelle 2 bzw. 1 der Digitalschaltung angibt, an welcher sich das entsprechende D-Flip-Flop 32 bzw. 31 befindet, wobei dieser Stelle 2 bzw. 1 ein zweites Vergleichssignal 22 bzw. 21 zugeordnet ist.
  • Wie bereits vorab erwähnt wurde, stellt 3a den Fall dar, dass eine steigende Flanke des zweiten Signals 12 das D-Flip-Flop 31 an der ersten Stelle 1 vor einer steigenden Flanke des ersten Signals 11 erreicht, so dass in das D-Flip-Flop 31 bei der steigenden Flanke des ersten Signals 11, welches an dem Takteingang des D-Flip-Flop 31 anliegt, der Digitalwert 1, welchen das zweite Signal 12 zu diesem Zeitpunkt annimmt, in das D-Flip-Flop 31 geladen wird. Das heißt, bei dem in 3a gezeigten Signalverlauf ist Vz2,1 positiv bzw. die Phasenverschiebung x2,1 weist einen positiven Wert auf.
  • Umgekehrt zeigt 3b, das zu einem Zeitpunkt, wenn das erste Signal 11 seine steigende Flanke aufweist, das zweite Signal 12 den Digitalwert 0 besitzt, so dass jeweils der Digitalwert 0 bei jeder steigenden Flanke des ersten Signals 11 in das D-Flip-Flop 31 geladen wird, so dass der Ausgang des D-Flip-Flops 31 und damit das Vorzeichen der Phasenverschiebung zwischen dem ersten Signal 11 und dem zweiten Signal 12 an der ersten Stelle 1 den Digitalwert 0 aufweist. Das heißt, bei dem in 3b gezeigten Signalverlauf ist Vz2,1 negativ, bzw. weist die Phasenverschiebung x2,1 einen negativen Wert auf.
  • Die Ermittlung der Phasenverschiebung x2,1 zwischen dem ersten Signal 11 und dem zweiten Signal 12 an der ersten Stelle 1 erfolgt nun wie folgt. In einem Initialschritt wird die individuelle Verzögerung V1 mit Hilfe der Verzögerungsvorrichtung 21 auf einen Initialwert eingestellt. Dann wird in einem zweiten Schritt überprüft, ob der Ausgang des D-Flip-Flops 31 und damit das Vorzeichen Vz2,1 positiv oder negativ ist. Wenn das Vorzeichen positiv ist, d. h. das zweite Signal 12 ist schneller als das erste Signal 11, wird die individuelle Verzögerung V1 solange um eine vorbestimmte Zeitdauer verringert und jedes Mal der Ausgang des D-Flip-Flops 31 neu ausgewertet, bis das Vorzeichen negativ ist bzw. wechselt. Wenn das Vorzeichen direkt nach dem Initialschritt negativ ist, d. h. das erste Signal 11 ist schneller als das zweite Signal 12, wird die individuelle Verzögerung solange um die vorbestimmte Zeitdauer erhöht und jedes Mal der Ausgang des D-Flip-Flops 31 neu ausgewertet, bis das Vorzeichen positiv ist bzw. wechselt. Das Produkt der vorbestimmten Zeitdauer mit einer Anzahl von Schritten, welche bis zum Vorzeichenwechsel notwendig waren, gibt den Betrag der Phasenverschiebung zwischen dem ersten Signal 11 und dem zweiten Signal 12 an der ersten Stelle 1 an, wobei sich das Vorzeichen der Phasenverschiebung daraus ergibt, ob der Ausgang des D-Flip-Flops 31 für den Fall, dass die individuelle Verzögerung auf den Initialwert eingestellt war, 0 oder 1 war. In der gleichen Weise wird die Phasenverschiebung zwischen dem ersten Signal 11 und dem zweiten Signal 12 an der zweiten Stelle 2 durch eine entsprechende schrittweise Erhöhung oder Verringerung der individuellen Verzögerung Vi, welche an der Verzögerungsvorrichtung 22 der zweiten Stelle 2 eingestellt wird, mit Hilfe des D-Flip-Flops 32 ermittelt.
  • Mit Hilfe der Gleichung (6) wird dann die Phasenverschiebung zwischen dem erste Signal 11 an der ersten Stelle 1 und dem zweiten Signal 12 an der zweiten Stelle 2 ermittelt und entsprechend die individuelle Verzögerung V1 mit Hilfe der Verzögerungsvorrichtung 21 und/oder die individuelle Verzögerung V2 mit Hilfe der Verzögerungsvorrichtung 22 derart eingestellt, dass das erste Signal 11 an der ersten Stelle 1 mit dem zweiten Signal 12 an der zweiten Stelle 2 synchronisiert ist.
  • Zur Synchronisation wird ein Signal (in diesem Fall das erste Signal 11 an der ersten Stelle 1 oder das zweite Signal 12 an der zweiten Stelle 2) nicht explizit um eine bestimmte Zeit verzögert, sondern das Signal wird entsprechend um Bruchteile einer Taktperiode dieses Signals verzögert. Daher ist es vorteilhaft, wenn anstelle der vorbestimmten Zeitdauer mit einem vorbestimmten Bruchteil dieser Taktperiode gearbeitet wird. Dabei wird dann die individuelle Verzögerung ebenfalls mittels Bruchteilen der Taktperiode bestimmt und solange um den vorbestimmten Bruchteil erhöht bzw. erniedrigt und jedes Mal der Ausgang des D-Flip-Flops neu ausgewertet, bis das Vorzeichen wechselt. Der Vorteil ist, dass die individuelle Verzögerung dann bereits den entsprechenden Bruchteil der Taktperiode aufweist, so dass keine Umrechnung von einer absoluten Zeit, welche beispielsweise in der Zeiteinheit ps angegeben ist, in den Bruchteil der Taktperiode erfolgen muss.
  • In 4a ist der Phasenverlauf des ersten Signals 11 und des zweiten Signals 12 vor einer Synchronisation dargestellt. Dabei ist das erste Signal 11 an der ersten Stelle 1 350 ps schneller als das zweite Signal 12 an der zweiten Stelle 2. Die Laufzeit des ersten Signals 11 von der ersten Stelle 1 über die erste Leitung 41 bis zu dem Takteingang des D-Flip-Flops 32 ist mit 400 ps angegeben und entspricht der Laufzeit des zweiten Signals 12 von der zweiten Stelle 2 über die zweite Leitung 42 bis zu dem Takteingang des D-Flip-Flops 31. Die vorbestimmte Zeitdauer wird dabei auf 100 ps eingestellt. Unter diesen Voraussetzungen gelingt es, die Phasenverschiebung zwischen dem ersten Signal 11 an der ersten Stelle 1 und dem zweiten Signal 12 an der zweiten Stelle 2 exakt mit 350 ps zu bestimmen, so dass der Phasenverlauf des ersten Signals 11 an der ersten Stelle 1 und des zweiten Signals 12 an der zweiten Stelle 2 nach einer erfindungsgemäßen Synchronisation exakt miteinander synchronisiert sind, wie es in 4b dargestellt ist.
  • Natürlich ist die Tatsache, dass bei dem in 4a und 4b dargestellten Beispiel der Restfehler 0 ps beträgt dem Zufall (bzw. den für dieses Beispiel gewählten Größen) geschuldet. Generell gilt, dass der Restfehler maximal halb so groß wie eine Schrittweite bzw. die vorbestimmte Zeitdauer ist.
  • In 5 ist eine Phasendetektoranordnung 33 der dritten Stelle 3, welche der Phasendetektoranordnung 34 an der vierten Stelle 4 und der Phasendetektoranordnung 35 an der fünften Stelle 5 entspricht, im Detail dargestellt. Die Phasendetektoranordnung 33 umfasst ein erstes D-Flip-Flop 133, welchem das erste Signal 11 am Dateneingang und ein drittes Signal 13 am Takteingang zugeführt ist, und ein zweites D-Flip-Flop 233, welchem das zweite Signal 12 am Dateneingang und das dritte Signal 13 am Takteingang zugeführt ist. Dabei bestimmt das erste D-Flip-Flop 133, ob die Phasenverschiebung zwischen dem ersten Signal 11 und dem dritten Signal 13 an der dritten Stelle 3 positiv oder negativ ist, und das zweite D-Flip-Flop 233, ob die Phasenverschiebung zwischen dem zweiten Signal 12 und dem dritten Signal 13 an der dritten Stelle 3 positiv oder negativ ist. Das dritte Signal 13 entspricht dabei dem an der dritten Stelle 3 zu synchronisierenden Signal. Dabei ist das Vorzeichen Vz1,3 bzw. Vz2,3 positiv, wenn der Ausgang des D-Flip-Flops 123 bzw. des D-Flip-Flops 233 den Digitalwert 1 annimmt, sonst negativ.
  • Das Vorgehen zur Ermittlung einer ersten Phasenverschiebung x1,3 zwischen dem ersten Signal 11 und dem dritten Signal 13 an der dritten Stelle 3 sowie einer zweiten Phasenverschiebung x2,3 zwischen dem zweiten Signal 12 und dem dritten Signal 13 an der dritten Stelle 3 entspricht dabei dem Vorgehen zur Ermittlung der Phasenverschiebung x2,1 zwischen dem ersten Signal 11 und dem zweiten Signal 12 an der ersten Stelle 1, welches vorab beschrieben wurde. Über die Verzögerungsvorrichtung 23 wird in einem ersten Schritt ein Initialisierungswert für die individuelle Verzögerung V3 eingestellt und über den Ausgang des ersten D-Flip-Flops 133 bestimmt, ob das Vorzeichen der Phasenverschiebung zwischen dem erste Signal 11 und dem dritten Signal 13 positiv oder negativ ist. Je nach Vorzeichen wird die individuelle Verzögerung V3 mit Hilfe der Verzögerungsvorrichtung 23 um die vorbestimmte Zeitdauer erhöht oder erniedrigt, bis das Vorzeichen der Phasenverschiebung seinen Wert wechselt. Das Produkt aus der vorbestimmten Zeitdauer und der Häufigkeit, mit welcher die individuelle Verzögerung bis zum Vorzeichenwechsel erhöht oder erniedrigt werden musste, ergibt den Betrag der Phasenverschiebung zwischen dem ersten Signal 11 und dem dritten Signal 13 an der dritten Stelle 3. Dabei ergibt sich das Vorzeichen dieser Phasenverschiebung aus dem Vorzeichen vor dem Vorzeichenwechsel. In gleicher Weise wird die Phasenverschiebung x2,3 zwischen dem zweiten Signal 12 und dem dritten Signal 13 an der dritten Stelle 3 mit Hilfe des zweiten D-Flip-Flops 233 ermittelt, wobei die individuelle Verzögerung ebenfalls durch die Verzögerungsvorrichtung 23 vorgegeben wird. Mit anderen Worten ist es bei dieser Ausführungsform nicht möglich, die Phasenverschiebung zwischen dem ersten Signal 11 und dem dritten Signal 13 an der dritten Stelle 3 und die Phasenverschiebung zwischen dem zweiten Signal 12 und dem dritten Signal 13 an der dritten Stelle 3 gleichzeitig zu ermitteln, da zur Ermittlung dieser beiden Phasenverschiebungen jeweils die Verzögerungsvorrichtung 23 benötigt wird.
  • Bei der Vorrichtung der 1 werden die Phasenverschiebung x1,4 zwischen dem ersten Signal 11 und dem vierten Signal 14 an der vierten Stelle 4, die Phasenverschiebung x2,4 des zweiten Signals 12 und des vierten Signals 14 an der vierten Stelle 4, die Phasenverschiebung x1,5 des ersten Signals 11 und des fünften Signals 15 an der fünften Stelle 5 und die Phasenverschiebung x2,5 zwischen dem zweiten Signal 12 und dem fünften Signal 15 an der fünften Stelle 5 in der gleichen Weise ermittelt.
  • Mit der vorab angegebenen Gleichung (13) lässt sich aus der ersten Phasenverschiebung x1,i und der zweiten Phasenverschiebung x2,i sowie der Kenntnis der Laufzeit T2,1 (gleich der Lauf zeit T1,2) (zur Berechnung von T1,2 bzw. T2,1 siehe Gleichung (8)) die individuelle Verzögerung Vi (i ε {2, 3, 4}) für jedes Signal an der entsprechenden Stelle bestimmen. Wird diese individuelle Verzögerung Vi für jedes Signal mit Hilfe der jeweiligen Verzögerungsvorrichtung 2325 eingestellt, sind das erste Signal 11 an der ersten Stelle 1, das zweite Signal 12 an der zweiten Stelle 2, das dritte Signal 13 an der dritten Stelle 3, das vierte Signal 14 an der vierten Stelle 4 und das fünfte Signal 15 an der fünften Stelle 5 miteinander synchronisiert.
  • In 7a sind die fünf Signale 1115 vor der Synchronisation dargestellt. Dabei ist das erste Signal 1 50 ps langsamer als das vierte Signal 14, während das dritte Signal 13 500 ps, das fünfte Signal 15 1000 ps und das zweite Signal 12 300 ps schneller als das vierte Signal 14 sind. Die Laufzeit T1,2 des ersten Signals 11 von der ersten Stelle 1 bis zur zweiten Stelle 2 beträgt 400 ps und die Laufzeit T2,1 des zweiten Signals 12 von der zweiten Stelle 2 bis zur ersten Stelle 1 beträgt 320 ps, was bedeutet, dass absichtlich ein Laufzeitfehler angenommen ist, da normalerweise ein Unterschied zwischen der Laufzeit T1,2 und der Laufzeit T2,1 zumindest deutlich geringer ist. Als vorbestimmte Zeitdauer zur Verringerung bzw. Erhöhung der individuellen Verzögerung zur Bestimmung der ersten Phasenverschiebung x1,i und zweiten Phasenverschiebung x2,i an der jeweiligen Stelle 15 wurde wiederum eine Schrittgröße von 100 ps verwendet.
  • Die Ergebnisse einer Synchronisation unter diesen Voraussetzungen sind für die fünf Signale 1115 in 7b angegeben. Man erkennt, dass die Signale zwar nicht optimal synchronisiert sind, aber im Vergleich zu den in 7a dargestellten Phasenverläufen deutlich besser synchronisiert sind.
  • Es sei darauf hingewiesen, dass die Güte einer erfindungsgemäßen Synchronisation maßgeblich von einer Genauigkeit abhängt, mit welcher eine individuelle Verzögerung durch die Verzögerungsvorrichtungen 2125 eingestellt werden kann. Je genauer eine individuelle Verzögerung eingestellt werden kann, desto kleiner kann die vorbestimmte Zeitdauer bzw. eine Schrittweite zur Ermittlung einer Phasenverschiebung sein und desto genauer kann die Phasenverschiebung ermittelt werden und desto genauer kann schließlich eine ermittelte Phasenverschiebung durch die Einstellung einer individuellen Verzögerung Vi ausgeregelt werden.
  • Um Zweideutigkeiten bei der erfindungsgemäßen Synchronisation zu vermeiden, sollte das Verfahren nur eingesetzt werden, wenn die ermittelten Phasenverschiebungen unterhalb eines Viertels einer Taktlänge der zu synchronisierenden Signale 1115 liegt. Anders ausgedrückt, sollte eine Digitalschaltung, bei welcher das erfindungsgemäße Verfahren eine maximale Phasenverschiebung zwischen zwei zu synchronisierenden Signalen 1115 bestimmt, welche größer als ein Viertel der Taktlänge dieser Signale 1115 ist, als fehlerhaft erachtet werden. Somit kann das erfindungsgemäße Verfahren auch als Testverfahren zur Ermittlung fehlerhafter Digitalschaltungen eingesetzt werden.
  • In 8 ist eine zweite Ausführungsform einer erfindungsgemäßen Vorrichtung 20 zur Synchronisation von mehreren Signalen innerhalb einer Digitalschaltung dargestellt. Zur Vereinfachung werden im Vergleich zu der in 1 dargestellten Vorrichtung 10 bei der Vorrichtung 20 der 8 nur drei Signale 1113 an drei verschiedenen Stellen 13 synchronisiert. Der Aufbau entspricht sonst, bis auf die im Folgenden erläuterten Unterschiede, dem Aufbau der Vorrichtung 10 in 1, weshalb er hier nicht wiederholt wird.
  • Der wesentliche Unterschied zwischen der Vorrichtung 20 und der Vorrichtung 10 besteht darin, dass die Vorrichtung 20 der 8 zusätzlich eine Steuerung 6 aufweist, mit welcher die drei Signale 13 synchronisiert werden können. Dazu ist die Steuerung 6 in der Lage, die individuelle Verzögerung mit Hilfe der Verzögerungsvorrichtungen 2123 einzustellen und kann die Ausgänge der D-Flip-Flops der Detektorvorrichtungen 3133 auswerten, da die Steuerung 6 eingangsseitig mit deren Ausgängen verbunden ist. Somit ist die Steuerung 6 in der Lage, die erste Phasenverschiebung x1,i und die zweite Phasenverschiebung x2,i an einer beliebigen Stelle 13 zu bestimmen, indem sie die individuelle Verzögerung Vi an dieser Stelle über die jeweilige entsprechende Verzögerungsvorrichtung 2123 einstellt und schrittweise erhöht oder erniedrigt, wobei sie jeweils den entsprechenden Ausgangs des D-Flip-Flops überwacht, bis es zu einem Vorzeichenwechsel kommt. Nachdem die Steuerung 6 die erste Phasenverschiebung x1,i und die zweite Phasenverschiebung x2,i an jeder Stelle berechnet hat (wie bereits mehrfach erwähnt, wird an der ersten Stelle 1 nur die zweite Phasenverschiebung x2,1 und an der zweiten Stelle 2 nur die erste Phasenverschiebung x1,2 berechnet), kann die Steuerung 6 daraus die individuellen Verzögerungen Vi bestimmen, welche mit Hilfe der jeweiligen Verzögerungsvorrichtung 2123 eingestellt werden, so dass die drei Signale 1113 anschließend synchronisiert sind.
  • In 9 ist eine erfindungsgemäße Digitalschaltung 30 dargestellt, welche die in 1 dargestellten Vorrichtung 10 umfasst. Da die Vorrichtung 10 keine Steuerung aufweist, um das erfindungsgemäße Synchronisationsverfahren selbst auszuführen, sind die Ausgänge der D-Flip-Flops der Phasendetektorvorrichtungen 3135 und die Eingänge zum Einstellen der fünf Verzögerungsvorrichtungen 2125 von außen zugänglich, was über die Bezugszeichen 38 und 39 angedeutet ist. Dabei sei darauf hingewiesen, dass dazu nicht unbedingt fünf bzw. acht Eingangs- bzw. Ausgangsanschlüsse der Digitalschaltung 30 notwendig sind. In 9 soll nur schematisch angedeutet sein, dass die Ausgänge der D-Flip-Flops der Phasendetektorvorrichtungen 3135 (siehe 1) von außen erfassbar sind und dass die Verzögerungsvorrichtungen 2125 (siehe 1) von außen einstellbar sind.
  • In 10 ist ein erfindungsgemäßer Automat dargestellt, mit welchem mehrere erfindungsgemäße Digitalschaltungen 30 derart bearbeitet werden können, dass innerhalb jeder dieser Digitalschaltungen 30 mehrere Signale an verschiedenen Stellen mittels des erfindungsgemäßen Verfahrens synchronisiert werden können. Anders ausgedrückt ist der erfindungsgemäßer Automat 50 derart ausgestaltet, dass er durch eine entsprechende Einstellung der Verzögerungsvorrichtungen 2125 (in 1) und eine entsprechende Auswertung der Detektorvorrichtungen 3135 (in 1) derart für jedes zu synchronisierende Signal 1115 (in 1) eine individuelle Verzögerung Vi bestimmt, so dass, wenn die jeweiligen Verzögerungsvorrichtungen 2125 (in 1) auf die jeweilige individuelle Verzögerung Vi eingestellt werden, die zu synchronisierenden Signale 1115 (in 1) miteinander synchronisiert sind.
  • Bei einer bevorzugten Ausführungsform ist der erfindungsgemäße Automat 50 zusätzlich zum Test der Digitalschaltungen 30 ausgestaltet. Dabei könnte der Automat 50 überprüfen, ob die Phasenverschiebung zwischen zwei zu synchronisierenden Signalen 1115 (in 1) oberhalb einer vorbestimmten Schwelle liegt, und eine Digitalschaltung 30 als fehlerhaft erachten, wenn dies der Fall ist.

Claims (21)

  1. Synchronisationsverfahren für eine Digitalschaltung (30), wobei an jeder Stelle von mehreren unterschiedlichen Stellen (15) der Digitalschaltung (30) jeweils ein zu synchronisierendes Signal (1115) auftritt, wobei jedes zu synchronisierendes Signal (1115) eine individuelle Laufzeit (29) aufweist, wenn es an seine entsprechende Stelle (15) gelangt, wobei aus den mehreren Stellen (15) eine erste Stelle (1) und eine zweite Stelle (2) ausgewählt werden, wobei ein erstes Signal (11), welches das zu synchronisierende Signal (11) der ersten Stelle (1) ist, über eine erste Leitung (41) geführt wird, welche bei der ersten Stelle (1) beginnt, bei der zweiten Stelle (2) endet und jede der Stellen (15) genau einmal berührt, wobei ein zweites Signal (12), welches das zu synchronisierende Signal (12) der zweiten Stelle (2) ist, über eine zweite Leitung (42) geführt wird, welche bei der zweiten Stelle (2) beginnt, bei der ersten Stelle (1) endet und jede der Stellen (15) genau einmal berührt, wobei für jede Stelle (15) eine erste Phasenverschiebung zwischen dem zu synchronisierenden Signal (1115) dieser Stelle (15) und dem ersten Signal (11) und eine zweite Phasenverschiebung zwischen dem zu synchronisierenden Signal (1115) dieser Stelle (15) und dem zweiten Signal (12) bestimmt wird, und wobei aus der ersten und zweiten Phasenverschiebung aller Stellen für jede Stelle (15) eine Verzögerung bestimmt wird, mit welcher das zu synchronisierende Signal (1115) der jeweiligen Stelle (15) zur Synchronisation beaufschlagt wird.
  2. Synchronisationsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Laufzeit (T1,2) des ersten Signals (11) von der ersten Stelle (1) zu der zweiten Stelle (2) gleich einer Laufzeit (T2,1) des zweiten Signals (12) von der zweiten Stelle (2) zu der ersten Stelle (1) ist.
  3. Synchronisationsverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das erste Signal (11) an der ersten Stelle (1) mit dem zweiten Signal (12) an der zweiten Stelle (2) synchronisiert wird, indem nur die zweite Phasenverschiebung x2,1 an der ersten Stelle (1) und die erste Phasenverschiebung x12 an der zweiten Stelle (2) bestimmt werden, und dass zur Synchronisation des ersten Signals (11) und des zweiten Signals (12), wenn x2,1 > x1,2 ist, das zweite Signal (11) an der ersten Stelle (1) um
    Figure 00290001
    verzögert wird, und dass, wenn x21 < x12 ist, das erste Signal (12) an der zweiten Stelle (2) um
    Figure 00290002
    verzögert wird.
  4. Synchronisationsverfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Laufzeit T1,2 des ersten Signals (11) von der ersten Stelle (1) bis zur zweiten Stelle (2), welche im Wesentlichen auch einer Laufzeit T2,1 des zweiten Signals (12) von der zweiten Stelle (2) bis zur ersten Stelle (1) entspricht, bestimmt wird, indem nur die zweite Phasenverschiebung x2,1 an der ersten Stelle (1) und die erste Phasenverschiebung x1,2 an der zweiten Stelle (2) bestimmt werden, und wobei gilt:
    Figure 00290003
  5. Synchronisationsverfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Verzögerung Vi der i-ten Stelle (24) durch folgende Formel bestimmt wird:
    Figure 00300001
    wobei T1,2 die Laufzeit des ersten Signals (11) von der ersten Stelle (1) bis zur zweiten Stelle (2), x1,i die erste Phasenverschiebung der i-ten Stelle (24) und x2,i die zweite Phasenverschiebung der i-ten Stelle (24) ist, und wobei vorausgesetzt ist, dass das erste Signal (11) von der ersten Stelle (1) mit dem zweiten Signal (12) von der zweiten Stelle (2) synchronisiert ist.
  6. Synchronisationsverfahren nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass mindestens eine Phasenverschiebung zwischen zwei Signalen derart bestimmt wird, dass ein Delay, mit welchem eines der zwei Signale beaufschlagt wird, solange schrittweise in eine Richtung geändert wird, bis ein Vorzeichenwechsel einer Phasenverschiebung unter Berücksichtigung des Delays auftritt, wobei das somit ermittelte Delay der Phasenverschiebung zwischen den zwei Signalen entspricht.
  7. Vorrichtung zur Synchronisation einer Digitalschaltung, wobei bei der Synchronisation mehrere Stellen der Digitalschaltung hinsichtlich ihrer Signale, welche an diesen Stellen auftreten, zu synchronisieren sind, wobei jedes Signal (1115) eine individuelle Laufzeit aufweist, wenn es an seine entsprechende Stelle (15) gelangt, wobei die Vorrichtung (10; 20) umfasst an einer ersten Stelle (1) und an einer zweiten Stelle (2) der mehreren Stellen (15) jeweils eine Detektorvorrichtung (31; 32) und an den restlichen Stellen (24) jeweils eine erste Detektorvorrichtung und eine zweite Detektorvorrichtung, wobei jede Detektorvorrichtung zur Erfassung eines Vorzeichens einer Phasenverschiebung zwischen zwei an ihren Eingängen anliegenden Signalen (1115) ausgestaltet ist, jeweils eine Verzögerungsvorrichtung (2125) pro Stelle, mit welcher das an dieser Stelle (15) zu synchronisierende Signal (1115) mit einer individuellen Verzögerung beaufschlagbar ist, und eine erste Leitung (41), welcher ein an der ersten Stelle (1) zu synchronisierendes Signal (11) an der ersten Stelle (1) zuführbar ist, welche jeweils mit einem Eingang der ersten Detektorvorrichtung der restlichen Stellen (24) und welche mit einem Eingang der Detektorvorrichtung (32) an der zweiten Stelle (2) verbunden ist, und eine zweite Leitung (42), welcher ein an der zweiten Stelle (2) zu synchronisierendes Signal (12) an der zweiten Stelle (2) zuführbar ist, welche jeweils mit einem Eingang der zweiten Detektorvorrichtung der restlichen Stellen (24) und welche mit einem Eingang der Detektorvorrichtung (31) der ersten Stelle (1) verbunden ist, und wobei einem jeweils weiteren Eingang jeder Detektorvorrichtung ein an der entsprechenden Stelle (15) zu synchronisierendes Signal (1115) zuführbar ist.
  8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Vorrichtung (10; 20) derart ausgestaltet ist, dass die erste Leitung (41) und die zweite Leitung (42) mit einem minimal möglichen Abstand voneinander verlaufen.
  9. Vorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass jede Detektorvorrichtung jeweils ein Flip-Flop zur Ermittlung des Vorzeichens der Phasenverschiebung der jeweiligen beiden an den Eingängen der Detektorvorrichtung anliegenden Signale umfasst, wobei eines der jeweiligen beiden Signale einem Dateneingang und das andere einem Takteingang des Flip-Flops zuführbar ist.
  10. Vorrichtung nach einem der Ansprüche 7–9, dadurch gekennzeichnet, dass die Vorrichtung (20) zusätzlich eine Steuervorrichtung (6) umfasst, welche derart ausgestaltet ist, dass sie für jede Detektorvorrichtung eine Phasenverschiebung der an ihren Eingängen anliegenden Signalen bestimmt, und dass ausgehend von diesen Phasenverschiebungen jede Verzögerungsvorrichtung (2125) derart einstellt, dass die zu synchronisierenden Signale (1115) synchronisiert sind.
  11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass die Vorrichtung (20) derart ausgestaltet ist, dass sie zur Bestimmung der Phasenverschiebung von an den Eingängen einer der Detektorvorrichtungen (20) anliegenden Signalen (1115) ausgehend von einer Ausgangsverzögerung die individuelle Verzögerung solange schrittweise in einer Richtung verändert, bis das Vorzeichen der Phasenverschiebung unter Berücksichtigung der individuellen Verzögerung wechselt, und dass die individuelle Verzögerung, welche zum Zeitpunkt dieses Vorzeichenwechsels vorliegt, die zu bestimmende Phasenverschiebung ist.
  12. Vorrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Steuervorrichtung (6) zur Durchführung des Verfahrens nach einem der Ansprüche 1–6 ausgestaltet ist.
  13. Vorrichtung nach einem der Ansprüche 7–12, dadurch gekennzeichnet, dass die zu synchronisierende Digitalschaltung (30) die Vorrichtung (10; 20) umfasst und derart ausgestaltet ist, dass die zu synchronisierenden Signale (1115) der Digitalschaltung (30) den Detektorvorrichtungen eingangsseitig zugeführt sind.
  14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass die Digitalschaltung (30) derart ausgestaltet ist, dass für jede Detektorvorrichtung das Vorzeichen der Phasenverschiebung von außerhalb der Digitalschaltung (30) zugänglich ist, und dass die individuelle Verzögerung von außerhalb der Digitalschaltung (30) einstellbar ist.
  15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass ein Automat (50) zur Synchronisation der Digitalschaltung (30) vorhanden ist, dass mehrere Stellen (15) der Digitalschaltung (30) hinsichtlich ihrer Signale (1115), welche an diesen Stellen (15) auftreten, zu synchronisieren sind, dass der Automat (50) derart ausgestaltet ist, dass er für jede Detektorvorrichtung eine Phasenverschiebung von an den Eingängen der jeweiligen Detektorvorrichtung anliegenden Signalen (1115) erfasst, und dass er ausgehend von diesen Phasenverschiebungen die individuelle Verzögerung für jede Verzögerungsvorrichtung (2125) derart berechnet und einstellt, dass die zu synchronisierenden Signale (1115) synchronisiert sind.
  16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, dass der Automat (50) derart ausgestaltet ist, dass er die Phasenverschiebungen nacheinander bestimmt.
  17. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, dass der Automat (50) derart ausgestaltet ist, dass er mindestens zwei Phasenverschiebungen gleichzeitig bestimmt.
  18. Vorrichtung nach einem der Ansprüche 15–17, dadurch gekennzeichnet, dass der Automat (50) derart ausgestaltet ist, dass er die individuellen Verzögerungen nacheinander einstellt.
  19. Vorrichtung nach einem der Ansprüche 15–17, dadurch gekennzeichnet, dass der Automat (50) derart ausgestaltet ist, dass er mindestens zwei individuelle Verzögerungen gleichzeitig einstellt.
  20. Vorrichtung nach einem der Ansprüche 15–19, dadurch gekennzeichnet, dass der Automat (50) derart ausgestaltet ist, dass er zur Bestimmung der Phasenverschiebung von an den Eingängen einer der Detektorvorrichtungen anliegenden Signalen (1115) für mindestens eine Detektorvorrichtung die individuelle Verzögerung, welcher der Stelle (15) der Detektorvorrichtung zugeordnet ist, solange schrittweise in eine Richtung verändert, bis der Automat (50) erfasst, dass das Vorzeichen der Phasenverschiebung unter Berücksichtigung der individuellen Verzögerung wechselt, und dass der Automat (50) die individuelle Verzögerung, welche zum Zeitpunkt dieses Vorzeichenwechsels vorliegt, als die zu bestimmende Phasenverschiebung dieser Detektorvorrichtung erfasst.
  21. Vorrichtung nach einem der Ansprüche 15–20, dadurch gekennzeichnet, dass der Automat (50) zur Durchführung des Verfahrens nach einem der Ansprüche 1–6 ausgestaltet ist.
DE102005061947A 2005-12-23 2005-12-23 Synchronisationsverfahren sowie entsprechende Vorrichtung und Digitalschaltung und ein Automat zur Synchronisation einer Digitalschaltung Expired - Fee Related DE102005061947B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005061947A DE102005061947B4 (de) 2005-12-23 2005-12-23 Synchronisationsverfahren sowie entsprechende Vorrichtung und Digitalschaltung und ein Automat zur Synchronisation einer Digitalschaltung
US11/644,084 US7764755B2 (en) 2005-12-23 2006-12-22 Synchronization of a digital circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005061947A DE102005061947B4 (de) 2005-12-23 2005-12-23 Synchronisationsverfahren sowie entsprechende Vorrichtung und Digitalschaltung und ein Automat zur Synchronisation einer Digitalschaltung
DE102005063461 2005-12-23

Publications (2)

Publication Number Publication Date
DE102005061947A1 DE102005061947A1 (de) 2007-07-05
DE102005061947B4 true DE102005061947B4 (de) 2008-07-10

Family

ID=38135624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005061947A Expired - Fee Related DE102005061947B4 (de) 2005-12-23 2005-12-23 Synchronisationsverfahren sowie entsprechende Vorrichtung und Digitalschaltung und ein Automat zur Synchronisation einer Digitalschaltung

Country Status (2)

Country Link
US (1) US7764755B2 (de)
DE (1) DE102005061947B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7805627B2 (en) * 2007-03-29 2010-09-28 Intel Corporation Clock synchronization scheme for deskewing operations in a data interface

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19510038C1 (de) * 1995-03-20 1996-08-14 Siemens Nixdorf Inf Syst Anordnung zum Autokalibrieren der Taktverteilung bei synchronen digitalen Schaltungen
US6323716B1 (en) * 1998-09-28 2001-11-27 Nec Corporation Signal distributing circuit and signal line connecting method
WO2002023715A2 (en) * 2000-09-13 2002-03-21 Intel Corporation Digital clock skew detection and phase alignment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239681B2 (en) * 2003-05-09 2007-07-03 Hewlett-Packard Development Company, L.P. System and method for maintaining a stable synchronization state in a programmable clock synchronizer
US7483499B2 (en) * 2004-01-30 2009-01-27 Infineon Technologies Ag Receiver circuit and a method for its operation
JP4533715B2 (ja) * 2004-10-07 2010-09-01 川崎マイクロエレクトロニクス株式会社 位相比較器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19510038C1 (de) * 1995-03-20 1996-08-14 Siemens Nixdorf Inf Syst Anordnung zum Autokalibrieren der Taktverteilung bei synchronen digitalen Schaltungen
US6323716B1 (en) * 1998-09-28 2001-11-27 Nec Corporation Signal distributing circuit and signal line connecting method
WO2002023715A2 (en) * 2000-09-13 2002-03-21 Intel Corporation Digital clock skew detection and phase alignment

Also Published As

Publication number Publication date
US7764755B2 (en) 2010-07-27
US20070147563A1 (en) 2007-06-28
DE102005061947A1 (de) 2007-07-05

Similar Documents

Publication Publication Date Title
DE69634783T2 (de) System zur phasenanpassung für eine synchrone logische schaltung
DE60204597T2 (de) Kompakter automatischer tester (ate) mit zeitstempel-system
DE19915398B4 (de) Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät
DE112005001517B4 (de) Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen
DE60002567T2 (de) Dynamische wellenpipelineschnittstellenanordnung und verfahren dafür
DE602005002931T2 (de) Prüfung eines Testobjekts mit Abtastung vom Taktsignal und vom Datensignal
DE60211822T2 (de) Verfahren und Vorrichtung zur Synchronisierung eines mehrstufigen Multiplexers
DE112006003101T5 (de) Verfahren und Vorrichtung zum Einstellen von synchronen Taktsignalen
DE10002370A1 (de) LSI-Testvorrichtung, sowie Zeitverhaltenkalibrierverfahren zur Verwendung hiermit
DE10297436T5 (de) Zeitgenerator und Prüfvorrichtung
DE4226719A1 (de) Pruefvorrichtung und verfahren zum pruefen elektronischer bauteile
DE2805940C2 (de) Elektronisches Steuersystem für Analogschaltungen
DE10131712B4 (de) Elektronisches Bauelement, Testereinrichtung und Verfahren zur Kalibrierung einer Testereinrichtung
EP0564923A2 (de) Verfahren und Vorrichtung zur Phasenmessung
DE102005061947B4 (de) Synchronisationsverfahren sowie entsprechende Vorrichtung und Digitalschaltung und ein Automat zur Synchronisation einer Digitalschaltung
DE10231419B4 (de) Vorrichtung und Verfahren zur Kalibrierung von Signalen
EP1148647A2 (de) Schaltungsanordnung zum Empfang von wenigstens zwei digitalen Signalen
DE102005039450B4 (de) Verfahren und Netzwerk zur synchronen Bearbeitung und Bereitstellung von Daten
DE69833410T2 (de) Vorrichtung zur Phasenanpassung
EP2088522B1 (de) Verfahren und Vorrichtung zur Emulation von Hardwarebeschreibungsmodellen zur Herstellung von Prototypen für integrierte Schaltungen
EP3244325B1 (de) Verfahren zur zeitlich synchronisierten ausgabe und/oder zeitlich synchronisierten verarbeitung von signalen
DE102007044243A1 (de) Hochpräzise Laufzeitmessung durch Ausnutzung parasitärer Effekte integrierter Schaltungen
DE10037477A1 (de) Anordnung und Verfahren zum Kalibrieren einer Schnittstelle für mehrkanalige synchronisierte Datenübertragung
DE102008004828A1 (de) Anordnung und Verfahren für Mehrkomponentenmodul-Fly-By-Ausgabeabgleich
DE2812241C2 (de) Einrichtung zur Dateneingabe und Datenausgabe in bzw. aus einem Mikroprozessor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8172 Supplementary division/partition in:

Ref document number: 102005063461

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 102005063461

Country of ref document: DE

Kind code of ref document: P

AH Division in

Ref document number: 102005063461

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee