-
HINTERGRUND DER ERFINDUNG
-
Technisches Gebiet der
Erfindung
-
Die
vorliegende Erfindung betrifft die Synchronisierung von Multiplexern,
und insbesondere ein Verfahren und eine Vorrichtung zum Synchronisieren
von mehrstufigen Multiplexern.
-
Beschreibung
des verwandten Standes der Technik
-
Ein
Multiplexer ist eine Vorrichtung, die mehrere Datenströme in einen
einzigen Datenstrom höherer
Geschwindigkeit kombiniert. Manche Multiplexer können als Parallel-Serien-Wandler betrachtet werden.
Ein in 1 gezeigter N:1-Multiplexer empfängt N-Ströme von Eingangsdaten
mit einer Rate R und erzeugt einen Datenstrom mit einer Datenrate von
N*R. Ein vereinfachtes Blockdiagramm des N:1-Multiplexers ist in 2 gezeigt.
Ein Eingangsregister speichert parallel einen Bit-Wert aus einem
jeden Eingangs-Datenstrom. Ein Auswahlschalter ist zwischen dem
Ausgang eines jeden Bits aus dem Eingangsregister und dem Ausgang
des N:1-Multiplexers verbunden. Ein Zähler mit N-Zuständen zählt zyklisch
durch N verschiedene Zählerzustände. Die Ausgabe
des Zählers
steuert einen Steuereingang des Auswahlschalters an. Auf diese Weise
verbindet der Auswahlschalter sequentiell den Ausgang des N:1-Multiplexers
mit dem Ausgang eines jeden Bits aus dem Eingabe-Register. Beispielsweise
verläuft die
Reihenfolge der Verbindung mit dem Multiplexerausgang vom obersten
Bit des Eingabe-Registers zum untersten Bit desselben, wie in 2 gezeigt
ist. Die Übertragungs-Ausgabe
("carry output") des Zählers mit
N-Zuständen
treibt den Takteingang des Eingabe-Registers. Bei einer Eingabedatenrate
R beträgt
die Trktfrequenz des Zählers
mit N-Zuständen N*R,
und die Taktfrequenz des Eingabe-Registers beträgt R.
-
Aus
Praktikabilitätsgründen werden
Multiplexer typischerweise unter Verwendung von Multiplexer-Schaltungen
geringerer Größe implementiert. 3 ist
ein Blockdiagramm einer Implementierung eines mehrstufigen Multiplexers.
Der mehrstufige Multiplexer verwendet in einer ersten Stufe N M:1-Multiplexer-Schaltungen
oder Unter-Multiplexer, die parallel mit einer Eingabedatenrate
R arbeiten. In einer zweiten Stufe empfängt eine einzige N:1-Multiplexer-Schaltung
die Ausgabe einer jeden M:1-Multiplexer-Schaltung mit einer Eingabedatenrate
M*R. Die Ausgabe der N:1-Multiplexer-Schaltung hat eine Datenrate
von M*N*R.
-
In
dem in 3 gezeigten mehrstufigen Multiplexer müssen die
Multiplexer-Schaltungen der ersten Stufe miteinander synchronisiert
werden, so daß die
von dem mehrstufigen Multiplexer erzeugten Daten eine vorhersagbare
Reihenfolge aufweisen. Die Multiplexer-Schaltungen in der ersten
Stufe sind synchronisiert, wenn die darin vorhandenen Zähler mit N-Zuständen alle
im selben Zustand sind. 4 zeigt den mehrstufigen Multiplexer,
der die korrekte Reihenfolge der Ausgabebits erzeugt, wenn die Multiplexer-Schaltungen
miteinander synchronisiert sind. Im Gegensatz dazu zeigt 5 den
mehrstufigen Multiplexer, wenn eine Multiplexer-Schaltung in der ersten Stufe desselben
nicht mit den anderen Multiplexer-Schaltungen synchronisiert ist.
-
Wenn
zum ersten Mal eine Spannung an einen mehrstufigen Multiplexer angelegt
wird, nehmen die internen Zähler
(mit N-Zuständen)
anfänglich
zufällige
Zustände
an. Demzufolge werden die Multiplexer-Schaltungen in der ersten
Stufe eines mehrstufigen Multiplexers anfanglich nicht miteinander
synchronisiert sein. Eine herkömmliche
Herangehensweise zum Synchronisieren der internen Zähler in
einem mehrstufigen Multiplexer sieht vor, daß die internen Zähler zurückgesetzt
werden können,
so daß die internen
Zähler
gleichzeitig mit einem einzigen Zurücksetz-Signal zurückgesetzt
werden können.
Dieser herkömmliche
Synchronisierungsansatz verlangt jedoch, daß das Zurücksetz-Signal für einen
jeden internen Zähler
ein relativ präzises
Timing aufweist, damit es sich mit den notwendigen Set-Up- und Haltezeiten
relativ zu dem Taktsignal verträgt,
welches an die internen Zähler
angelegt wird. In Fällen,
in denen die Multiplexer-Schaltungen in der ersten Stufe in mehr
als einem integrierten Schaltkreis-Chip vorgesehen sind, wird der
herkömmliche
Synchronisierungsansatz mit zunehmender Geschwindigkeit weniger
effektiv.
-
Ein
anderer früherer
Synchronisierungsansatz versetzt die Multiplexer-Schaltungen eines mehrstufigen
Multiplexers in zufällige
Zustände,
bis die Übertragungs-Ausgabesignale,
die durch die internen Zähler
erzeugt werden, zur selben Zeit auftreten. Die Multiplexer-Schaltungen können beispielsweise
dadurch in zufällige
Zustände
versetzt werden, daß der
Reset-Eingang einer jeden Multiplexer-Schaltung mit einem Pseudo-Zufalls-Pulsgenerator verbunden
wird, wie in 6 gezeigt ist. Durch das Zurücksetzen
der Multiplexer-Schaltungen
zu pseudo-zufälligen
Zeiten werden die Multiplexer-Schaltungen effektiv in pseudo-zufällige Zustände versetzt.
Alternativ können
die Multiplexer-Schaltungen dadurch in zufällige Zustände versetzt werden, daß eine jede
Multiplexer-Schaltung zur gleichen Zeit abgeschaltet wird. Es können Unterbrecherschaltungen
verwendet werden, um die Multiplexer-Schaltungen vorübergehend
abzuschalten, wie in 7 gezeigt ist. Ein Nachteil
bei diesem früheren Synchronisierungsansatz
besteht jedoch darin, daß die Übertragungs-Ausgabesignale, die
durch die Multiplexer-Schaltungen erzeugt werden, im Verhältnis zur
Frequenz der Takteingabe der internen Zähler wesentlich langsamer sind.
Die Übertragungs-Ausgabesignale lassen
somit die Timing-Genauigkeit vermissen, die nötig ist, um genau zu bestimmen,
ob die Übertragungs-Ausgabesignale
während
derselben Periode des Taktes des internen Zählers erzeugt sind.
-
Andere
frühere
Synchronisierungstechniken verwenden eingebaute Testvorrichtungen
("built-in-test-equipment", BITE), um Testmuster
an den mehrstufigen Multiplexer anzulegen und den Wert eines jedes
Bits in der Ausgabe, die von dem mehrstufigen Multiplexer erzeugt
wurde, zu beobachten. Wenn die Ausgabedatenrate des mehrstufigen
Multiplexers ansteigt, muß ein
aufwendigeres BITE verwendet werden, um die Bit-Werte zu beobachten,
die durch die mehrstufigen Multiplexer erzeugt werden. Ein aufwendiges
BITE ist nicht wünschenswert,
weil es teuer ist.
-
Die
US 6,201,829 offenbart einen
Testmuster-Generator für
einen mehrstufigen Multiplexer, der eine Steuerung umfaßt, die
mit Dateneingängen
des Multiplexers verbunden ist und die geeignet ist, an diesen ein
Testmuster anzulegen, und eine Schaltung, die mit einem Ausgang
des Multiplexers verbunden ist, um das Testmuster an dem Ausgang
zu analysieren, wobei die Steuerung ferner geeignet ist, zu bestimmen,
ob Unter-Multiplexer des Multiplexers relativ zueinander synchronisiert
sind oder nicht, basierend auf der Analyse des ausgegebenen Testmusters.
-
C.L.
Stout et al.: "10-Gb/s
Silicon Bipolar 8:1 Multiplexer and 1:8 Demultiplexer", IEEE Journal of Solid-State
Circuits, IEEE, New York, USA, Band 28, Nr. 3, 1. März 1993,
Seiten 339 bis 343 offenbart ein Testverfahren für einen mehrstufigen Multiplexer, welches
folgendes umfaßt:
Anlegen eines Testmusters, Messen mindestens einer spektralen Komponente
einer Ausgabe des Multiplexers, die einer Frequenz entspricht, die
harmonisch bzw. im Hin blick auf Oberschwingungen mit einer Eingabedatenrate
des Multiplexers in Beziehung steht, und Bestimmen, ob die Unter-Multiplexer
des Multiplexers miteinander synchronisiert sind oder nicht, ausgehend
von dem Ergebnis des Meß-Schrittes.
-
Beruhend
auf den obigen Ausführungen
besteht ein Bedarf für
die Synchronisierung von Multiplexern auf eine relativ genaue und
preiswerte Weise.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Die
vorliegende Erfindung gibt ein Verfahren zum Synchronisieren eines
mehrstufigen Multiplexers nach Anspruch 1 bzw. 14 an, und eine Vorrichtung
zum Synchronisieren eines mehrstufigen Multiplexers nach Anspruch
19.
-
Die
vorliegende Erfindung überwindet
die Nachteile von früheren
Synchronisierungstechniken und befriedigt einen bedeutenden Bedarf
für ein
Verfahren und eine Vorrichtung zum Synchronisieren von mehrstufigen
Multiplexern. Gemäß beispielhaften
Ausführungsformen
der vorliegenden Erfindung werden Multiplexer-Schaltungen in dem
mehrstufigen Multiplexer synchronisiert, oder es wird veranlaßt, daß es so
aussieht, als wären
sie synchronisiert, basierend auf einer Frequenzantwort der Ausgabe des
Multiplexers. Eine spektrale Komponente der Multiplexerausgabe,
wie beispielsweise der Ausgabeleistungspegel des mehrstufigen Multiplexers,
wird bei einer Frequenz beobachtet, die der Eingabedatenrate des
mehrstufigen Multiplexers entspricht. Ein Testmuster wird während der
Zeit, zu der der Ausgabepegel beobachtet wird, durch den mehrstufigen Multiplexer
geschickt.
-
In
einer beispielhaften Ausführungsform
der vorliegenden Erfindung werden Multiplexer-Schaltungen, die den mehrstufigen Multiplexer
bilden, individuell nacheinander in unterschiedliche Zustände versetzt,
bis der Leistungspegel der Ausgabe des mehrstufigen Multiplexers
bei der Frequenz der Eingabedatenrate minimiert ist oder andernfalls
unter einen vorbestimmten Pegel fällt. Der mehrstufige Multiplexer
ist synchronisiert, wenn der Leistungspegel minimiert ist.
-
In
einer anderen beispielhaften Ausführungsform der vorliegenden
Erfindung wird ein Testmuster an die Dateneingänge der Multiplexer-Schaltungen
angelegt, die den mehrstufigen Multiplexer bilden. Das Timing und
die Ordnung der Bits des Testmusters, welches an die Multiplexer-Schaltungen
angelegt wird, werden geändert,
bis der Leistungspegel der Ausgabe des mehrstufigen Multiplexers
ein Minimum erreicht. Das spezielle Timing und die Ordnung der Testmuster-Bits,
die den minimalen Leistungspegel hervorrufen, werden für die Verwendung
des mehrstufigen Multiplexers während
des normalen Betriebs (d.h., nicht des Test-Betriebs) beibehalten. Auf diese Weise
wird die Dateneingabe in den mehrstufigen Multiplexer modifiziert,
um den Umstand, daß der
mehrstufige Multiplexer außer
der Synchronisierung ist, zu kompensieren.
-
Durch
das Beobachten des Leistungspegels des Ausgabesignals des mehrstufigen
Multiplexers können
Ausführungsformen
der vorliegenden Erfindung relativ effizient bewirken, daß der mehrstufige Multiplexer
als ein synchronisierter mehrstufiger Multiplexer arbeitet, ohne
daß Berechnungen
mit der Ausgabedatenrate des mehrstufigen Multiplexers durchgeführt werden
müssen.
-
Ferner
gibt die Erfindung Ausführungsformen
mit anderen Merkmalen und Vorteilen zusätzlich zu oder anstelle von
den oben diskutierten an. Viele dieser Vorteile und Merkmale werden
aus der folgenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen
offenbar.
-
KURZBESCHREIBUNG
DER FIGUREN
-
Ein
vollständigeres
Verständnis
des Verfahrens und der Vorrichtung der Erfindung kann durch Bezugnahme
auf die folgende detaillierte Beschreibung in Verbindung mit den
beigefügten
Zeichnungen erhalten werden, von denen:
-
1 ein
Diagramm eines herkömmlichen Multiplexers
ist,
-
2 ein
Blockdiagramm des herkömmlichen
Multiplexers von 1 ist,
-
3 ein
Blockdiagramm eines herkömmlichen
mehrstufigen Multiplexers ist,
-
4 ein
Diagramm ist, das den Betrieb eines synchronisierten mehrstufigen
Multiplexers zeigt,
-
5 ein
Diagramm ist, das den Betrieb eines mehrstufigen Multiplexers zeigt,
der außer
Synchronisierung ist,
-
6 ein
Blockdiagramm einer herkömmlichen
Synchronisierungs-Schaltung in Verbindung mit einem mehrstufigen
Multiplexer ist,
-
7 ein
Blockdiagramm einer anderen herkömmlichen
Synchronisierungs-Schaltung in Verbindung mit einem mehrstufigen
Multiplexer ist,
-
8 ein
Blockdiagramm eines mehrstufigen Multiplexers und einer Synchronisierungs-Schaltung zum Synchronisieren
des mehrstufigen Multiplexers gemäß einer beispielhaften Ausführungsform der
vorliegenden Erfindung ist,
-
9 ein
Blockdiagramm eines mehrstufigen Multiplexers ist, an dessen Dateneingang
ein Testmuster durch die Synchronisierungs-Schaltung von 8 angelegt
wird,
-
10 ein
Flußdiagramm
ist, das den Betrieb der Synchronisierungs-Schaltung von 8 zeigt,
-
11 ein
Blockdiagramm einer Synchronisierungsvorrichtung zum Synchronisieren
eines mehrstufigen Multiplexers gemäß einer anderen beispielhaften
Ausführungsform
der vorliegenden Erfindung ist,
-
12 ein
Blockdiagramm einer Synchronisierungsvorrichtung zum Synchronisieren
eines mehrstufigen Multiplexers gemäß einer anderen beispielhaften
Ausführungsform
der vorliegenden Erfindung ist,
-
13 ein
Blockdiagramm ist, welches einen außer Synchronisation befindlichen
mehrstufigen Multiplexer zeigt,
-
14 ein
Blockdiagramm ist, das eine Eimerketten-Operation der Synchronisierungsvorrichtung
von 12 zeigt,
-
15 ein
Blockdiagramm eines Vorkorrektors gemäß der Synchronisierungsvorrichtung
von 12 ist,
-
16 ein
Blockdiagramm ist, welches eine Daten-Vorkorrektur-Operation der
Synchronisierungsvorrichtung von 12 zeigt,
-
17 ein
Blockdiagramm einer Synchronisierungsvorrichtung gemäß einer
anderen beispielhaften Ausführungsform
der vorliegenden Erfindung ist,
-
18 ein
Flußdiagramm
ist, welches den Betrieb der Synchronisierungsvorrichtung von 12 und 17 zeigt,
-
19 ein
Blockdiagramm eines mehrstufigen Multiplexers ist, an den ein dynamisches
Testmuster angelegt wird,
-
20 ein
repräsentatives
lineares Modell des mehrstufigen Multiplexers von 8 ist,
und
-
21 und 22 beispielhafte
Zeigerdiagramme sind, die mit dem Modell von 19 assoziiert
sind.
-
DETAILLIERTE
BESCHREIBUNG DER BEISPIELHAFTEN AUSFÜHRUNGSFORMEN DER ERFINDUNG
-
In 8 ist
eine Synchronisierungsvorrichtung 1 gemäß einer beispielhaften Ausführungsform der
vorliegenden Erfindung gezeigt. Die Synchronisierungsvorrichtung 1 synchronisiert
effektiv mehrstufige Parallel-Serien-Multiplexer, wie beispielsweise
den mehrstufigen Multiplexer 2, mit dem die Synchronisierungsvorrichtung 1 verbunden
ist. Der mehrstufige Multiplexer 2 ist ein Parallel-Serien-Multiplexer
von der Art, wie sie in 2 gezeigt ist. Die Synchronisierungsvorrichtung 1 verwendet
eine Rückkopplung,
um den mehrstufigen Multiplexer 2 basierend auf dessen
Frequenzantwort zu synchronisieren, und insbesondere basierend auf
dem Leistungspegel der Ausgabe des mehrstufigen Multiplexers 2 bei
einer vorbestimmten Frequenz.
-
Der
mehrstufige Multiplexer 2 ist in 8 als ein
zweistufiger Multiplexer gezeigt, der vier 4:1-Multiplexer-Schaltungen 3 in
einer ersten Stufe und eine einzelne 4:1-Multiplexer-Schaltung 4 in
einer zweiten Stufe aufweist. Es versteht sich jedoch, daß die Synchronisierungsvorrichtung
konfiguriert sein kann, um einen beliebigen mehrstufigen Multiplexer
zu synchronisieren.
-
Die
Synchronisierungsvorrichtung 1 synchronisiert den mehrstufigen
Multiplexer 2, indem sie statische Testmuster, d.h., Testmuster,
die sich nicht mit der Zeit ändern,
durch den mehrstufigen Multiplexer 2 schickt und die Multiplexerausgabe
beobachtet. Das Grundprinzip, auf dem die Synchronisierungsvorrichtung 1 basiert,
besteht darin, daß es
statische Datenmuster gibt, die bei gewissen Frequenzen eine nahezu
vollständige
Auslöschung
des Leistungspegels aufweisen, und die wesentlich größere Leistungspegel
bei gewissen Frequenzen aufweisen, wenn die Bit-Positionen der statischen
Datenmuster vertauscht sind. Diese statischen Datenmuster werden
von der Synchronisierungsvorrichtung 1 verwendet, um festzustellen,
daß der
mehrstufige Multiplexer 2 synchronisiert ist.
-
Die
Synchronisierungsvorrichtung 1 enthält eine Steuerung 5,
die die Testmuster für
den mehrstufigen Multiplexer 2 liefert. Gemäß einer
beispielhaften Ausführungsform
der vorliegenden Erfindung versetzt die Steuerung 5 die
Multiplexer-Schaltungen 3 in unterschiedliche Zustände, bis
die Testmuster, die durch den mehrstufigen Multiplexer 2 geschickt werden,
an dessen Ausgang einen vorbestimmten oder minimalen Leistungspegel
bei einer Frequenz er geben, die harmonisch mit der Daten-Eingaberate in
Beziehung steht, wie beispielsweise die Frequenz, die der Daten-Eingaberate
entspricht. Die Testmuster, die von der Steuerung 5 bereitgestellt
werden, sind statische Testmuster, die dazu führen, daß der mehrstufige Multiplexer 2 Datenmuster
des oben beschriebenen Typs erzeugt.
-
Wenn
die Steuerung 5 die Multiplexer-Schaltungen 3 in
unterschiedliche Zustände
versetzt, kann sie beispielsweise die Multiplexer-Schaltungen 3 in im
wesentlichen zufällige
Zustände
versetzen. In diesem Fall enthält
die Steuerung 5 eine Zufalls-Pulsgenerator-Schaltung 15,
die Reset-Signale R1-R4 zu im wesentlichen zufälligen Zeiten erklärt, ähnlich wie
die in 6 gezeigte Reset-Schaltung. Als Resultat daraus
werden die Multiplexer-Schaltungen 3 selektiv und individuell
zu im wesentlichen zufälligen
Zeiten zurückgesetzt.
Es versteht sich jedoch, daß die
Steuerung 5 alternativ andere Hardware, Software oder eine
Kombination der beiden verwenden kann, um die Multiplexer-Schaltungen 3 in
im wesentlichen zufällige
Zustände
zu versetzen. Beispielsweise kann die Steuerung 5 die in 7 gezeigte
Schaltkreis-Unterbrechungsschaltung
enthalten, um vorübergehend
die Spannung an den Multiplexer-Schaltungen 3 aufzuheben.
Es versteht sich, daß die
Steuerung 5 unter Verwendung von anderen Techniken als
derjenigen, die Multiplexer-Schaltungen 3 in im wesentlichen
zufällige
Zustände
zu versetzen, in unterschiedliche Zustände versetzen kann. Die Steuerung 5 kann
unter Verwendung von Softwarebefehlen, die im Speicher 16 der
Steuerung 5 gespeichert sind, Testmuster erzeugen, Rückkopplungssignale beobachten
und andere Steuerungsfunktionen durchführen, die unten beschrieben
sind.
-
Die
Synchronisierungsvorrichtung 1 enthält ferner eine Umschaltschaltung 6,
die zwischen den Testmuster-Ausgängen
der Steuerung 5 und den Dateneingängen des mehrstufigen Multiplexers 2 angeordnet
ist. Die Umschaltschaltung 6 gestattet es der Steuerung 5,
zwischen Testmustern, die von der Steuerung 5 erzeugt sind,
und Daten umzuschalten, die durch eine andere Schaltung während eines
normalen Betriebsmodus (d.h., nicht während des Tests) erzeugt werden.
Der Ausgang der Umschaltschaltung 6 ist mit den Dateneingängen des
mehrstufigen Multiplexers 2 verbunden.
-
Wie
oben gesagt wurde, versetzt die Steuerung 5 die Multiplexer-Schaltungen 3 in
im wesentlichen zufällige
Zustände,
bis das durch den mehrstufigen Multiplexer 2 geschickte
Testmuster einen vorbestimmten oder einen minimalen Leistungspegel
an dessen Ausgang hervorruft. Die Steuerung 5 beobachtet
den Leistungspegel, der an dem Ausgang des mehrstufigen Multiplexers 2 auftritt,
unter Verwendung einer Rückkopplungsschaltung 7.
Die Rückkopplungsschaltung 7 enthält einen
Koppler 8, der einen relativ kleinen Teil des Signals,
das am Ausgang des mehrstufigen Multiplexers 2 auftritt,
abspaltet. Ein Filter 9, wie beispielsweise ein Bandpaßfilter,
ist mit dem Ausgang des Kopplers verbunden. Der Filter 9 filtert
das Signal, das vom Koppler 8 abgespalten wurde, so daß nur Frequenzkomponenten
des Durchlaßbandes
am Ausgang des Filters 9 auftreten. In diesem Fall ist
die Mittenfrequenz des Durchlaßbandes
des Filters 9 gleich der Rate der Eingabedaten in den mehrstufigen
Multiplexer 2. Die Rückkopplungsschaltung 7 enthält ferner
einen Leistungsdetektor 10, der die Ausgabe des Filters 9 empfängt und die
Leistungsmenge in der spektralen Komponente bei der Mittenfrequenz
des Filters 9 mißt.
Die Ausgabe des Leistungsdetektors 10 wird in einen Eingang der
Steuerung 5 zurückgeführt, um
die Rückkopplungsschleife
fertigzustellen, die durch die Rückkopplungsschaltung 7 gebildet
wird.
-
Es
versteht sich, daß der
Filter 9 und der Leistungsdetektor 10 als Analogschaltungen
ausgeführt
sein können.
Obwohl der Filter 9 in der Synchronisierungsvorrichtung 1 als
Bandpaßfilter
beschrieben ist, versteht es sich, daß der Filter 9 ein
Tiefpaßfilter
sein kann, der die Frequenz der Eingabedatenrate durchläßt, während er
deren Oberschwingungen unterdrückt.
Es versteht sich ferner, daß es
für den Fall,
daß nur
relative Leistungspegel von dem Leistungsdetektor 10 bereitgestellt
zu werden brauchen, unnötig
ist, daß der
Leistungsdetektor 10 linear ist oder daß er ansonsten irgendeine bestimmte
Fähigkeit
zur absoluten Kalibrierung aufweist.
-
Wie
oben gesagt wurde, gibt es statische Datenmuster, die eine nahezu
vollständige
Auslöschung des
Leistungspegels bei gewissen Frequenzen aufweisen, und die einen
wesentlich größeren Leistungspegel
bei den gewissen Frequenzen aufweisen, wenn die Bits des statischen
Datenmusters durcheinandergebracht sind. Ein Datenmuster ist das
serielle Datenmuster "1001000101000100", welches ein statisches
Testmuster von "1000001100001100" benötigen würde, um
parallel an einen Eingang des mehrstufigen Multiplexers 2 angelegt
zu werden, damit das Datenmuster an dessen Ausgang auftritt. In 9 ist
gezeigt, wie das Testmuster an den mehrstufigen Multiplexer 2 angelegt
wird. Das Testmuster liefert eine theoretische Nulltiefe von ungefähr 25 dB am
Ausgang des mehrstufigen Multiplexers 2, wenn dieser synchronisiert
ist.
-
Es
sei angenommen, daß die
in 8 oben gezeigte Multiplexer-Schaltung 3 als
Referenz-Multiplexer-Schaltung
betrachtet wird, mit der die anderen drei synchronisiert werden
müs sen.
Man kann sehen, daß die
anderen drei Multiplexer-Schaltungen 3 in 64 möglichen
Kombinationen von Zuständen
sein können.
Da eine jede der drei Multiplexer-Schaltungen 3 mit der
Referenz-Multiplexer-Schaltung 3 synchronisiert werden
muß, damit
das Testmuster an dem Multiplexerausgang einen im wesentlichen ausgelöschten Leistungspegel
erzeugt, müssen
alle 64 möglichen
Kombinationen von Zuständen
untersucht werden.
-
Es
wird jedoch darauf hingewiesen, daß das spezielle Testmuster "1000001100001100" dazu führt, daß bei der
dritten Multiplexer-Schaltung 3 von oben in 8 alle
ihre Dateneingänge
auf eine logische Null gesetzt sind. Die von der dritten Multiplexer-Schaltung 3 erzeugte
Ausgabe wird immer eine logische Null sein und ist daher vom Zustand
unabhängig.
Dementsprechend gibt es nur 16 mögliche
zu untersuchende Zustände
(entsprechend den Zuständen
der zweiten und der vierten Multiplexer-Schaltung 3 von
oben in 8), um die zweite und vierte Multiplexer-Schaltung 3 zu
synchronisieren. Sobald die zweite und die vierte Multiplexer-Schaltung 3 synchronisiert
sind, kann die dritte Multiplexer-Schaltung 3 von oben
in 8 synchronisiert werden, indem das Testmuster "1000001100001100" um eine Taktperiode
verzögert
wird. Das verzögerte
Testmuster lautet "0110100000110000" und ruft an dem
Ausgang eines synchronisierten mehrstufigen Multiplexers 2 das
serielle Muster "1001000101000100" hervor. Da es, nachdem
die zweite und die vierte Multiplexer-Schaltung 3 synchronisiert
sind, nur vier mögliche
Zustände
für die
dritte Multiplexer-Schaltung 3 gibt,
gibt es insgesamt nur 20 mögliche
Zustände
der zweiten, dritten und vierten Multiplexer-Schaltung 3, die
zu untersuchen sind, um den mehrstufigen Multiplexer 2 zu
synchronisieren.
-
Der
Betrieb der Synchronisierungsvorrichtung 1 zum Synchronisieren
des mehrstufigen Multiplexers 2 wird unter Bezugnahme auf 10 beschrieben.
Zuerst wird das Testmuster "1000001100001100" kontinuierlich im
Schritt 14 durch den mehrstufigen Multiplexer 2 geschickt.
Das Testmuster wird parallel an die Dateneingänge des mehrstufigen Multiplexers 2 angelegt,
während
ein Taktsignal an den Takteingang des mehrstufigen Multiplexers 2 angelegt
wird. Im Schritt 41 wird der Pegel der Ausgangsleistung
des mehrstufigen Multiplexers 2 bei der Frequenz gemessen,
die der Eingangdatenrate entspricht. Für den Fall, daß der gemessene Leistungspegel
unterhalb eines vorbestimmten Pegels liegt, entscheidet die Steuerung 5,
daß die
zweite und die vierte Multiplexer-Schaltung 3 (in 8 von
oben betrachtet) mit der ersten Multiplexer-Schaltung 3 synchronisiert
sind.
-
Für den Fall,
daß der
gemessene Leistungspegel nicht unter den vorbestimmten Pegel fällt, wird die
zweite Multiplexer-Schaltung 3 (in 8 von oben
betrachtet) im Schritt 42 in einen verschiedenen Zustand
versetzt. Beispielsweise kann die zweite Multiplexer-Schaltung 3 in
einen im wesentlichen zufälligen
Zustand versetzt werden, indem die zweite Multiplexer-Schaltung 3 zu
einer im wesentlichen zufälligen
Zeit zurückgesetzt
wird. Die Leistungspegelausgabe des mehrstufigen Multiplexers 2 bei
der Frequenz, die der Eingangdatenrate entspricht, wird im Schritt 43 gemessen.
Für den
Fall, daß der
gemessene Leistungspegel unter den vorbestimmten Pegel fällt, entscheidet
die Steuerung, daß die
zweite und die vierte Multiplexer-Schaltung 3 mit der ersten
Multiplexer-Schaltung 3 synchronisiert sind.
-
Für den Fall,
daß der
gemessene Leistungspegel nicht unter den vorbestimmten Pegel fällt, wird die
vierte Multiplexer-Schaltung 3 (in 8 von oben betrachtet)
im Schritt 45 in einen anderen Zustand versetzt, und der
Betrieb kehrt zum Schritt 41 zurück.
-
Es
versteht sich, daß anstatt
die zweite und vierte Multiplexer-Schaltung 3 in unterschiedliche
Zustände
zu versetzen, bis der ausgegebene Leistungspegel unter den vorbestimmten
Pegel fällt,
die Synchronisierungsvorrichtung 1 auch die zweite und die
vierte Multiplexer-Schaltung
in eine Anzahl von unterschiedlichen Zuständen versetzen kann und danach
den Zustand identifizieren kann, der den geringsten oder minimalen
Ausgabeleistungspegel hervorruft.
-
Wenn
die zweite und die vierte Multiplexer-Schaltung 3 mit der
ersten Multiplexer-Schaltung 3 synchronisiert wurden, wird
das Testmuster "0100100000110000", welches das um
eine Periode des Multiplexertaktes verzögerte Testmuster "1000001100001100" ist, im Schritt 46 kontinuierlich durch
den mehrstufigen Multiplexer 2 geschickt. Der Leistungspegel
der Multiplexerausgabe wird im Schritt 47 gemessen. Für den Fall,
daß der
gemessene Leistungspegel nicht unter einen zweiten vorbestimmten
Pegel fällt,
wird die dritte Multiplexer-Schaltung 3 im Schritt 48 in
einen anderen Zustand versetzt, wie beispielsweise einen im wesentlichen
zufälligen
Zustand. Die Schritte 47 und 48 werden wiederholt,
bis der gemessene Leistungspegel unter den zweiten vorbestimmten
Pegel fällt,
an welchem Punkt die Steuerung 5 feststellt, daß alle Multiplexer-Schaltungen 3 miteinander
synchronisiert sind.
-
Es
versteht sich, daß anstatt
die dritte Multiplexer-Schaltung 3 in unterschiedliche
Zustände
zu versetzen, bis der Ausgabeleistungspegel unter den zweiten vorbestimmten
Pegel fällt,
die Synchronisierungsvorrichtung 1 auch die dritte Multiplexer-Schaltung 3 in
eine Reihe von unterschiedlichen Zuständen versetzen kann und danach
den Zustand identifizieren kann, der den geringsten oder einen minimalen
Ausgabeleistungspegel hervorruft.
-
Es
versteht sich, daß das
Testmuster "1000001100001100" im Schritt 46 um
mehr als eine Taktperiode verzögert
werden kann. Beispielsweise kann das Testmuster "1000001100001100" auch um eine Anzahl von Taktperioden
zwischen zwei und 15 verzögert werden. Ferner versteht
es sich, daß andere
Testmuster als das Muster "1000001100001100" beim Synchronisieren
der Multiplexer-Schaltungen 3 verwendet werden können. Beispielsweise
kann das Testmuster "100011010010110" durch den mehrstufigen
Multiplexer 3 geschickt werden. Das Testmuster "100011010010110" liefert eine Nulltiefe
von ungefähr
20 dB am Ausgang des mehrstufigen Multiplexers 2.
-
Wie
oben festgestellt wurde, kann der Betrieb der Synchronisierungsvorrichtung 1 zum
Synchronisieren des mehrstufigen Multiplexers 2 die Fähigkeit
erfordern, die Multiplexer-Schaltungen 3 in
im wesentlichen zufällige
Zustände
zu versetzen. Es wurde jedoch beobachtet, daß es Zustände gibt, in die eine Multiplexer-Schaltung 3 selten
zufällig
versetzt wird. Das exakte Verständnis
hierfür
und Möglichkeiten,
das Phänomen
zu beseitigen, sind nicht gut verstanden. Da manche Multiplexer-Schaltungen 3 selten
im wesentlichen zufällig
in einen gewissen Zustand versetzt werden, kann die Synchronisierungsvorrichtung 1 manchmal
den mehrstufigen Multiplexer 2 ineffizient synchronisieren.
-
11 zeigt
eine Kompensationsvorrichtung 100 gemäß einer anderen beispielhaften
Ausführungsform
der vorliegenden Erfindung. Die Kompensationsvorrichtung 100 ist
in der Lage, es zu kompensieren, wenn der mehrstufige Multiplexer 2 außer Synchronisation
ist, ohne Multiplexer-Schaltungen 3 in unterschiedliche
Zustände
versetzen zu müssen. Statt
dessen beobachtet die Kompensationsvorrichtung 100 die
von dem mehrstufigen Multiplexer 2 erzeugten Ausgabedaten
und wendet auf diese eine Nachverarbeitungs-Korrektur an, die auf
den beobachteten Ausgabedaten basiert. Auf diese Weise kompensiert
die Kompensationsvorrichtung 100 den Umstand, daß der mehrstufige
Multiplexer 2 außer Synchronisation
ist.
-
Insbesondere
enthält
die Kompensationsvorrichtung 100 eine Steuerung 101 und
einen Datenkorrekturblock 102. Die Steuerung 101 ist
in der Lage, den Zustand einer jeden Multiplexer-Schaltung 3 basierend
auf den Daten zu bestimmten, die von dem mehrstufigen Multiple xer 2 erzeugt
werden. Die Steuerung 101 steuert den Datenkorrekturblock 102 so, daß er die
benötigte
Korrektur an den von dem mehrstufigen Multiplexer 2 erzeugten
Daten vornimmt. Obwohl theoretisch die Kompensationsvorrichtung 100 in
der Lage ist, den Umstand, daß der
mehrstufige Multiplexer 2 außer Synchronisation ist, zu
kompensieren, ist die Kompensationsvorrichtung 100 im allgemeinen
unpraktisch, da alle Nachverarbeitungs-Korrekturen bei höheren Geschwindigkeiten stattfinden,
d.h., bei der Datenrate der Ausgabe des mehrstufigen Multiplexers 2.
-
12 zeigt
eine weitere beispielhafte Ausführungsform
der vorliegenden Erfindung, die in der Lage ist, den mehrstufigen
Multiplexer 2 zu synchronisieren, ohne die Multiplexer-Schaltungen 3 in
unterschiedliche Zustände
versetzen zu müssen
und ohne eine Nachverarbeitungs-Korrektur durchzuführen. Allgemein
gesagt ersetzt die Kombinationsschaltung 200 die Nachverarbeitungs-Datenkorrektur
mit einer Vorverarbeitungs-Datenkorrektur. Die Kompensationsschaltung 200 verwendet
dieselbe Rückkopplungsschaltung 7 (Koppler 8,
Filter 9 und Leistungsdetektor 10), die von der
Synchronisierungsvorrichtung 1 von 8 verwendet
wurde. Das von dem Leistungsdetektor 10 erzeugte Rückkopplungssignal wird
in Steuerung 201 eingegeben. Basierend auf dem Leistungspegel,
der vom Leistungsdetektor 10 gemessen wird, initiiert die
Steuerung 201 Vorkorrektur-Operationen, so daß Muster
(Daten- oder Testmuster), die an den Dateneingängen des mehrstufigen Multiplexers 2 angelegt
werden, mit Hinblick auf den Umstand kompensiert werden, daß die Multiplexer-Schaltungen 3 miteinander
außer
Synchronisierung sind.
-
Die
Kompensationsschaltung 200 enthält einen Vorkorrektor 202,
der zwischen dem Datenausgang der Steuerung 201 und den
Dateneingängen des
mehrstufigen Multiplexers 2 angeordnet ist. Der Vorkorrektor 202 wirkt
als ein Schalter, indem er es der Steuerung 201 gestattet,
Testmuster, die von der Steuerung 201 bereitgestellt werden,
und Daten, die durch andere Datenquellen während des normalen Betriebsmodus
bereitgestellt werden, auszuwählen, um
an den mehrstufigen Multiplexer 2 angelegt zu werden. Darüber hinaus
empfängt
der Vorkorrektor 202 Vorkorrektions-Einstellungen von der
Steuerung 201 und führt
Vorkorrektur-Operationen
an (Test- oder Daten-) Mustern aus, die durch den mehrstufigen Multiplexer 2 geschickt
werden, um den Umstand zu kompensieren, daß die Multiplexer-Schaltungen 3 außer Synchronisation
sind.
-
Mit
Hinblick auf die Arten von Vorkorrektur-Operationen, die der Vorkorrektor 202 selektiv durchführt, werden
zuerst Vorkorrekturen für
statische Testmuster, d.h., Testmuster, die sich mit der Zeit nicht ändern, betrachtet.
Um ein Beispiel zu geben, wird eine jede Multiplexer-Schaltung 3 so
beschrieben, daß sie
sequentiell ihre Eingabe-Datenbits der Reihe nach vom oberen Eingabedatenbit
bis zum unteren Eingabe-Datenbit transferiert. Um den Mehrstufen-Multiplexer 2 zu
synchronisieren, wird das Datenbit an der obersten Stelle einer
jeden Multiplexer-Schaltung 3 während desselben Taktzyklus des
Multiplexer-Taktgebers für
die Multiplexer-Schaltung 4 bereitgestellt.
-
Es
sei jedoch angenommen, daß die
zweite Multiplexer-Schaltung 3 von oben in 12 den
anderen Multiplexer-Schaltungen 3 um einen Taktzyklus voraus
ist. 13 zeigt den Fall, bei dem die zweite Multiplexer-Schaltung 3 den
anderen Multiplexer-Schaltungen 3 um einen Taktzyklus voraus
ist. In diesem Szenario besteht die notwendige Vorkorrektur darin,
das obere Eingabe-Datenbit 50 der zweiten Multiplexer-Schaltung 3 zum
(von oben betrachtet) zweiten Eingabe-Datenbit-Ort 60 zu
verschieben, das zweite Eingabe-Datenbit 51 zum dritten
Eingabe-Datenbit-Ort 61, das dritte Eingabe-Datenbit 52 zum
vierten Eingabe-Datenbit-Ort 62 und das vierte Eingabe-Datenbit 53 zum
ersten (oberen) Eingabe-Datenbit-Ort 63 zu verschieben.
Diese Verschiebung, die einer Eimerketten-Operation ("barrel shift operation") äquivalent
ist, ist in 14 dargestellt. Wie zu sehen
ist, führt
die Eimerketten-Vorkorrektur-Operation
an den Daten-Eingabebits 50 bis 53 der zweiten
Multiplexer-Schaltung 3 dazu, daß die Multiplexer-Schaltung 4 das
Datenmuster in der korrekten Reihenfolge empfängt. Auf diese Weise kann der
Vorkorrektor 202 mit einer Eimerketten-Schaltung ausgeführt werden,
um die Ordnung der statischen Datenmuster zu korrigieren, die an
den mehrstufigen Multiplexer 2 angelegt werden, wenn sich der
mehrstufige Multiplexer 2 außer Synchronisation befindet.
-
Es
versteht sich, daß der
Vorkorrektor 202 für
den Fall, daß die
zugehörige
Multiplexer-Schaltung 3 den
anderen Multiplexer-Schaltungen 3 zwei bzw. drei Taktzyklen
voraus ist, die Eingabe-Datenbits um zwei bzw. drei Bit-Stellen
verschieben kann.
-
Unter
weiterer Bezugnahme auf die Arten von Vorkorrektor-Operationen,
die der Vorkorrektor 202 selektiv durchführt, werden
nun Vorkorrekturen von dynamischen Datenmustern, d.h. Datenmustern, die
sich mit der Zeit ändern,
in Betracht gezogen. Eine Multiplexer-Schaltung 3 wird
aufgefrischt oder auf eine andere Weise mit neuen Daten geladen, nachdem
das letzte Datenbit, welches in der Multiplexer-Schaltung 3 gespeichert
ist, mit deren Ausgang verbunden wurde. Anders als in Fällen, bei
denen die von der Steuerung 201 gelieferten Muster statische Muster
sind, ist es, wenn dynamische Muster verwendet werden, wichtig,
daß die
Multiplexer-Schaltungen 3 des mehrstufigen Multiplexers 2 während derselben
Taktperiode des Multiplexertaktgebers aufgefrischt werden. Wenn
eine Multiplexer-Schaltung 3 nicht relativ zu den anderen
Multiplexer-Schaltungen 3 im mehrstufigen Multiplexer 2 synchronisiert
ist, wird die Auffrischzeit für
die außer
Synchronisation befindliche Multiplexer-Schaltung 3 um
eine ganzzahlige Anzahl von Multiplexer-Taktperioden versetzt von
der Auffrischzeit der anderen Multiplexer-Schaltungen 3 stattfinden.
Es ist daher notwendig, die Ankunft von Eingabedaten, die der außer Synchronisation
befindlichen Multiplexer-Schaltungen 3 zugeführt werden,
in einem Ausmaß vorzuziehen
oder zu verzögern,
welches der Anzahl von Multiplexer-Taktperioden entspricht, um die
sich die Multiplexer-Schaltung 3 außer Synchronisation befindet.
Es zeigt sich, daß die
Kompensationsschaltung 200 die Fähigkeit benötigt, das Timing (d.h., die
Verzögerung)
der Dateneingaben der Multiplexer-Schaltungen 3 zu modifizieren,
um in der Lage zu sein, den mehrstufigen Multiplexer 2 zu
synchronisieren.
-
15 zeigt
eine Implementierung des Vorkorrektors 202. Der Vorkorrektor 202 umfaßt programmierbare
Verzögerungselemente 204 und
Eimerketten-Schaltungen 205. Programmierbare Verzögerungselemente 204 führen die
notwendige Signalverzögerung
durch, um einer außer
Synchronisation befindlichen Multiplexer-Schaltung 3 gerecht
zu werden, die zu einer unterschiedlichen Zeit aufgefrischt wird.
Die Eimerketten-Schaltungen 205 verschieben selektiv die
Eingabe-Datenbits in die Multiplexer-Schaltungen 3. Die
Steuerung 201 steuert die Verzögerungselemente 204 und
die Eimerketten-Schaltungen 205 so, daß die Bits des Datenmusters,
welches den Multiplexer-Schaltungen 3 zur Verfügung gestellt
wird, die erwünschte
Verzögerung und
Positionierung aufweisen, um die Asynchronität einer oder mehrerer Multiplexer-Schaltungen 3 zu kompensieren.
-
Wie
oben erwähnt
wurde, kann es notwendig sein, das Timing von Daten-Eingabesignalen,
die an eine Multiplexer-Schaltung 3 angelegt werden, sowohl
vorzuziehen, als auch zu verzögern.
Da das Vorziehen des Timings nicht direkt implementiert werden kann,
wird eine Verzögerung
von vier Taktperioden für
eine jede Dateneingabe einer jeden Multiplexer-Schaltung 3 eingeführt. In
der beispielhaften Ausführungsform
des Vorkorrektors 202 von 15 wird
einer jeden Dateneingabe der Multiplexer-Schaltungen 3 eine
Standardverzögerung
von vier Perioden des Multiplexertaktes auferlegt. Wenn man bedenkt,
daß ein
Vorzie hen des Timings dasselbe ist, wie eine negative Verzögerung,
kann die Signalverzögerung
durch ein jedes Verzögerungselement 204 variiert
werden zwischen einer Taktperiode und sieben Taktperioden des Multiplexertakts.
-
Es
sei wieder die in 12 gezeigte Situation betrachtet,
in der die zweite Multiplexer-Schaltung 3 von
oben den anderen Multiplexer-Schaltungen 3 um einen Taktzyklus
voraus ist. Die Auffrischzeit der zweiten Multiplexer-Schaltung 3 findet
eine Taktperiode früher
statt als die Auffrischzeit der anderen Multiplexer-Schaltungen 3.
Um den Unterschied in den Auffrischzeiten zwischen der zweiten Multiplexer-Schaltung 3 und
den anderen Multiplexer-Schaltungen 3 zu
kompensieren, müssen
die drei obersten Daten-Eingabebits 50 bis 52 in
die zweite Multiplexer-Schaltung 3 um einen einzigen Taktzyklus
des Multiplexertakts vorgezogen werden. Darüber hinaus benötigt das
untere Daten-Eingabebit 53 der zweiten Multiplexer-Schaltung 3 eine
Verzögerung
von drei Taktzyklen. 16 zeigt die Vorkorrektur-Einstellungen für die zweite
Multiplexer-Schaltung 3. Unter Beachtung, daß die obere
Multiplexer-Schaltung 3 die Referenz-Multiplexer-Schaltung
ist, treten die drei oberen Daten-Eingabebits 50 bis 52 in
die zweite Multiplexer-Schaltung 3 eine Taktperiode vor
den Daten-Eingabebits
für die
obere Multiplexer-Schaltung auf (eine Verzögerung von drei Taktperioden
im Vergleich zu vier Taktperioden). Das unterste Daten-Eingabebit 53 der
zweiten Multiplexer-Schaltung 3 tritt drei Taktzyklen nach
den Daten-Eingabebits der ersten Multiplexer-Schaltung 3 auf (sieben Taktperioden verglichen
mit vier Taktperioden). 16 zeigt
darüber
hinaus die Vorkorrekturen, die an der (in 16 von
oben betrachtet) dritten Multiplexer-Schaltung 3 für den Fall
ausgeführt
werden, daß die
dritte Multiplexer-Schaltung 3 um einen Multiplexertakt
hinter der Referenz-Multiplexer-Schaltung (der oberen Multiplexer-Schaltung) liegt.
-
Es
versteht sich, daß der
Vorkorrektor 202, statt in der Hardware implementiert zu
sein, auch in einer Software implementiert sein kann, die von der Steuerung 201 ausgeführt wird.
In diesem Fall können
die Softwarebefehle zum Durchführen
der Timing-Verzögerungen
und Signal-Verschiebe-Operationen in einem Speicher in der Steuerung
gespeichert sein. 17 zeigt eine Kompensationsschaltung 300 nach
einer anderen beispielhaften Ausführungsform der vorliegenden
Erfindung, bei der die Steuerung 301 Timing-Verzögerungen
und Signal-Verschiebungs-Operationen
auf Softwarebasis ausführen.
Die Befehle zum Ausführen
der Timing-Verzögerungen
und Signal-Verschiebe-Operationen sind in dem Speicher 302 gespeichert.
-
Der
Betrieb der Kompensationsschaltungen 200 und 300 wird
unter Bezugnahme auf 18 beschrieben. Zuerst wird
die in 15 und 17 von oben
betrachtet erste Multiplexer-Schaltung 3 als
die Referenz-Multiplexer-Schaltung betrachtet. Die anfänglichen
Vorkorrektur-Einstellungen werden im Schritt 50 angesetzt.
Ein Testmuster, wie beispielsweise das statische Testmuster "1000001100001100" wird im Schritt 51 kontinuierlich durch
den mehrstufigen Multiplexer 2 geschickt. Der Wert des
Ausgabesignals, welches von dem Leistungsdetektor 10 erzeugt
wird, wird im Schritt 52 gemessen. Für den Fall, daß der gemessene
Leistungspegel des Ausgabesignals nicht unter einen vorbestimmten
Pegel fällt,
werden Vorkorrektur-Einstellungen für die (in 15 und 17 von
oben betrachtet) zweite und vierte Multiplexer-Schaltung 3 im Schritt 53 vorgenommen,
und die Schritte 52 und 53 werden wiederholt,
bis der Ausgabeleistungspegel unter den vorbestimmten Pegel fällt. Danach
wird ein anderes Testmuster, wie beispielsweise das statische Testmuster "0100100000110000" im Schritt 54 kontinuierlich
durch den mehrstufigen Multiplexer geschickt. Der Leistungspegel,
der an dem Ausgang des Leistungsdetektors 10 auftritt,
wird im Schritt 55 gemessen. Für den Fall, daß der gemessene
Leistungspegel des gemessenen Ausgabesignals nicht unter einen zweiten
vorbestimmten Pegel fällt,
wie beispielsweise Null, werden Vorkorrektur-Einstellungen für die dritte Multiplexer-Schaltung 3 im
Schritt 56 vorgenommen. Die Schritte 55 und 56 werden
wiederholt, bis der Ausgabeleistungspegel unter den zweiten Leistungspegel
fällt,
und an diesem Punkt ist die Außer-Synchronizität des mehrstufigen
Multiplexers 2 vollständig
kompensiert. Die Vorkorrektur-Einstellungen, die den zweiten vorbestimmten
Leistungspegel ergeben, werden während
des normalen Betriebs (d.h., Nichttest-Betriebs) beibehalten, so daß die Kompensation
des mehrstufigen Multiplexers 2 es gestattet, daß sich der
mehrstufige Multiplexer 2 so verhält, als wäre er synchronisiert.
-
Es
versteht sich, daß anstatt
Vorkorrekturen an der zweiten, dritten und vierten Multiplexer-Schaltung 3 vorzunehmen,
bis der Ausgabeleistungspegel unter die vorbestimmten Pegel fällt, die
Kompensationsschaltungen 200 und 300 auch Vorkorrekturen
an der zweiten, dritten und vierten Multiplexer-Schaltung 3 vornehmen
können
und danach den Zustand identifizieren können, der den geringsten oder
minimalen Ausgabeleistungspegel erzeugt.
-
In
Abhängigkeit
von der Schnittstelle zwischen der Datenquelle 5 und dem
mehrstufigen Multiplexer 2 besteht die Möglichkeit
einer Mehrdeutigkeit, die während
des Betriebs von 18 auftreten kann. Insbesondere
kann der Betrieb von 18 zu einer Multiplexer- Schaltung 3 führen, die
sich um 180 Grad außer
Synchronisierung bezüglich
der Referenz-Multiplexer-Schaltung 3 befindet,
was einer Verzögerung
oder einer Verfrühung
um zwei Taktzyklen entspricht. Dies kann dazu führen, daß alle vier Dateneingaben der
um 180 Grad außer
Synchronisierung befindlichen Multiplexer-Schaltung 3 auf
fehlerhafte Weise um vier Taktperioden des Multiplexertaktes voraus-
oder zurückliegen,
aufgrund der Vorkorrekturen, die durch die Kompensationsschaltungen 200 und 300 vorgenommen
wurden. Da statische Muster, darunter die statischen Testmuster,
die oben unter Bezugnahme auf 9 beschrieben
wurden, unempfindlich für
die Detektion einer Mehrdeutigkeit sind, wenn eine Multiplexer-Schaltung 3 sich
um 180 Grad außer
Synchronisierung befindet, wird ein dynamisches Testmuster benötigt.
-
Ein
dynamisches Testmuster, welches das Auftreten eines um 180 Grad
außer
Synchronisierung befindlichen mehrstufigen Multiplexers detektiert,
der falsche Vorkorrektur-Einstellungen
hat, ist in 19 gezeigt. Einige Bits in dem
dynamischen Testmuster alternieren in aufeinanderfolgenden Taktperioden
zwischen einer logischen Eins und einer logischen Null, wodurch
sie Sequenzen bereitstellen, die ein Tastverhältnis von 50 Prozent haben.
Wenn der mehrstufige Multiplexer 2 richtig kompensiert
ist, erzeugt er ein Daten-Ausgabemuster,
welches ungefähr
20 dB Null bei der Frequenz der Eingabedatenrate und der Frequenz
der halben Eingabedatenrate aufweist. Für den Fall, daß die oben
beschriebene Mehrdeutigkeit auftritt, ist die Null bei der Frequenz der
halben Eingabedatenrate verloren. Wenn die Filtereigenschaften des
Filters 9 der Rückkopplungsschaltung 7 modifiziert
wird, um Frequenzen durchzulassen, die die Eingabedatenrate und
die halbe Eingabedatenrate enthalten, können die Kompensationsschaltungen 200 und 300 in
die Lage versetzt werden, die Mehrdeutigkeit zu detektieren. In
diesem Fall enthält
der Sperrbereich des Filters 9 Frequenzen, die ungefähr das 1,5-Fache
der Eingabedatenrate betragen, und eine Abschneidefrequenz von ungefähr dem 1,25-Fachen
der Eingabedatenrate.
-
Während des
Tests wird der Leistungspegel der Ausgabe des mehrstufigen Multiplexers 2 bei
den Frequenzen der Eingabedatenrate und der Hälfte der Eingabedatenrate beobachtet.
Wenn ein Mehrdeutigkeitsfehler detektiert wird, wird die Verzögerung der Bits,
die an die um 180 Grad außer
Synchronisierung befindliche Multiplexer-Schaltung 3 angelegt
werden, um vier Taktperioden verändert.
Dann wird bei der Multiplexer-Schaltung 2 der Umstand,
daß sie
sich außer
Synchronisierung befindet, ohne irgendwelche 180 Grad-Mehrdeutigkeiten
kompensiert.
-
Es
versteht sich, daß anstatt
wie oben beschrieben Synchronisierungs- oder Vorkorrektur-Operationen vorzunehmen,
die vorliegende Erfindung verwendet werden kann, um lediglich festzustellen,
ob sich ein mehrstufiger Multiplexer 2 außer Synchronisierung
befindet. Beispielsweise können Steuerungen 5, 101, 201 und 301 ein
Signal SYNCH (in 8, 11, 12 und 17 zu
sehen) erzeugen, welches anzeigt, ob sich der mehrstufige Multiplexer 2 außer Synchronisierung
befindet. Insbesondere können
die Steuerungen 5, 101, 201 und 301 das
Rückkopplungssignal,
welches von der Rückkopplungsschaltung 7 erzeugt
wird, empfangen und basierend auf dem Wert des Rückkopplungssignals das Signal
SNYCH auf einen Wert steuern, der anzeigt, ob der mehrstufige Multiplexer 2 gegenwärtig synchronisiert
ist. Es versteht sich, daß die
Steuerung 5, 101, 201 und 301 auch
Signale erzeugen können,
die anzeigen können,
in welchem Ausmaß der
mehrstufige Multiplexer 2 außer Synchronisierung ist. Beispielsweise
können
ein oder mehrere Signale erzeugt werden, die die speziellen Multiplexer-Schaltungen 3 anzeigen,
die sich außer
Synchronisierung befinden.
-
Wie
oben festgestellt wurde, weisen gewisse Testmuster eine im wesentlichen
vollständige
Auslöschung
der spektralen Komponente des Testmusters auf, wenn die Bits des
Testmusters korrekt angeordnet sind, und sie weisen wahrnehmbare
spektrale Komponenten auf, wenn die Bits des Testmusters falsch
angeordnet sind. Beim Bestimmen der speziellen Testmuster, die an
den mehrstufigen Multiplexer 2 anzulegen sind, wird der
mehrstufige Multiplexer 2 als ein lineares Überlagerungsmodell
angesehen. Ein analoges lineares Überlagerungsmodell 400 ist
in 20 gezeigt. Das Modell 400 enthält eine
Sinuswellenquelle 401 und eine Mehrzahl von Phasen-Verzögerungselementen 402,
die parallel zueinander so verbunden sind, daß ein jedes Phasen-Verzögerungselement 402 die
von der Sinuswellenquelle 401 erzeugte Sinuswelle empfängt. Ein
jedes Phasen-Verzögerungselement 402 verursacht
eine unterschiedliche Phasenverzögerung.
Ein Kombinierer 403 summiert die Ausgaben der Phasen-Verzögerungselemente 402,
um ein Ausgabesignal zu erzeugen. Das Ausgabesignal kann durch das
Zeigerdiagramm von 21 repräsentiert werden, in dem die Phasen
in Schritten von 22,5 Grad quantisiert sind (360 Grad geteilt durch
16 mögliche
Zustände
des mehrstufigen Multiplexers 2). Eine Eingabe eines Bits
einer logischen Eins repräsentiert
das Vorliegen eines Vektors an seinem zugehörigen Winkel, und die Eingabe
eines Bits einer logischen Null repräsentiert die Abwesenheit eines
Vektors. Unter der Annahme, daß ein
jeder Vektor einen Betrag von 1,0 hat, kann gesehen werden, daß die Vektoren
sich beinahe perfekt aufheben, wobei sie nur eine Restkomponente
mit einem Betrag von ungefähr
0,08 übriglassen.
-
Wenn
jedoch eine Multiplexer-Schaltung 3 um eine Taktperiode
voraus ist, wird ihr zugehöriger Vektor
um 90 Grad vorauseilen. Dies kann beispielsweise zu einer Vektorsumme
von ungefähr
1,4 (in 22 gezeigt) führen, die
recht einfach von der verbleibenden Vektorsumme von 21 zu
unterscheiden ist. Es zeigt sich, daß wenn andere Multiplexer-Schaltungen 3 außer Synchronisierung
sind, zwei Vektoren um 90 Grad verschoben sein werden, was zu einer
Summe von ungefähr
2,0 führt.
-
Da
die Vektoren den gleichen Betrag haben, erkennt man, daß die Ableitung
der geeigneten Testmuster das Auswählen von Vektoren enthält, die
im wesentlichen gleich um 360 Grad verteilt sind.
-
Obwohl
verschiedene Ausführungsformen des
Verfahrens und der Vorrichtung der vorliegenden Erfindung in den
beigefügten
Zeichnungen dargestellt und in der vorhergehenden detaillierten
Beschreibung beschrieben wurden, versteht es sich, daß die Erfindung
nicht auf die offenbarten Ausführungsformen
beschränkt
ist, sondern einer Vielzahl von Neuanordnungen, Modifikationen und
Ersetzungen offensteht, ohne den Rahmen der Erfindung zu verlassen,
wie er durch die folgenden Ansprüche
definiert ist.