DE69124754T2 - Entscheidungsrückgekoppelter Dekodierer mit Pipeline-Struktur - Google Patents

Entscheidungsrückgekoppelter Dekodierer mit Pipeline-Struktur

Info

Publication number
DE69124754T2
DE69124754T2 DE69124754T DE69124754T DE69124754T2 DE 69124754 T2 DE69124754 T2 DE 69124754T2 DE 69124754 T DE69124754 T DE 69124754T DE 69124754 T DE69124754 T DE 69124754T DE 69124754 T2 DE69124754 T2 DE 69124754T2
Authority
DE
Germany
Prior art keywords
threshold
value
decision
decisions
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69124754T
Other languages
English (en)
Other versions
DE69124754D1 (de
Inventor
Dan E Bower
Paul S Newby
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ampex Systems Corp
Original Assignee
Ampex Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ampex Systems Corp filed Critical Ampex Systems Corp
Application granted granted Critical
Publication of DE69124754D1 publication Critical patent/DE69124754D1/de
Publication of DE69124754T2 publication Critical patent/DE69124754T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063Setting decision thresholds using feedback techniques only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Description

  • Diese Erfindung betrifft ganz allgemein die Erkennung von digitalen Daten, die über einen Kanal übertragen wurden, insbesondere Hochgeschwindigkeits-Entscheidungs- Rückmeldungsdekodierer oder Entzerrer, die zum Dekodieren solcher Daten verwendet werden.
  • Der Erfindung zugrundeliegender allgemeiner Stand der Technik
  • Daten, die über einen Kanal übertragen wurden, z. B. eine Telefonleitung, eine Mikrowellen- oder Satellitenverbindung oder einen magnetischen Aufzeichnungs-/Wiedergabekanal, können beim Prozeß der Übertragung verzerrt werden, so daß sich nebeneinanderliegende Datenbits gegenseitig stören.
  • Selbst bei Abwesenheit von Rauschen oder einer anderen Störung entsprechen folglich Abtastwerte des empfangenen Signals, die mittels eines synchron mit dem Datentaktsignal laufenden Taktsignals aufgenommen wurden, das mit der Datenuhr synchron läuft, nicht mehr den eingegebenen Daten. Diese Störung, die allgemein als Intersymbolstörung bezeichnet wird, kann linear oder nichtlinear sein und erhöht die Wahrscheinlichkeit von falschem Datendekodieren beim Empfänger.
  • Gemäß der gut bekannten Praxis der Signalentscheidung wird das empfangene Signal mit der Datentaktfrequenz abgetastet und der Amplitudenwert jedes erhaltenen Abtastwert wird mit einem Schwellwert verglichen. Wenn der Amplitudenwert den Schwellwert übersteigt, wird er als eine binäre Eins erfaßt; ansonsten wird er als eine binäre Null erfaßt. Aufgrund des Effekts der oben angedeuteten Kanalübertragungscharakteristika ändert sich aufgrund der Intersymbolstörung die Amplitude der Abtastwerte mit dem speziellen, übertragenen Datenmuster. Entscheidungs- Rückmeldungsdekodierer werden verwendet, um die Intersymbolstörung zu kompensieren. Bei diesen Dekodierern wird eine bekannte Anzahl von durch den Dekodierer zuvor erfaßten Bits, die im allgemeinen als "vorherige Entscheidungen" bezeichnet werden, zurückgeführt und gespeichert. Bekannte Entscheidungs-Rückmeldungsdekodierer sehen einen Korrekturwert vor, der auf den vorherigen Entscheidungen und den speziellen Kanalcharakteristika beruht, und passen den Schwellwert entsprechend an, bevor eine nachfolgende Entscheidung getroffen wird. Die nächste oder nachfolgende Entscheidung wird durch Vergleichen des als nächstes empfangenen Abtastwerts mit dem eingestellten Schwellwert erhalten, wodurch die Intersymbolstörung kompensiert wird.
  • Bei Anwendungen, bei denen es wichtig ist, die Daten mit einer hohen Geschwindigkeit zu übertragen und zu dekodieren, sind Entscheidungs-Rückmeldungsdekodierer notwendig, die mit einer gewünschten, hohen Geschwindigkeit arbeiten. Jedoch ist es bei bekannten Entscheidungs- Rückmeldungsdekodierern während jedes Entscheidungserzeugungsschritts notwendig, zwei aufeinanderfolgende Grundoperationen auszuführen. Diese beiden aufeinanderfolgenden Operationen sind: Einstellen des Schwellwerts, um die Intersymbolstörung zu kompensieren, und Vergleichen eines neu empfangenen Abtastwerts mit dem eingestellten Schwellwert. Deshalb ist die Betriebsgeschwindigkeit des Entscheidungserzeugungsschritts durch eine Gesamtverzögerung beschränkt, die einer Summe der Betriebsverzögerungen entspricht, die durch jedes Schaltungsteil verursacht wird, das zum Ausführen dieser aufeinanderfolgenden Operationen verwendet wird.
  • Der Stand der Technik wird beispielhaft belegt durch Patent Abstracts of Japan, Band 10, Nr. 54 (E-385) [2111], 4. März 1986 und JP60-208145, die einen Dekodierer zum Vorsehen von Entscheidungserfassungssignalwerten eines digitalen, über einen Kanal übertragenen Datenstroms vorsehen, der aufweist: Vergleichseinrichtungen zum Vorsehen eines Größenvergleichs, die einen ersten Eingang zum Empfangen aufeinanderfolgender Signalabtastwerte von über den Kanal übertragenen Daten und einen zweiten Eingang zum Empfangen eines einstellbaren Schwellwerts zum Vergleichen jedes Abtastwerts mit dem Schwellwert aufweisen, wobei die Vergleichseinrichtungen jeden Abtastwert mit einem Schwellwert vergleichen und Entscheidungen in der Form eines ersten Signalwerts vorsehen, wenn der Abtastwert den Schwellwert übersteigt, und einen zweiten Signalwert vorsehen, wenn der Abtastwert gleich oder kleiner dem Schwellwert ist; und Einrichtungen zum Speichern einer festgelegten Anzahl von Entscheidungen, die durch die Vergleichseinrichtungen geliefert werden.
  • Zusammenfassung der Erfindung
  • Ein Entscheidungs-Rückmeldungsdekodierer der Erfindung beschleunigt das Entscheidungserzeugungsverfahren durch Verwenden von zwei Schleifen in einer Fließbandanordnung (Pipeline-Anordnung). Die erste Schleife weist zwei parallel arbeitende Schwellwerteinstellschaltungen auf. Die erste Schleife speichert eine festgelegte Anzahl von vorherigen Entscheidungen und führt die gespeicherten Entscheidungen gleichzeitig jeder Schwellwerteinstellschaltung zu. Beide Schwellwerteinstellschaltungen stellen den Schwellwert auf der Grundlage dieser vorherigen Entscheidungen ein. Gemäß einem bevorzugten Merkmal der Erfindung stellt eine dieser Schaltungen den Schwellwert auf der Grundlage eines ersten von zwei möglichen, festgelegten Signalwerten ein, die der nächsten Entscheidung zugeordnet sind, während die andere Schaltung den Schwellwert auf der Grundlage eines zweiten von zwei möglichen, festgelegten Signalwerten einstellt, die der nächsten Entscheidung zugeordnet sind. Beide eingestellte Schwellwerte können gleichzeitig am Ausgang jeder Schwellwert-Einstellschaltung anliegen und gespeichert werden.
  • Die zweite Schleife weist vorzugsweise einen Größenvergleicher auf, der die Abtastwerte des übertragenen Eingangssignals empfängt und jeden Abtastwert mit dem eingestellten Schwellwert vergleicht. Wenn der Abtastwert den Schwellwert übersteigt, kann der Größenvergleicher eine Entscheidung ausgeben, die den vorstehend angegebenen, ersten festgelegten Signalwert aufweist, im anderen Fall gibt er eine Entscheidung aus, die gleich dem vorstehend angegebenen, zweiten festgelegten Signalwert ist. Die zweite Schleife weist vorzugsweise ebenfalls eine Speichervorrichtung auf, um die nächste Entscheidung in Folge zu speichern, die durch den Größenvergleicher geliefert wird. Der aktuelle Wert der nächsten Entscheidung kann verwendet werden, um den richtig eingestellten Schwellwert unter den gespeicherten anderen Schwellwerten auszuwählen. Der ausgewählte, richtig eingestellte Schwellwert kann dem Größenvergleicher für den nächsten Vergleich zugeführt werden.
  • Aufgrund der Verwendung zweier gleichzeitig arbeitender Schleifen reduziert ein Entscheidungs- Rückmeldungsdekodierer gemäß der Erfindung die für das Entscheidungserzeugungsverfahren notwendige Zeit erheblich. Insbesondere sieht jede Schleife eine der beiden Grundoperationen im wesentlichen gleichzeitig, nämlich die Schwellwerteinstellung und den Schwellwertvergleich, vor, wodurch die Gesammtsignalbearbeitungsverzögerung ungefähr um die Hälfte verringert wird. Aufgrund der gleichzeitigen Operationen durch beide Schleifen und dem Merkmal des Festlegens der jeweiligen, eingestellten Schwellwerte für andere Werte der nächsten Entscheidung, bevor diese Entscheidung tatsächlich getroffen wird, wird der Entscheidungs-Rückmeldungsdekodierer gemäß der vorliegenden Erfindung als "fließbandartig arbeitend" (Pipeline Verarbeitung) bezeichnet.
  • Das System der Erfindung weist einen weiteren, wichtigen Vorteil darin auf, daß es keinen vergrößerten Speicherraum benötigt. Der erforderliche Gesamtspeicherraum für beide Schwellwerteinstellungschaltungen ist im wesentlichen der gleiche, wie der bei langsameren Systemen nach dem Stand der Technik erforderliche.
  • Kurze Beschreibung der Figuren
  • Fig. 1 ist ein vereinfachtes Blockschaltbild eines fließbandartig arbeitenden Entscheidungs- Rückmeldungsdekodierers gemäß dem Prinzip der vorliegenden Erfindung.
  • Fig.2 ist ein vereinfachtes Blockschaltbild eines digitalen Entscheidungs-Rückmeldungsdekodierers in Fließbandanordnung gemäß dem bevorzugten Ausführungsbeispiel der Erfindung.
  • Fig. 3 ist ein detaillierteres Schaltungsdiagramm, das dem Blockschaltbild von Fig. 2 entspricht.
  • Fig. 4a und 4b zeigen Beispiele von besonderen Übertragungskanalantworten auf einen positiven und negativen Eingangsimpuls.
  • Fig. 5 zeigt ein Beispiel einer Antwort des Übertragungskanals von Fig. 4a, 4b auf eine besondere Eingangsimpulsfolge.
  • Fig. 6 zeigt Zeitablaufdiagramme von verschiedenen Signalwellenformen, die an verschiedenen Orten im Schaltungsdiagramm von Fig. 3 auftreten.
  • Fig. 7 und 8 sind Ablaufdiagramme, die die jeweiligen Operationen der Logikschaltungen 26, 27 darstellen, die beim bevorzugten Ausführungsbeispiel von Fig. 2 und 3 verwendet werden.
  • Detaillierte Beschreibung
  • Um den Vergleich zwischen den hier beigefügten Schaltungsdiagrammen, Zeitablaufdiagrammen und Ablaufdiagrammen zu erleichtern, werden einander entsprechende Schaltungselemente sowie Signalwellenformen, die an verschiedenen Orten im Schaltungsdiagramm auftreten, mittels einander entsprechender Bezugszeichen in allen Zeichnungen bezeichnet.
  • Fig.1 zeigt ein vereinfachtes Blockschaltbild des Entscheidungs-Rückmeldungsdekodierers gemäß der vorliegenden Erfindung und es wird nun kurz beschrieben. Das digitale Signal, das über einen Kanal übertragen wurde, wird auf einer Leitung 10 in Form eines analogen Signals empfangen. Auf eine gut bekannte Weise wird dieses Signal durch eine Schaltung 12 abgetastet, synchron mit Abtastimpulsen, die auf einer Leitung 51 anliegen. Der Dekodierer weist zwei Schleifen L1 und L2 auf. Die Schleife L2 weist einen Größenvergleicher 16, ein Verzögerungsglied 20 und einen Schalter 24 auf. Der Größenvergleicher 16 weist zwei Eingänge A und B auf. Er vergleicht jeden Abtastwert auf einer Leitung 14, der an seinem Eingang A empfangen wird, mit einem Schwellwert auf einer Leitung 27, der an seinem Eingang B über den Schalter 24 empfangen wird. Die Ausgabe des Größenvergleichers 16 ist die Entscheidung, die durch den Entscheidungs- Rückmeldungsdekodierer geliefert wird. Diese Entscheidung wird über eine Leitung 18 an das Verzögerungsglied 20 angelegt und die verzögerte Entscheidung wird über eine Leitung 32a an den Steuereingang des Schalters 24 angelegt.
  • Gemäß einem wichtigen Merkmal der Erfindung weist die Schleife L1 zwei parallele Schwellwerteinstellschaltungen 26, 28 und eine Speicherschaltung 32 auf. Die Schaltungen 26, 28 können z. B. als einstellbare Filter realisiert werden und die Speicherschaltung 32 kann z. B. als eine Verzögerungsschaltung mit mehreren Abgriffen realisiert werden. Die Schaltung 32 speichert eine festgelegte Anzahl von zuvor getroffenen Entscheidungen und legt die gespeicherten Entscheidungen als Eingabe an die Schwellwerteinstellschaltungen 26, 28 an, um in Abhängigkeit dieser vorherigen Entscheidungswerte und der bekannten Übertragungskanalcharakteristika den Schwellwert einzustellen, um die Intersymbolstörung zu kompensieren, wie dies unter Bezugnahme auf das bevorzugte Ausführungsbeispiel der Erfindung beschrieben wird.
  • Das in Fig. 2 dargestellte Blockschaltbild des bevorzugten Ausführungsbeispiels der Erfindung wird jetzt beschrieben. Der Entscheidungs-Rückmeldungsdekodierer von Fig. 2 empfängt auf einer Leitung 10 ein Signal, das über einen Kanal übertragen wurde, z. B. einen magnetischen Aufzeichnungs-/Wiedergabekanal. Ein Analog-Digital-Umsetzer 12 (A/D-Umsetzer) tastet das Signal auf der Leitung 10 synchron mit einem Taktsignal, das auf einer Leitung 51 angelegt ist, ab und wandelt die analogen Abtastwerte in digitale Abtastwerte auf eine nach dem Stand der Technik gut bekannte Weise um. Der Dekodierer von Fig. 1 weist zwei Schleifen L1, L2 auf. Die Schleife L2 weist einen Größenvergleicher 16, der jeden digitalen Abtastwert auf einer Leitung 14 mit einem Schwellwert vergleicht, ein Flipflop 20 und einen ersten Multiplexer 24 auf. Der Größenvergleicher 16 weist einen mit der Leitung 14 vom A/D-Umsetzter 12 verbundenen Eingang A und einen mit dem Multiplexer 24 über eine Leitung 27 verbundenen zweiten Eingang B auf. Ein Ausgang des Größenvergleichers 16 ist über eine Leitung 18 mit dem Flipflop 20 verbunden, dessen Ausgang über eine Leitung 34a mit einem Auswahleingang des Multiplexers 24 verbunden ist.
  • Die Schleife L1 weist zwei parallele Logikschaltungen 26, 28 auf, die beim bevorzugten Ausführungsbeispiel durch Direktzugriffspeicher (RAM1 und RAM2) realisiert sind, und die die Schwellwerteinstellung vorsehen, um die vorstehend beschriebene Intersymbolstörung zu kompensieren. Ein Schieberegister 32 speichert eine festgelegte Anzahl (n-1) von zuvor getroffenen Entscheidungen und legt die gespeicherten Entscheidungen über einen zweiten Multiplexer 36 als Eingangssignale an die Logikschaltungen 26, 28 an. Die Logikschaltungen 26, 28 stellen in Abhängigkeit dieser vorherigen Entscheidungswerte und der bekannten Übertragungskanalcharakteristika den Schwellwert ein, wie dies im Detail beschrieben wird. Der Eingang des Schieberegisters 32 ist mit dem Ausgang des Flipflops 20 und der Ausgang des Schieberegisters 32 ist über eine Leitung 34 mit einem Eingang des zweiten Multiplexers 36 verbunden. Der Ausgang des Multiplexers 36 ist über eine Leitung 38 mit jeder Logikschaltung 26, 28 verbunden. Beim bevorzugten Ausführungsbeispiel stellt die Leitung 38 Adressleitungen zum Adressieren der RAMs 26, 28 dar. Das jeweilige Ausgangssignal von jeder Logikschaltung wird an den Flipflop 46 bzw. 52 angelegt und von da über eine Leitung 48 bzw. 56 an den jeweiligen Eingang des ersten Multiplexers 24.
  • Eine externe Steuereinheit, dargestellt bei 68 in Fig. 3, wird verwendet, um über Leitungen 72, 73 neue Daten in die RAMs 26, 28 einzugeben, wenn ein Auswählsignal von der externen Steuereinheit auf einer Leitung 70 freigeschaltet ist. Ein Auswählsignal von der Steuereinheit 68 wird auf einer Leitung 74 an den Multiplexer 36 angelegt, um eine Adressleitung 34 bzw. 37 auszuwählen.
  • In Fig. 2 wird das auf der Leitung 10 empfangene Eingangssignal über einen Datenübertragungskanal übertragen, z. B. einen magnetischen Aufzeichnungs- und Wiedergabekanal, wie dies nach dem Stand der Technik gut bekannt ist. Um die Beschreibung des Betriebs des bevorzugten Ausführungsbeispiels zu erleichtern, ist in den Fig. 4a und 4b ein Beispiel einer Übertragungskanalcharakteristik dargestellt, die dem besonderen Übertragungskanal entspricht. Wie zuvor erwähnt wurde, verursacht die Kanalantwort eine Intersymbolstörung der Eingabedaten-Bits, die damit übertragen werden. Um die Beschreibung des bevorzugten Ausführungsbeispiels zu vereinfachen, wird bei diesem Beispiel eine lineare Intersymbolstörung angenommen. Es sollte jedoch angemerkt werden, daß die vorliegende Erfindung ebenfalls verwendet werden kann, um den Effekt einer nichtlinearen Intersymbolstörung auf den dekodierten Daten zu reduzieren.
  • Nimmt man weiterhin auf Fig. 4a Bezug, so zeigt diese ein Beispiel einer besonderen Amplitudenantwort eines Übertragungskanals im Zeitbereich auf einen einzigen, positiven Eingangsimpuls Ik = +1, der eine binäre Eins darstellt, und Fig. 48 zeigt eine Antwort auf einen einzigen negativen Eingangsimpuls Ik = -1, der eine binäre Null darstellt. Längs der Zeitachse sind besondere Punkte bei den Zeiten T0 bis Tn aufgetragen, die in Zeitgebungsintervallen auftreten, welche beim bevorzugten Ausführungsbeispiel den Taktzyklen entsprechen, die verwendet werden, um den Betrieb des Dekodierers zu synchronisieren, wie dies aus der nachstehenden Beschreibung folgt.
  • Wenn ein positiver Impuls Ik = +1 zur Zeit T0 an den Übertragungskanal angelegt wird, weist dieser eine zunehmende Amplitude von C0 = 0 bei T0 bis zu einer Spitze C1 = 5 zur Zeit T1 auf, wie dies in Fig. 4A ersichtlich ist. Danach nimmt die Amplitude auf C2 = -1 zur Zeit T2 ab und nimmt weiterhin bis zur Zeit T3 ab, wo sie eine negative Spitze C3 = -3 aufweist. Danach nimmt die Amplitude auf weniger negative Werte zu und erreicht C4 = - 1 zur Zeit T4 und dann C5 = 0 bei TS, woraufhin sie bei Null verweilt. Die Kanalantwort auf einen negativen Eingangsimpuls Ik = -1 ist in Fig. 4B dargestellt. Es ist ersichtlich, daß die Amplitudenwerte in Fig. 4B die gleiche Größe, aber entgegengesetztes Vorzeichen aufweisen, d. h., daß sie bezüglich der in Fig. 4A dargestellten Werte intervertiert sind. Um die weitere Beschreibung zu vereinfachen, sind die jeweiligen Amplitudenwerte C0 bis C5 zu den jeweiligen Zeitpunkten T0 bis T5 für die in Fig. 4A dargestellte Kanalantwort auf Ik = +1 unten in Tabelle A wiedergegeben. Um die Beschreibung zu vereinfachen, ist es verständlich, daß bei diesem Beispiel die Amplitudenwerte C0 bis C5 absichtlich als ganzzahlig ausgewählt wurden. Eine tatsächliche Kanalantwort, die durch Messung erhalten wird, wird wahrscheinlich keine ganzzahligen Amplitudenwerte aufweisen. TABELLE A
  • Wie dies aus den Fig. 4A, 4B und der Tabelle A ersichtlich ist, beträgt die Verzögerung zwischen der Eingabe und Ausgabe bei diesem Beispiel des Übertragungskanals einen Taktzyklus und die Amplitudenspitze C1 = 5 bzw. C1 = -5 bei T1 entspricht einem Eingangsimpuls Ik = +1 bzw. Ik = -1. Wie nach dem Stand der Technik bekannt ist, würde ein Übertragungskanal mit idealer Antwort jeden Eingangsimpuls unverändert übertragen. Folglich würde ein idealer Kanal zum Zeitpunkt der Abtastung durch ein Taktsignal, das synchron mit dem Eingangsdatentaktsignal läuft, keine Intersymbolstörung aufweisen. Nimmt man an, daß keine andere Störung oder kein Rauschen vorhanden ist, würde jede Abweichung von einem solchen idealen Ausgangssignal von der Intersymbolstörung herrühren, wie dies in den Fig. 4A, 4B dargestellt ist.
  • Ein Beispiel einer Antwort, die der vorstehend beschriebene Übertragungskanal auf eine Folge von Eingangsimpulsen Ik = 10 bis 18 liefert, wird unter Bezugnahme auf Fig. 5 und der nachstehend dargestellten Tabelle B beschrieben. Aufgrund der Intersymbolstörung werden die Amplitudenwerte Ak = Ak0 bis Ak8 zu jedem Zeitpunkt Tk = T0 bis T8 durch die zuvor beschriebenen Kanalantwortwerte Ck auf die durch den Kanal zuvor übertragenen Impulse beeinflußt. Daher wird zu jedem Zeitpunkt Tk die resultierende Amplitude als eine Überlagerung von Amplituden Ck erhalten, die aus der besonderen Kanalantwort auf besondere Impulse, die zuvor durch den Kanal übertragen wurden, erhalten. Wie dies aus der weiteren Beschreibung folgt, sieht der Entscheidungs- Rückmeldungsdekodierer des bevorzugten Ausführungsbeispiels eine Schwellwerteinstellung zur Kompensation der Werte Ck vor. TABELLE B
  • Um die Beschreibung der im Beispiel von Fig. 5 dargestellten Kanalantwort zu erleichtern, ist in Tabelle B dargestellt, wie die verschiedenen Amplitudenantwortwerte C0 bis C4 von Tabelle A zu dem überlagerten Amplitudenwert Ak zu jedem Zeitpunkt Tk beitragen. Alle in Tabelle B wiedergegebenen, besonderen Werte korrelieren mit den entsprechenden im Beispiel von Fig. 5 dargestellten Werten.
  • Nimmt man weiterhin auf Tabelle B Bezug, so zeigt die horizontale Zeile 1 Zeitintervalle T0 bis T8, zu denen die in Zeile 2 angezeigten Eingangsimpulse I0 bis I8 nacheinander über den Übertragungskanal empfangen werden. Folglich wird der Impuls I0 = +1 zur Zeit T0 empfangen; der Impuls I1 = +1 wird zur Zeit T1 empfangen; der Impuls I2 = -2 wird zur Zeit T2 empfangen; usw., wie dies ebenfalls in Fig. 5 dargestellt ist. Wie dies zuvor angegeben wurde, entspricht jeder Eingangsimpuls Ik = +1 einer binären Eins und Ik = -1 einer binären Null der Eingangsdaten am Eingang des Kanals. Wie dies in Fig. 5 dargestellt ist, resultieren die am Ausgang des Kanals empfangenen Abtastwerte, die der oben angegebenen Eingangsimpulsfolge entsprechen, aus der vorstehend beschriebenen Intersymbolstörung. Die Ausgangsabtastwerte sind das Ergebnis einer Überlagerung der jeweiligen Beiträge von den in Fig. 4A und 4B dargestellten Signalen, die von jedem entsprechenden Eingangsimpuls herrühren, wie dies nachfolgend detaillierter beschrieben wird.
  • Die Zeilen 3 bis 8 von Tabelle B zeigen die jeweiligen Beiträge Ck eines momentan empfangenen Impulses Ik sowie von zuvor empfangenen Impulsen. Wie aus einem Vergleich ersichtlich ist, entsprechen die Zeilen 3 bis 8 in Tabelle B den Zeilen 1 bis 6 von Tabelle A. Weil beim momentan beschriebenen Ausführungsbeispiel eine Verzögerung von einem Intervall bei der Antwort auf einen Eingangsimpuls auftritt, ist der Amplitudenbeitrag C0 zu einer Zeit Tk als Antwort auf einen zu dieser Zeit Tk empfangenen Impuls gleich C0 = 0. C1 stellt die jeweiligen Amplitudenbeiträge dar, die als Antwort auf einen zur Zeit T(k-1), dies ist ein Zeitintervall vor Tk, empfangenen Eingangsimpuls erhalten wird und weist einen Wert von +5 oder -5 auf. C2 stellt die Amplitude dar, die als Antwort auf einen Impuls bei T(k-2), dies sind zwei Zeitintervalle vor Tk, erhalten wird, und sie weist einen Wert C2 = -1 oder +1 auf. Die folgende Amplitude C3 weist einen Wert von -3 oder +3 auf und C4 weist einen Wert von -1 oder +1 auf, während CS Null als Wert aufweist. Der Kanalimpulsantwort, die in den Fig. 4A, 4B und Tabelle A dargestellt ist, kann entnommen werden, daß bei diesem besonderen Beispiel jeder vorherige Impuls zur abgetasteten Signalamplitude nur während vier aufeinanderfolgender Intervalle beiträgt, wie dies ebenfalls durch die Amplitudenwerte C1 bis C4 in Tabelle B dargestellt ist.
  • Der aktuelle Amplitudenwert Ak zu jedem Zeitpunkt Tk als Antwort auf die besondere Folge von Eingangsimpulsen Ik wird wie folgt erhalten. Die Werte in den Zeilen 3 bis 8 in Tabelle B werden algebraisch summiert. Die resultierenden Summen Ak sind in Zeile 9 dargestellt und sie stellen die aktuellen Abtastwerte dar, die der Signalwellenform von Fig. 5 zu den oben angedeuteten Zeiten entsprechen.
  • Beispielhaft und unter weitere Bezugnahme sowohl auf Fig. 5 als auch auf Tabelle B wird der Amplitudenwert Ak, z. B. bei T5, wie folgt erhalten. Der Beitrag des bei T5 empfangenen Eingangsimpulses I5 = -1 ist CO = 0; der Beitrag des direkt vorausgehenden Impulses I4 = -1, empfangen bei T4, ist C1 = -5; der Beitrag des bei T3 empfangenen Impulses I3 = +1 ist C2 = -1; der Beitrag des bei T2 empfangenen Impulses I2 = -1 ist C3 = +3; und der Beitrag des bei T1 empfangenen Impulses I1 = +1 ist C4 = - 1. Daher ist zur Zeit T5 der Wert A5 = -5-1+3-1= -4, wie dies sowohl aus Tabelle B, Zeile 9 als auch aus Fig. 5 entnommen werden kann.
  • Nun wird unter Bezugnahme auf das Zeitablaufdiagramm von Fig. 6 der Betrieb des in Fig. 2 gezeigten bevorzugten Ausführungsbeispiels kurz beschrieben. Die analogen Abtastwerte auf der Leitung 10 werden durch den A/D- Umsetzer 12 bei aufeinanderfolgenden Taktintervallen Tk in digitale Abtastwerte umgesetzt und die resultierenden digitalen Abtastwerte A werden an die Leitung 14 angelegt. Der Größenvergleicher 16 vergleicht jeden Wert A auf der Leitung 14 mit einem eingestellten, digitalen Schwellwert B auf der Leitung 27, wie dies aus der weiteren Beschreibung folgt. Wenn A größer als B ist, wird die resultierende Entscheidung 5 auf der Leitung 18 gleich 5 = +1 sein, ansonsten wird sie 5 = -1 sein, wobei +1 einer logischen Eins und -1 einer logischen Null entspricht.
  • Wie zuvor erläutert wurde, arbeiten sowohl die Schleife L1 als auch die Schleife L2 gleichzeitig, wodurch der Betriebszyklus des Dekodierers beträchtlich verkürzt wird. Folglich berechnen die Logikschaltungen 26, 28 der Schleife L1 auf der Grundlage einer ausgewählten Anzahl (n-1) von vorherigen Entscheidungen, die an sie durch das Schieberegister 32 angelegt werden, einen eingestellten Schwellwert, während der Größenvergleicher 16 der Schleife L2 einen besonderen Größenvergleich vorsieht und er eine nächste Entscheidung Sn als das Ergebnis dieses Vergleichs ausgibt. Um das Entscheidungserzeugungsverfahren zu beschleunigen, berechnet gemäß der Lehre der vorliegenden Erfindung eine der Logikschaltungen, z. B. 26, einen eingestellten Schwellwert unter der Annahme, daß die nächste Entscheidung in Folge Sn = -1 sein wird, während die andere Logikschaltung 28 unter der Annahme, daß die nächste Entscheidung in Folge Sn = +1 sein wird, einen eingestellten Schwellwert berechnet. Die jeweiligen Entscheidungen von jeder Logikschaltung werden in das jeweilige Flipflop 46, 52 eingetaktet und von da über Leitungen 48, 56 an die entsprechenden Eingänge des Multiplexers 24. Wenn durch den Größenvergleicher 16 diese nächste Entscheidung Sn getroffen wird, wird sie von diesen auf der Leitung 18 ausgegeben und über das Flipflop 20 als eine getaktete Entscheidung Dn über eine Leitung 34a in einen Auswahleingang des Multiplexers 24 eingetaktet, wie dies ebenfalls im Zeitablaufdiagramm von Fig. 6 angegeben ist. Folglich wählt der aktuelle Wert Dn auf der Leitung 34a den richtig eingestellten Schwellwert vom Multiplexer 24 aus. Als Reaktion auf das Auswählsignal Dn auf der Leitung 34a legt der Multiplexer 24 den richtig eingestellten Schwellwert B über die Leitung 27 an den Größenvergleicher 16 für den nächsten Vergleich an.
  • Aus der vorangehenden Beschreibung folgt, daß als ein Ergebnis des gleichzeitigen Betriebs beider Schleifen L1, L2 der Betrieb des Dekodierers gemäß der Erfindung beträchtlich beschleunigt wird. Ebenfalls folgt aus der vorstehenden Beschreibung, daß die Schleife L1 zwei alternative Schwellwerteinstellwerte vorsieht, einen für jeden der zwei möglichen Werte einer nächsten Entscheidung, die getroffen werden soll, bevor diese Entscheidung tatsächlich zur Verfügung steht, und daß, basierend auf dem tatsächlichen Wert dieser nächsten Entscheidung, die Schleife L2 den richtig eingestellten Schwellwert für den nächsten Schwellwertvergleich auswählt.
  • Ein detaillierteres Schaltungsdiagramm des bevorzugten Ausführungsbeispiels, das dem Blockschaltbild von Fig. 2 entspricht, ist in Fig. 3 dargestellt und wird nun beschrieben. Die erste und zweite Logikschaltung 26, 28 sind vorzugsweise als Direktzugriffspeicher realisiert, der in zwei separat adressierbare Teile unterteilt ist, auf die gleichzeitig zugegriffen werden kann und die als RAM 1 und RAM 2 bezeichnet werden. Das Schieberegister 32 weist serienverschaltete Flipflops 41, 43, usw. auf. Jedes Flipflop speichert eine vorherige Entscheidung. Das zuvor beschriebene Flipflop 20, welches die letzte Entscheidung Sn speichert, kann als die erste Stufe des Schieberegisters 32 realisiert sein. Die gespeicherten Entscheidungen werden nacheinander über die Leitungen 34a bis 34c zu den jeweiligen ersten Eingängen X0 bis X2 des Multiplexers 36 zurückgeführt. Es ist verständlich, daß, falls mehr als drei vorherige Entscheidungen verwendet werden, die Anzahl von Flipflops in Reihe im Schieberegister 32 erweitert werden kann, wie dies durch die gestrichelten Linien angezeigt wird.
  • Der Größenvergleicher 16 wird z. B. als ein binärer Addierer realisiert. Beim bevorzugten Ausführungsbeispiel wird jeder eingestellte Schwellwert B im RAM 1 und RAM 2 als ein negativer Wert (-B) gespeichert. Der Wert (-B) auf der Leitung 27 wird durch den Addierer 16 dem Wert A hinzugezählt, um einen Differenzwert (A-B) auf der Leitung 18 zu erhalten. Wenn der resultierende Differenzwert (A-B) größer als Null ist, gibt der Addierer auf Leitung 18 einen Wert S = +1 aus, der einer logischen Eins-Entscheidung entspricht, ansonsten gibt der Addierer einen Wert S = -1 aus, der einer logischen Null-Entscheidung entspricht. Diese Entscheidung wird über das Flipflop 20 getaktet und die getaktete Entscheidung D wird, wie zuvor beschrieben an die Leitung 34a angelegt. Die vorgenannte Operation wird auch aus dem Zeitablaufdiagramm von Fig. 6 offensichtlich.
  • Eine externe Steuereinheit 68 wird verwendet, um über Datenleitungen 72, 73 sowie Adressleitungen 37, die mit den zweiten Eingängen Y0 bis Yn des Multiplexers 36 verbunden sind, neue Daten in den RAM 2 einzugeben. Die neuen Daten stellen eingestellte Schwellwerte dar, die während des Anfangs oder der Operation notwendig sein können. Die Lese- /Schreibsteuerleitung 70 und die Dateneingabeleitungen 72, 73 verbinden die externe Steuereinheit mit den RAMs 26, 28.
  • Die jeweiligen Ausgänge Z0 bis Zn des Multiplexers 36 sind über Adressleitungen 31a bis 31n verbunden, um beide RAMs 26, 28 zu adressieren.
  • Unter Bezugnahme auf das Schaltungsdiagramm von Fig. 3 und auf das Zeitablaufdiagramm von Fig. 6 wird nun der Betrieb des bevorzugten Ausführungsbeispiels des Entscheidungs- Rückmeldungsdekodierers in Fließbandanordnung beschrieben. Um den Vergleich zu erleichtern, entsprechen die jeweiligen Buchstabenbezeichnungen von verschiedenen Signalen, die an verschiedenen Orten im Schaltungsdiagramm dargestellt sind, denen im Zeitablaufdiagramm.
  • Ein Taktsignal CLK, das auf der Leitung 51 empfangen wird, wird verwendet, um den Betrieb verschiedener in Fig. 3 dargestellter Schaltungselemente zu synchronisieren, wie dies aus der nachstehenden Beschreibung folgt. Folglich gibt der A/D-Umsetzer 12 Abtastwerte Ak auf der Leitung 14 synchron mit dem Taktsignal aus, wie dies durch die Wellenform A in Fig. 6 angegeben ist. Aufgrund der Betriebsverzögerung des A/D-Umsetzers, besteht eine leichte Verzögerung zwischen dem Anfang eines jeden Taktzyklus und dem Auftreten des Signals A auf der Leitung 14. Um den Vergleich zu erleichtern, sind die entsprechenden Amplitudenwerte Ak in der zuvor beschriebenen Tabelle B ebenfalls in der Wellenform A in Fig. 6 dargestellt.
  • Wie dies aus den Fig. 3 und 6 ersichtlich ist, sieht der Größenvergleicher 16 zu jedem besonderen Zeitpunkt Tk einen Vergleich eines auf der Leitung 14 empfangenen, besonderen digitalen Abtastwerts Ak und eines besonderen, eingestellten Schwellwerts Bk auf Leitung 27 vor. In Abhängigkeit des Ergebnisses dieses Vergleichs gibt der Größenvergleicher eine H- oder L-Entscheidung Sk während des gleichen Taktzyklus aus, während dem der Abtastwert Ak auf der Leitung 14 empfangen wurde. Folglich ist aus Fig. 6 ersichtlich, daß z. B. beim Taktsignal T5 der digitale Abtastwert Ak gleich A5 = -4 ist, und daß dieser Wert mit dem eingestellten Schwellwert B5 = +1 verglichen wird. Die algebraische Summe von A5 + B5 = -3, was kleiner als Null ist, und daher ist S5 = -1, was ein logischer L-Impuls ist. Aus den Fig. 3 und 6 ist weiterhin ersichtlich, daß zum nächsten Taktsignal T6 der Wert S5 auf der Leitung 18 über das Flipflop 20 getaktet wird und er von diesem als die nächste, getaktete Entscheidung DS + = -1 ausgegeben wird, was ein logischer L-Impuls ist.
  • Jede nachfolgende Entscheidung, die durch den Vergleicher 16 geliefert wird, wird über das Serienflipflop 20 getaktet und die getaktete Entscheidung hiervon wird als die nächste Entscheidung D auf der Leitung 34a ausgegeben. Die Entscheidung D wird durch aufeinanderfolgende Stufen 41, 43 des Schieberegisters 32 jeweils um einen Taktzyklus verzögert. Die so verzögerten, vorherigen Entscheidungen werden über Leitungen 34a bis 34c an die jeweiligen ersten Eingänge X0 bis X2 des Multiplexers 36 angelegt. Diese vorherigen Entscheidungen D bis F werden durch den Multiplexer 36 über Leitungen 31a bis 31c gleichzeitig an beide RAMs 26, 28 als Entscheidung G, H und I angelegt. Wie dies aus Fig. 6 ersichtlich ist, verursacht eine leichte Signallaufzeit, die durch den Multiplexer 36 vorgesehen wird, eine Verzögerung der Signale G bis I bezüglich der Signale D bis F. Nimmt man weiterhin auf die Fig. 3 und 6 Bezug, so empfangen z. B. während des Taktzyklus T5 beide RAMs 26, 28 über Leitungen 31a bis 31c einen H-Impuls G4, einen L-Impuls H3 bzw. einen H-Impuls 12, der dem leicht verzögerten Impuls D4, E3 bzw. F2 entspricht. Wie dies unter Bezugnahme auf die Ablaufdiagramme von Fig. 7 und 8 detaillierter beschrieben wird, verwenden beide RAMs 26, 28 diese H- und L-Impulse, die den vorherigen Entscheidungswerten entsprechen, um den Schwellwert für den Vergleich mit einem neuen Impuls Ak einzustellen, der auf der Leitung 14 empfangen werden soll. Weiterhin ist aus diesen Figuren ersichtlich, daß eine Verzögerung von einem Takt zwischen einem Ak-Wert auf der Leitung 14 und einem getakteten Entscheidungswert Dk auf der Leitung 34a vorhanden ist, der aus dem Schwellwertvergleich mit diesem Wert Ak resultiert. Um z. B. während des Taktzyklus T5 eine Schwellwerteinstellung festzustellen, ist es zusätzlich zu den vorherigen Entscheidungen D4, E3 und F2 ebenfalls notwendig, eine nächste Entscheidung D5, die der Entscheidung D4 direkt nachfolgt, zu betrachten. Wie dies aus Fig. 6 ersichtlich ist, resultiert die Entscheidung D5 aus dem Schwellwertvergleich mit dem Amplitudenwert A4, der während des Taktes T4 empfangen wird. Wie dies zuvor beschrieben wurde, sieht gemäß einem wichtigen Merkmal der Erfindung jeder RAM 26, 28 eine Schwellwerteinstellung auf der Grundlage der vorherigen Entscheidungswerte D4, E3, F2 und eines angenommenen Wertes D5 vor, der einer nächsten Entscheidung entspricht, wie dies ebenfalls aus dem Ablaufdiagramm folgt. Während eines jeden Entscheidungserzeugungsschritts nimmt der RAM 26 an, daß D5 = -1, während der RAM 28 annimmt, daß DS = +1. Der resultierende, eingestellte Schwellwert Z, der durch den RAM 26 geliefert wird, wird über die Leitung 42 an das Flipflop 46 angelegt und der durch den RAM 28 gelieferte Wert L wird über die Leitung 50 an das Flipflop 52 angelegt. Jeder RAM weist eine Betriebsverzögerung auf, wie dies in Fig. 6 dargestellt ist. Während des Taktzyklus T5 sind bei diesem Beispiel die eingestellten Schwellwerte auf den Leitungen 42, 50 gleich Z5 = -1, L5 = -3, wie dies ebenfalls unter Bezugnahme auf die Ablaufdiagramme erläutert wird. Beim nächsten Takt T6 wird jeder Wert Z5, L5 auf den Leitungen 42, 50 über die jeweiligen Flipflops 46, 52 getaktet und die resultierenden, getakteten Werte M6 = -1, N6 = -3 werden über Leitungen 48, 56 an die entsprechenden Eingänge des Multiplexers 24 angelegt. Folglich sind während des Taktzyklus T6 diese Werte M6, N6 fertig und warten auf eine Auswahl durch den momentan aktuellsten Entscheidungswert D5 auf der Leitung 34a. Wie dies aus Fig. 6 ersichtlich ist, ist beim vorliegenden Beispiel der aktuelle Wert D5 = -1, d. h. ein logischer L- Wert, und daher wählt dieses Signal das getaktete Ausgangssignal aus, das durch den RAM 26 auf der Leitung 48 geliefert wird. Daher wird während des Taktzyklus T6 der eingestellte Schwellwert M6 = -1 als ein Signal B6 an den Addierer 16 angelegt.
  • Aus der vorangehenden Beschreibung folgt unter Bezugnahme auf die Fig. 3 und 6, daß die Ausgangssignale M, N von der ersten Schleife L1 bereit stehen zur Verwendung durch die Schleife L2, bevor die nächste Entscheidung auf der Leitung 34a stattfindet. Weil diese nächste Entscheidung nicht auf die RAMs zugreifen nuß und statt dessen nur den korrekten Schwellwert aus den Werten M, N, die durch die RAMs vorher berechnet wurden, auswählt und diesen Wert an den Größenvergleicher 16 anlegt, ist die zum Liefern einer Entscheidung notwendige Zeit beträchtlich verkürzt. Es ist ein wichtiger Vorteil, daß der Entscheidungs- Rückmeldungsdekodierer der Erfindung zwei Hauptoperationen durchführt, d. h. die Schwellwerteinstellung und der Schwellwertvergleich, im wesentlichen gleichzeitig während jedes Taktzyklus, wodurch es ermöglicht wird, daß im Vergleich zu Systemen, die diese Operationen auf eine sequentielle Weise ausführen, der Betrieb ungefähr zweimal so schnell laufen kann. Es ist ein zusätzlicher Vorteil, daß die RAMs nicht zum Schwellwertvergleich verwendet werden, und deshalb der notwendige Speicherplatz auf denjenigen beschränkt ist, der zur Einstellung des Schwellwerts benötigt wird.
  • Nun wird der Betrieb der ersten Logikschaltung 26, die beim Ausführungsbeispiel von Fig. 3 durch den RAM 1 realisiert ist, unter Bezugnahme auf das Ablaufdiagramm von Fig. 7 beschrieben, woraufhin die Beschreibung des Betriebs der zweiten Logikschaltung 28, die durch den RAM 2 realisiert ist, unter Bezugnahme auf das Ablaufdiagramm von Fig. 8 beschrieben wird. Wie zuvor beschrieben wurde, sieht die Logikschaltung 26 basierend auf einer festgelegten Anzahl von vorigen Entscheidungen, die im Schieberegister 32 gespeichert sind, eine Schwellwerteinstellung vor, wobei angenommen wird, daß die nächste Entscheidung, die getroffen und für die Schwellwerteinstellung verwendet werden soll, einen Wert D = -1 haben wird. Das Ablaufdiagramm von Fig. 7 zeigt die Abfolge von Schritten, die durch die Logikschaltung 26 ausgeführt wird, um diesen eingestellten Schwellwert zu erhalten.
  • Wie dies zuvor beschrieben wurde, zeigt die Tabelle A Amplitudenwerte Ck, die als Reaktion auf einen positiven Eingangsimpuls Ik = +1 erhalten werden, für den besonderen Übertragungskanal mit einer wie in den Fig. 3A, 3B gezeigten Antwort. Die Werte Ck, die als Antwort auf Ik = -1 erhalten werden, sind bezüglich den in Tabelle A gezeigten invertiert. Es ist daher verständlich, daß, wenn die Intersymbolstörung, die aus einem Eingangsimpuls Ik = +1 resultiert, kompensiert wird, die eingestellten Werte Ck dem Schwellwert hinzuaddiert werden, während die gleichen Werte Ck vom Schwellwert subtrahiert werden, wenn die Intersymbolstörung, die aus einem Eingangsimpuls Ik = -1 resultiert, kompensiert wird.
  • Wie dies aus der vorangehend beschriebenen, in Fig. 4b dargestellten Kanalcharakteristik und aus dem Zeitablaufdiagramm von Fig. 6 ersichtlich ist, besteht für den Empfang eines entsprechenden, negativen Antwortwerts C1 = -5 zur Zeit T1 am Kanalausgang eine Zyklusverzögerung von einem Takt als Reaktion auf einen negativen Eingangsimpuls Ik = -1, der zur Zeit T0 an den Übertragungskanal angelegt wird. Aufgrund der Kanalintersymbolstörung bestehen jedoch andere, unerwünschte Störungsterme C2 bis Cn, die durch Einstellen des Schwellwerts kompensiert werden. Wie zuvor beschrieben wurde, kompensieren die Logikschaltungen 26, 28 die Intersymbolstörung durch Einstellen des Schwellwerts auf eine solche Weise, daß zu jedem Zeitpunkt T0 bis Tn die entsprechenden aktuellen Werte C2 bis Cn dem Schwellwert hinzuaddiert oder davon subtrahiert werden, wie dies aus den nachstehend beschriebenen Ablaufdiagrammen folgt.
  • Nach der durch einen Block 100 angezeigten Initialisierung setzt die Logikschaltung 26 den Schwellwert TH = -C2, wie dies aus weiterer Bezugnahme auf das Ablaufdiagramm von Fig. 7 folgt. Wie zuvor beschrieben wurde, nimmt die Schaltung 26 an, daß die nächste Entscheidung, die erhalten werden soll und für die Schwellwerteinstellung betrachtet werden soll, gleich D = -1 sein wird. Deshalb wird die erste Amplitude +C2 sein, wie dies ebenfalls aus Fig. 4B entnommen werden kann. Dieser Wert +C2 wird vorn Schwellwert abgezogen, wie dies durch einen Block 101 angezeigt wird. Weil bei diesem Beispiel der Anfangswert des Schwellwerts gleich TH = 0 ist, wird der eingestellte Schwellwert TH = - C2 sein.
  • Danach stellt ein Block 102 fest, ob die zuletzt getroffene Entscheidung gleich G = +1 oder G = -1 ist. Im Falle von G = +1 wird der nächste Einstellwert C3 dem Schwellwert hinzuaddiert, wie dies ebenfalls aus Fig. 4A folgt und wie es durch einen Block 103 angezeigt wird. Falls G = -1 wird der Wert C3 von zuvor eingestellten Schwellwert abgezogen, wie dies durch einen Block 104 dargestellt ist und aus der in Fig. 4b dargestellten Kanalcharakteristik offensichtlich ist.
  • Nimmt man weiterhin auf einen Block 105 Bezug, so wird festgestellt, ob die Entscheidung H, die der Entscheidung G direkt vorangeht gleich H = +1 oder H = -1 ist. Falls, wie dies durch einen Block 106 dargestellt ist und aus Fig. 4A folgt, H = +1, so wird der Einstellwert C4 dem eingestellten Schwellwert hinzuaddiert, ansonsten wird er davon abgezogen, wie dies durch einen Block 107 dargestellt ist und aus Fig. 48 folgt.
  • Ein Block 108 stellt fest, ob die Entscheidung I, die der Entscheidung H direkt vorangeht, gleich I = +1 oder I = -1 ist. Wenn I = +1, wird der Einstellwert C5 dem zuvor eingestellten Schwellwert hinzuaddiert, andernfalls wird er davon abgezogen, wie dies durch einen Block 109 bzw. 110 angezeigt wird und wie es ebenfalls aus der Fig. 4A bzw. 45 folgt. Es ist offensichtlich, daß beim momentan beschriebenen Beispiel C5 = 0 und daher die in den Blöcken 108 bis 110 dargestellten Vorgänge gestrichen werden können. Im allgemeinen kann es jedoch für Kanalcharakteristika, die sich von denen in Fig. 4A, 4B dargestellten unterscheiden, notwendig sein, eine Schwellwerteinstellung vorzusehen, die eine höhere Anzahl von Einstellwerten, als dies in Fig. 7 dargestellt ist, verwenden. In diesem Fall wird das Ablaufdiagramm von Fig. 7 durch zusätzliche Blöcke erweitert, die zusätzliche Schritte gemäß der vorhergehenden Beschreibung vorsehen.
  • Der so eingestellte, aus den Ablaufdiagramm von Fig. 7 resultierende Schwellwert wird durch die Logikschaltung 26 als Ausgangssignal Z auf die Leitung 42 angelegt und er wird durch das Flipflop 46 getaktet. Das resultierende, getaktete Signal M auf der Leitung 48 wird an den Multiplexer 24 angelegt, wie dies vorstehend beschrieben wurde.
  • Nimmt man weiterhin auf das in Fig. 8 dargestellte Ablaufdiagramm Bezug, so zeigt dieses den Betrieb der zweiten Logikschaltung 28, die annimmt, daß die nächste Entscheidung, die durch die Schaltung von Fig. 3 vorgesehen werden soll, gleich D = +1 sein wird. Wie dies der Übertragungskanalcharakteristik von Fig. 4A entnommen werden kann, ist in diesem Fall der erste Schwellwertkompensationswert C2 = -1. Folglich wird dieser Wert C2 dem Schwellwert hinzugezählt, der anfänglich 0 ist, wie dies durch einen Block 121 angezeigt wird. Danach wird der Wert der zuletzt gelieferten Entscheidung G durch einen Block 122 festgestellt.
  • Wie dies durch Vergleich ersichtlich ist, sind, beginnend bei Block 122 die Vorgänge der Ablaufdiagramme von Fig. 7 und 8 identisch. D. h., der vorstehend beschriebene Betrieb der ersten Logikschaltung 26, wie dies durch die Blöcke 102 bis 111 im Ablaufdiagramm von Fig. 7 angezeigt wird, ist identisch mit dem Betrieb der zweiten Logikschaltung 28, wie dies durch die Blöcke 122 bis 131 des in Fig. 8 dargestellten Ablaufdiagramms angezeigt wird. Daher wird dieser Teil des Betriebs der Schaltung 28, der der gleiche wie in Fig. 7 ist, nicht beschrieben, um eine Wiederholung zu vermeiden.
  • Aus der vorangehenden Beschreibung wird offensichtlich, daß die Ablaufdiagramme von Fig. 7 und 8 weitere Schritte enthalten können, die den Schwellwert durch weitere Kompensationswerte Ck einstellen können, und zwar in Abhängigkeit der besonderen Kanalcharakteristika. Es ist weiterhin verständlich, daß die oben beschriebenen, durch die Ablaufdiagramme von Fig. 7 und 8 dargestellten Vorgänge für jede neue Entscheidung, die durch den Größenvergleicher 16 geliefert wird, wiederholt werden.

Claims (8)

1. Ein Dekodierer zum Vorsehen von Entscheidungen, die Signalwerten eines digitalen Datenstroms zugeordnet sind, der über einen Kanal übertragen wird, wobei der Dekodierer aufweist:
ein Vergleichsmittel (16) zum Vorsehen eines Größenvergleichs, das einen ersten Eingang zum Empfangen aufeinanderfolgender Signalabtastwerte von den durch den Kanal übertragenen Daten und einen zweiten Eingang zum Empfangen eines einstellbaren Schwellwerts aufweist, wobei das Vergleichsmittel jeden Abtastwert mit dem Schwellwert vergleicht und Entscheidungen in der Form eines ersten Signalwerts vorsieht, wenn der Abtastwert den Schwellwert übersteigt, und eines zweiten Signalwerts, wenn der Abtastwert gleich oder kleiner dem Schwellwert ist; und ein Mittel (32) zum Speichern einer festgelegten Anzahl von Entscheidungen, die durch die Vergleichseinrichtungen vorgesehen werden; gekennzeichnet durch eine erste und eine zweite Schwellwerteinstellschaltung (26, 28), von der jede die festgelegte Anzahl von gespeicherten Entscheidungen empfängt und als Reaktion hierauf einen entsprechend eingestellten Schwellwert vorsieht, wobei die erste Schwellwerteinstellschaltung auf der Grundlage eines ersten festgelegten Signalwerts, der einer nächsten Entscheidung in Folge zugewiesen ist, die auf die gespeicherten Entscheidungen folgt, einen eingestellten Schwellwert vorsieht und wobei die zweite Schwellwerteinstellschaltung auf der Grundlage eines zweiten festgelegten Signalwerts, der der nächsten Entscheidung in Folge zugewiesen ist, die auf die gespeicherten Entscheidungen folgt, einen eingestellten Schwellwert vorsieht; und Schaltmittel (24), die einen Auswahleingang zum Empfangen eines aktuellen Wertes der nächsten Entscheidung von den Vergleichseinrichtungen (16) aufweist und als Reaktion darauf an den zweiten Eingang des Vergleichsmittels (16) denjenigen der eingestellten Schwellwerte anlegt, der auf dem tatsächlichen Wert der nächsten Entscheidung basiert.
2. Ein Dekodierer gemäß Anspruch 1, bei dem die empfangenen Signalabtastwerte digitale Werte aufweisen, jede durch das Vergleichsmittel (16) vorgesehene Entscheidung gleich einem ersten logischen Pegel ist, wenn der digitale Abtastwert den Schwellwert übersteigt, und jede Entscheidung gleich einem zweiten logischen Pegel ist, wenn der digitale Abtastwert gleich oder kleiner dem Schwellwert ist; wobei die erste und die zweite Schwellwerteinstellschaltung (26, 28) entsprechende Logikschaltungen sind; und bei dem die erste Logikschaltung (26) den eingestellten Schwellwert auf der Grundlage eines ersten logischen Pegels vorsieht, der einer nächsten Entscheidung in Folge zugeordnet ist, die auf die gespeicherten Entscheidungen folgt, und wobei die zweite Logikschaltung (28) den eingestellten Schwellwert auf der Grundlage eines zweiten logischen Pegels vorsieht, der der nächsten Entscheidung in Folge zugeordnet ist, die auf die gespeicherten Entscheidungen folgt.
3. Ein Dekodierer gemäß Anspruch 1, bei dem das Vergleichsmittel (16) den ersten Signalwert als einen ersten logischen Pegel bestimmt, wenn der Digitalwert den Schwellwert übersteigt, und den zweiten Signalwert als einen zweiten logischen Pegel bestimmt, wenn der Digitalwert gleich oder kleiner dem Schwellwert ist.
4. Ein Dekodierer gemäß irgendeinem vorhergehenden Anspruch, bei dem das Mittel zum Speichern (32) ein Schieberegistermittel ist, das eine Vielzahl von Stufen aufweist, von denen jede einen Ausgang zum Anlegen ihrer verzögerten Entscheidung aufweist, und bei dem der Ausgang einer ersten Stufe mit dem Auswahleingang des Schaltmittels verbunden ist sowie die Ausgänge einer zweiten Stufe und. nachfolgender Stufen mit der ersten bzw. zweiten Schwellwerteinstellschaltung gekoppelt ist.
5. Ein Dekodierer gemäß irgendeinem vorhergehenden Anspruch, bei dem das Vergleichsmittel (16) ein Addierermittel zum Vorsehen einer Summe eines digitalen Werts, der an seinem ersten Eingang empfangen wird, und eines eingestellten Schwellwerts, der an seinem zweiten Eingang empfangen wird, aufweist und bei dem die Entscheidungen gleich dem ersten Signalwert sind, wenn die Summe größer als Null ist, und gleich dem zweiten Signalwert, wenn die Summe gleich oder kleiner als Null ist.
6. Ein Dekodierer gemäß irgendeinem der vorhergehenden Ansprüche, bei dem die erste und zweite Schwellwerteinstellschaltung (26, 28) mindestens einen Direktzugriffspeicher aufweisen.
7. Ein Dekodierer zum Vorsehen von Entscheidungen, die Signalwerten für einen digitalen Datenstrom zugeordnet sind, der durch einen Kanal übertragen wird, wobei der Dekodierer aufweist: zwei parallel arbeitende Schleifen, wobei eine erste Schleife zwei Schwellwerteinstellschaltungen (26, 28) aufweist und ausgelegt ist, um eine Vielzahl von vorherigen Entscheidungen zu speichern und um gespeicherte Entscheidungen gleichzeitig an jede Schwellwerteinstellschaltung anzulegen, wobei eine der Schwellwerteinstellschaltungen auf der Grundlage eines ersten festgelegten Signalwerts, der einer nachfolgenden Entscheidung zugewiesen ist, die den gespeicherten Entscheidungen folgt, einen Schwellwert einstellt, und wobei die andere Schwellwerteinstellschaltung auf der Grundlage eines zweiten festgelegten Signalwerts, der einer nachfolgenden Entscheidung zugewiesen ist, einen Schwellwert einstellt, und wobei die zweite Schleife einen Größenvergleicher (16) einschließt, der Abtastwerte des Datenstroms mit einem ausgewählten Schwellwert vergleicht; ein Mittel (20) zum Speichern einer nachfolgenden Entscheidung, die durch den Größenvergleicher vorgesehen wird; und ein Mittel (24), um in Abhängigkeit des aktuellen Werts der nachfolgenden Entscheidung einen Schwellwert von der einen oder der anderen der Schwellwerteinstellschaltungen auszuwählen.
8. Ein Verfahren zum Vorsehen von Entscheidungen, die Signalwerten eines digitalen Datenstroms zugeordnet sind, der über einen Kanal übertragen wird, wobei das Verfahren die Schritte aufweist: Anlegen aufeinanderfolgender Signalabtastwerte von Daten, die über den Kanal zu einem Vergleichsmittel zum Vorsehen eines Größenvergleichs übertragen werden; Vergleichen eines jeden Abtastwerts mit einem Schwellwert und Vorsehen nachfolgender Entscheidungen in der Form eines ersten Signalwerts, wenn der Abtastwert den Schwellwert übersteigt, und eines zweiten Signalwerts, wenn der Abtastwert gleich oder kleiner dem Schwellwert ist; Speichern einer festgelegten Anzahl aufeinanderfolgender Entscheidungen; gekennzeichnet durch die Schritte: Anlegen der festgelegten Anzahl von gespeicherten Entscheidungen an eine erste und eine zweite Schwellwerteinstellschaltung; Einstellen des Schwellwerts durch die erste bzw. zweite Schwellwerteinstellschaltung, wobei von der ersten Schwellwerteinstellschaltung angenommen wird, daß die nächste Entscheidung in Folge, die den gespeicherten Entscheidungen folgt, den ersten Signalwert aufweist, und von der zweiten Schwellwerteinstellschaltung angenommen wird, daß die nächste Entscheidung in Folge den zweiten Signalwert aufweisen wird; und Auswählen desjenigen der eingestellten Schwellwerte für den Vergleichsschritt, der auf einen tatsächlichen Wert der nächsten Entscheidung basiert.
DE69124754T 1990-07-31 1991-05-14 Entscheidungsrückgekoppelter Dekodierer mit Pipeline-Struktur Expired - Fee Related DE69124754T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/562,305 US5097486A (en) 1990-07-31 1990-07-31 Pipelined decision feedback decoder

Publications (2)

Publication Number Publication Date
DE69124754D1 DE69124754D1 (de) 1997-04-03
DE69124754T2 true DE69124754T2 (de) 1997-08-28

Family

ID=24245726

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69124754T Expired - Fee Related DE69124754T2 (de) 1990-07-31 1991-05-14 Entscheidungsrückgekoppelter Dekodierer mit Pipeline-Struktur

Country Status (5)

Country Link
US (1) US5097486A (de)
EP (1) EP0469647B1 (de)
JP (1) JP3027238B2 (de)
CN (1) CN1025705C (de)
DE (1) DE69124754T2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521941A (en) * 1990-11-29 1996-05-28 Motorola, Inc. Automatic threshold control for multi-level signals
FR2677828B1 (fr) * 1991-06-14 1993-08-20 Sextant Avionique Procede de detection d'un signal utile bruite.
US5303262A (en) * 1992-02-21 1994-04-12 Hewlett-Packard Company Method and apparatus for triggering measurements from a TDMA signal
EP0586746B1 (de) * 1992-09-09 2000-02-02 ALCATEL BELL Naamloze Vennootschap Empfängerschwellwerteinstellung und Senderleistungssteuerung für ein ATM-Kommunikationssystem
US5394441A (en) * 1993-02-05 1995-02-28 Motorola, Inc. Method and apparatus for digitally tracking highs and lows of a signal received by a radio communication device
US5583500A (en) * 1993-02-10 1996-12-10 Ricoh Corporation Method and apparatus for parallel encoding and decoding of data
US5410556A (en) * 1993-10-29 1995-04-25 Ampex Corporation Pipelined viterbi decoder
US5436589A (en) * 1994-01-31 1995-07-25 Motorola, Inc. Demodulator for frequency shift keyed signals
EP0678999B1 (de) * 1994-04-08 2001-09-26 Nec Corporation Adaptive Einstellung von Entscheidungspegeln
CN1050950C (zh) * 1994-04-09 2000-03-29 日本电气株式会社 多电平调制信号的电平鉴定错后能迅速恢复正常的无线电通信设备
SE9501679D0 (sv) * 1995-05-05 1995-05-05 Centek Detector device
WO1999003241A2 (en) * 1997-07-11 1999-01-21 Cambridge Consultants Limited Data slicing using n previously decoded symbols
US5963599A (en) * 1997-08-04 1999-10-05 Raytheon Company Truncated maximum likelihood sequence estimator
US6249556B1 (en) * 1998-05-27 2001-06-19 Intel Corporation Dynamic thresholding for input receivers
GB0100202D0 (en) 2001-01-04 2001-02-14 Koninkl Philips Electronics Nv Receiver having a variable threshold slicer stage and a method of updating the threshold levels of the slicer stage
EP1331779B1 (de) * 2002-01-28 2007-04-04 Lucent Technologies Inc. Einstellung von Entscheidungspegeln und Abtastphase auf der Basis von vorherigen Bit-Werten
US6760551B2 (en) * 2002-10-29 2004-07-06 Agilent Technologies, Inc. Adaptive decoder for skin effect limited signals
US7269347B1 (en) * 2003-05-28 2007-09-11 Ciena Corporation Optical receiver decision threshold tuning apparatus and method
US7188302B2 (en) * 2004-04-14 2007-03-06 Realtek Semiconductor Corp. Parallel decision-feedback decoder and method for joint equalizing and decoding of incoming data stream
US8121186B2 (en) * 2008-06-06 2012-02-21 Lsi Corporation Systems and methods for speculative signal equalization

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3125727A (en) * 1959-04-24 1964-03-17 Voltage amplitude detection apparatus
US3214700A (en) * 1961-03-17 1965-10-26 Trw Inc Variable threshold signal detection system
US3634769A (en) * 1969-12-12 1972-01-11 Relex Corp Sequential gating circuit
JPS531008B2 (de) * 1972-12-07 1978-01-13
US4012697A (en) * 1975-06-30 1977-03-15 Honeywell Inc. Clock signal extraction during playback of a self-clocking digital recording
US4344039A (en) * 1979-03-13 1982-08-10 Sanyo Electric Co., Ltd. Demodulating circuit for self-clocking-information
US4371975A (en) * 1981-02-25 1983-02-01 Rockwell International Corporation Sampling NRZ data phase detector
US4387465A (en) * 1981-04-13 1983-06-07 Trw Inc. Sequential threshold detector
US4546394A (en) * 1982-01-29 1985-10-08 Sansui Electric Co., Ltd. Signal reconstruction circuit for digital signals
US4639792A (en) * 1982-10-21 1987-01-27 The Stypher Corporation Apparatus for decoding video address code signals
JPS5992410A (ja) * 1982-11-17 1984-05-28 Sony Corp デ−タ検出装置
JPH0681162B2 (ja) * 1984-03-31 1994-10-12 日本電信電話株式会社 デ−タ判定回路
US4697098A (en) * 1985-06-10 1987-09-29 Priam Corporation Composite gate generator circuit for detecting valid data signals
US4703282A (en) * 1985-06-29 1987-10-27 Nec Corporation Digital demodulation system
DE3579919D1 (de) * 1985-07-27 1990-10-31 Itt Ind Gmbh Deutsche Frequenzdemodulationsschaltung mit nulldurchgangszaehlung.
EP0232181B1 (de) * 1986-02-07 1992-09-16 Matsushita Electric Industrial Co., Ltd. Gerät zur Wiedergabe von Digitalinformationen

Also Published As

Publication number Publication date
EP0469647A3 (en) 1992-12-09
JP3027238B2 (ja) 2000-03-27
EP0469647B1 (de) 1997-02-26
US5097486A (en) 1992-03-17
CN1058683A (zh) 1992-02-12
JPH04234249A (ja) 1992-08-21
DE69124754D1 (de) 1997-04-03
EP0469647A2 (de) 1992-02-05
CN1025705C (zh) 1994-08-17

Similar Documents

Publication Publication Date Title
DE69124754T2 (de) Entscheidungsrückgekoppelter Dekodierer mit Pipeline-Struktur
EP0102598B1 (de) Vorrichtung zur Phasensynchronisierung
DE69621068T2 (de) Analog-Digitalwandler nach dem Verfahren der sukzessiven Approximation
DE3855437T2 (de) Abtastfrequenzumsetzer zum Umsetzen einer niedrigen Abtastfrequenz in eine höhere Abtastfrequenz und Verfahren dafür
DE68926734T2 (de) Mit schrittweiser Annäherung arbeitendes Analog-Digitalwandlungsgerät
DE69028260T2 (de) Erkennungs- und Entscheidungseinrichtung für demodulierte Daten
DE3001397C2 (de)
DE69101250T2 (de) Digitale Phasendetektor-Anordnung.
DE3813068C2 (de) Einrichtung zur Verwendung als Filter in einem Digital/Analog-Konverter
DE69021675T2 (de) Schaltung zur Unterdrückung eines Taktflatterns.
DE2634426A1 (de) Bandkompressionseinrichtung
DE3883673T2 (de) Dekodierender Entzerrer.
DE2420831C2 (de) Rekursives Digitalfilter mit Phasenentzerrung
DE3334541C2 (de)
DE4137404C2 (de) Verfahren zur Reduktion von Rauschen
DE2947874A1 (de) Verfahren und einrichtung zum codieren von magnetisch zu speichernden digitalsignalen sowie einrichtung zum decodieren eines auf einem magnetischen informationstraeger aufgezeichneten digitalsignals
DE69123648T2 (de) Wellenformentzerrende Filtereinheit
DE69123725T2 (de) Elektrischer Schaltkreis zum Generieren von Impulsreihen
DE3719659A1 (de) Einrichtung zur schnellen rahmen- und phasensynchronisation
DE10112275B4 (de) Interpolator
DE69223166T2 (de) Eingangs-gewichtetes Transversalfilter
DE69317506T2 (de) Verfahren und Anordnung zur Minimierung der Phasendifferenz zwischen zwei Datenströmen vor der Umschaltung
EP0725484B1 (de) Verfahren und Anordnung zum Ermitteln der Phasendifferenz zwischen Taktsignalen in einer Kommunikationseinrichtung
DE3937055C2 (de)
DE10242343A1 (de) Multinterpolierte Datenwiedergewinnung mit einer relativ niedrigen Abtastrate

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee