DE69223166T2

DE69223166T2 - Eingangs-gewichtetes Transversalfilter

Info

Publication number: DE69223166T2
Application number: DE69223166T
Authority: DE
Inventors: Masaki Nishikawa
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-02-21
Filing date: 1992-02-21
Publication date: 1998-03-12
Anticipated expiration: 2012-02-22
Also published as: DE69223166D1; JPH04266210A; KR920017352A; US5280255A; EP0500394B1; EP0500394A3; KR960014116B1; EP0500394A2; CA2061639A1

Description

Die Erfindung betrifft ein Transversalfilter und insbesondere ein Transversalfilter mit gewichteter Eingabe, das Eingangssignale in Echtzeit filtert.
Ein Filter, das digitale Eingangssignale in Echtzeit verarbeitet, ist beispielsweise in "PERFORMANCE EVALUATIONS OF SELECTED AUTOMATIC DEGHOSTING SYSTEMS FOR TELEVISION" in "IEEE Transactions on Consumer Electronics, Vol CE-26, February 1980" besprochen worden.
Fig. 1 zeigt ein herkömmliches eingangsgewichtetes Transversalfilter mit sechs Abgriffen (im weiteren allgemein als Transversalfilter bezeichnet). Dieses Transversalfilter stellt einen Teil eines umfangreichen Transversalfilters dar, das mit vielen Abgriffen versehen ist.
Ein mit dem Zeitabstand T abgetastetes Eingangssignal a = {x(i)} wird über einen Eingangsanschluß 1 in sechs Abgriffgewichtungsmultiplizierer 10, 11, 12, 13, 14, 15 eingegeben. Die Abgriffgewichtungsmultiplizierer 10, 11, 12, 13, 14, 15 multiplizieren das Eingangssignal mit ihren zugehöngen Abgriffgewichtungen C0, C1, C2, C3, C4 und C5 und geben ihre Multiplikationsergebnisse jeweils an die Addierer 20, 21, 22, 23, 24 und 25 aus. Zudem wird ein Kaskadeneingangssignal e = {z(i)} über einen Kaskadeneingangsanschluß 3 in den Addierer 25 eingegeben. Die Addierer 20, 21, 22, 23, 24 und 25 sind in Reihe geschaltet, so daß sie abwechselnd mit den Verzögerungselementen 30, 31, 32, 33 und 34 angeordnet sind. Das Ausgangssignal des Addierers 20 wird über ein letztes Verzögerungselement 4 an einen Ausgangsanschluß 2 geleitet. Die Verzögerungselemente 30, 31, 32, 33, 34 und 4 werden von einem Taktsignal CK gesteuert.
Das Ausgangssignal {y(i)} des letzten Verzögerungselements 4 des Transversalfilters erhält man aus der folgenden Gleichung:
Dieses Ausgangssignal {y(i)} wird zum endgültigen Ausgangssignal des Transversalfilters.
Der Kaskadeneingangsanschluß 3 dient dazu, diese Transversalfilter in Reihe zu schalten. Verwendet man das Transversalfilter einzeln für sich, so wird der Kaskadeneingangsanschluß aus der Schaltung entfernt.
Der in Gleichung (1) dargestellte Rechenvorgang wird in vielen Bereichen verwendet. Insbesondere im Bereich der Fernseh-Geisterbildunterdrückung und beim digitalen Verarbeiten von Fernsehsignalen wird er mit T = 70 bis 93 ns (10&supmin;&sup9; Sekunden) verwendet. Um Gleichung (1) bei einem Echtzeitvorgang sehr rasch abzuarbeiten, wurden zusätzlich zu Direktzugriffsmultiplizierern ROMs (Read Only Memories, Festwertspeicher) und RAMs (Random Acces Memories, Speicher mit wahlfreiem Zugriff) für die Abgriffgewichtungsmultiplizierer 10, 11, 12, 13, 14, 15 verwendet.
Betrachtet man das Herstellen des Transversalfilters auf einer integrierten Schaltung (IC), so wird der Schaltungsumfang dieser Abgriffgewichtungsmultiplizierer relativ groß, und es sind nicht mehr als 64 Abgriffe auf einem Chip realisierbar. In Geisterbildunterdrückungsvorrichtungen werden Transversalfilter normalerweise bei 14,32 MHz verwendet; dies ist die vierfache Farbhilfsträgerfreguenz fsc beim NTSC-System. Die Zeitdauer T berechnet sich damit zu T = 70 ns. Ein Transversalfilter mit 64 Abgriffen wird damit 4,4 µs breit. Im allgemeinen sollen 90% der Geisterbilder in einem Verzögerungszeitbereich von -1 bis 24 ps erzeugt werden. Um eine praktisch verwendbare Geisterbildunterdrückung zu verwirklichen, die Geisterbilder in diesem Bereich erfaßt, sind Transversalfilter mit mehr als 357 Abgriffen erforderlich. Anders ausgedrückt sind mehr als sechs identische Chips nötig, das Filter wird teuer, da viele Komponenten notwendig sind, und der erforderliche Chipumfang wird groß.
Bei herkömmlichen Transversalfiltern, die eine schnelle Echtzeitverarbeitung ermöglichen, tritt wie beschrieben die Schwierigkeit auf, daß der Schaltungsumfang der Abgriffgewichtungsmultiplizierer groß wird und man auch dann keine genügende Abgriffanzahl erzielen kann, wenn das Filter mit ICs hergestellt wird.
Die Erfindung zielt also darauf ab, ein eingangsgewichtetes Transversalfilter bereitzustellen, mit dem man mit einer geringen Abgriffanzahl ein Transversalfilter herstellen kann, das einem Transversalfilter mit einer großen Anzahl Abgriffe äquivalent ist.
Ein Transversalfilter gemäß dem Oberbegriff von Anspruch 1 ist in den Patent Abstracts of Japan, Vol 14, No. 036(E-877), 23 January 1990 (8JP-A-1 268 305) besprochen.
Erfindungsgemäß wird ein Transversalfilter mit gewichteter Eingabe zum Filtern eines abgetasteten Eingangssignals mit einer Abtastperiode bereitgestellt, umfassend:
Registervorrichtungen, die eine Anzahl Abgriffkoeffizienten enthalten;
eine Anzahl Multipliziervorrichtungen zum Multiplizieren der Abgriffkoeffizienten mit dem abgetasteten Eingangssignal;
einen Pipelineprozessor, der eine Anzahl Addiervorrichtungen enthält, die durch mindestens ein Verzögerungselement voneinander getrennt sind, wobei der Pipelineprozessor die multiplizierten Ausgangssignale aus den Multipliziervorrichtungen addiert und jede Multipliziervorrichtung während einer Abtastperiode des Eingangssignals das Eingangssignal nacheinander mit mehr als einem Abgriffkoeffizienten multipliziert, die die Registervorrichtung dem Multiplizierer in einer besonderen Reihenfolge zuführt,
dadurch gekennzeichnet, daß während eines Teils einer jeden Abtastperiode des Eingangssignals eine Auswahlvorrichtung ein Ausgangssignal des Pipelineprozessors als Eingabe für den Pipelineprozessor wählt.
Die erfindungsgemäßen Abgriffgewichtungsmultiplizierer wirken im Zeitmultiplexverfahren und multiplizieren die zu jeder Zeitperiode T abgetasteten Eingangssignale mit einem Abgriffsgewicht, das sich während der Periode T n-mal ändert (n ist eine natürliche Zahl nicht kleiner als 2). Die Ausgangssignale der Abgriffgewichtungsmultiplizierer werden im Pipelineverarbeitungsaddierer aufaddiert. Das Ausgangssignal des Pipelineverarbeitungsaddierers wird als gefiltertes Ausgangssignal ausgegeben, und zwar wie beschrieben jeweils mit der Periode T abgetastet. Gleichzeitig wird ein Teil des Ausgangssignals des Pipelineverarbeitungsaddierers in die Eingabeauswahlvorrichtung eingegeben, die am Eingang des Pipelineverarbeitungsaddierers selbst bereitgestellt ist. Diese Eingabeauswahlvorrichtung ist so aufgebaut, daß sie das Ausgangssignal des Pipelineverarbeitungsaddierers oder ein anderes zu addierendes Eingangssignal mindestens zweimal während der Periode T umschaltet.
Der Pipelineverarbeitungsaddierer ist zudem mit einer Anzahl Addierer ausgestattet, in die die Ausgangssignale aus einer Anzahl der beschriebenen Abgriffgewichtungsmultiplizierer eingegeben werden, und mit Verzögerungsvorrichtungen, die aus n Verzögerungselementen bestehen und zwischen der Anzahl Addierer in Reihe geschaltet sind, wobei jedes Verzögerungselement eine Verzögerungszeit (T/n) aufweist.
Da man die Abgriffgewichtungsmultiplizierer während der Periode T im Zeitmultiplexbetrieb verwendet, kann man aus den Verzögerungselementen des Pipelineverarbeitungsaddierers während der Periode T eine Anzahl Multiplikationsergebnisse der Abgriffsgewichtungen erhalten. Ein Teil der Multiplikationsergebnisse, der eine unzureichende Verzögerungszeit aufweist, wird wiederum an den Eingang des Pipelineverarbeitungsaddierers angelegt und durchläuft die Verzögerungselementreihe nochmals. Damit erhält man ein geeignet gefilter tes Ausgangssignal mit ausreichender Verzögerungszeit.
Ein Abgriffgewichtungsmultiplizierer hat wie beschrieben die Funktion einer Vielzahl herkömmlicher Abgriffgewichtungsmultiplizierer. Damit kann die erforderliche Anzahl von Abgriffgewichtungsmultiplizierern verringert werden. Verwendet man eine große Anzahl Abgriffgewichtungsmultiplizierer, so wird es ferner möglich, die Abgriffanzahl außerordentlich zu erhöhen.
Zum besseren Verständnis der Erfindung und vieler damit verbundener Vorteile wird nun beispielhaft Bezug auf die beiliegenden zeichnungen genommen.
Es zeigt:
Fig. 1 einen Schaltplan eines herkömmlichen eingabegewichteten Transversalfilters;
Fig. 2 einen Schaltplan einer ersten Ausführungsform des erfindungsgemäßen eingabegewichteten Transversalfilters;
Fig. 3 eine zeitliche Darstellung zum Erklären der Arbeitsweise der Schaltung nach Fig. 2;
Fig. 4 eine Abwandlung des Schaltplans nach Fig. 2 zum Erklären der Arbeitsweise der ersten Ausführungsform;
Fig. 5 eine zeitliche Darstellung zum Erklären der Arbeitsweise der Schaltung nach Fig. 4;
Fig. 6 einen Schaltplan einer zweiten Ausführungsform des erfindungsgemäßen eingabegewichteten Transversalfilters;
Fig. 7 eine zeitliche Darstellung zum Erklären der Arbeitsweise der Schaltung nach Fig. 6;
Fig. 8 einen Schaltplan einer dritten Ausführungsform des erfindungsgemäßen eingabegewichteten Transversalfilters; und
Fig. 9 eine zeitliche Darstellung zum Erklären der Arbeitsweise der Schaltung nach Fig. 8.
Die Erfindung wird nun ausführlich mit Bezug auf Fig. 2 bis Fig. 9 beschrieben. In den Zeichnungen werden zur Vereinfachung der Erklärung die in Fig. 1 verwendeten Bezugszeichen dazu benutzt, gleiche oder ähnliche Elemente zu bezeichnen.
Es wird nun mit Bezug auf Fig. 2 bis 4 eine erste Ausführungsform des erfindungsgemäßen eingabegewichteten Transversalfilters ausführlich beschrieben.
Fig. 2 zeigt eine erste Ausführungsform eines erfindungsgemäßen eingabegewichteten Transversalfilters. Die erste Ausführungsform ist so dargestellt, daß die Anzahl von sechs Abgriffen - vergleichbar mit dem herkömmlichen Transversalfilter nach Fig. 1 - durch Zeitmultiplex mit dem Faktor 2 verwirklicht wird.
Ein jeweils mit der Periode T abgetastetes Eingangssignal a = {x(i)} wird in den Eingangsanschluß 101 eingegeben. Dieses Eingangssignal a wird in die Abgriffgewichtungsmultiplizierer 110, 111 und 112 eingegeben. Zu den Abgriffgewichtungsmultiplizierern 110, 111 und 112 gehören jeweils die Abgriffgewichtungen aus den Registern 190, 191 und 192. Während der Periode T wechseln diese Abgriffgewichtungen in den jeweiligen Abgriffgewichtungsmultiplizierern zwischen zwei Werten. Im Register 190 werden die Abgriffgewichtungen C0, C3 gewählt, im Register 191 die Abgriffgewichtungen C1, C4 und im Register 192 die Abgriffgewichtungen C2, C5. Die Register 190, 191 und 192 wählen die Abgriffgewichtungen mit den kleineren nachgestellten Zahlen (C0, C1, C2), wenn das Auswahlsignal S den Wert "1" hat&sub1; und die Abgriffgewichtungen mit den größeren nachgestellten Zahlen (C3, C4, C5), wenn das Signal S den Wert "0" hat.
Die Ausgangssignale der Abgriffgewichtungsmultiplizierer 110, 111, und 112 werden jeweils in die Addierer 120, 121 und 122 eingegeben. Zwischen den Addierern 120 und 121 sind jeweils die Verzögerungselemente 130 und 131, die die Verzögerungszeit (T/2 = T/n) aufweisen&sub1; in Reihe geschaltet. Ebenso sind zwischen den Addierern 121 und 122 die Verzögerungselemente 132 und 133, die jeweils die Verzögerungszeit (T/2 = T/n) aufweisen, in Reihe geschaltet.
Die Verzögerungsschaltung vom Addierer 120 bis zum Addierer 122 bildet den Pipelineverarbeitungsaddierer 170.
Das Ausgangssignal dieses Pipelineverarbeitungsaddierers 170 wird in das Verzögerungselement 150 eingegeben, das die Verzögerungszeit (T/2 = T/n) aufweist. Das Ausgangssignal des Verzögerungselements 150 wird in das letzte Verzögerungselement 104 eingegeben, das die Verzögerungszeit T aufweist. Der Ausgang dieses letzten Verzögerungselements 104 ist mit dem Ausgangsanschluß 102 verbunden. Das Ausgangssignal des Pipelineverarbeitungsaddierers 170 wird zudem in das Verzögerungselement 160 eingegeben, das die Verzögerungszeit (T/2 = T/n) aufweist.
Das jeweils mit der Periode T abgetastete Kaskadeneingangssignal e = {z(i)} wird in den Kaskadeneingangsanschluß 103 eingegeben. Dieses Abtastfolgensignal e wird in den Wähler 180 eingegeben. Das abgetastete Signal e und das Ausgangssignal des Verzögerungselements 160 werden in den Wähler 180 eingespeist, der aus diesen beiden Signalarten während der Periode T auswählt. Der Wähler 180 wählt das Ausgangssignal des Verzögerungselements 160, wenn das Auswahlsignal S den Wert "1" hat. Dagegen wird das abgetastete Signal e gewählt, wenn das Auswahlsignal S den Wert "0" hat. Der Ausgang des Wählers 180 ist mit dem Addierer 122 im Pipelineverarbeitungsaddierer 170 verbunden.
Fig. 3 ist eine zeitliche Darstellung zum Erklären der Arbeitsweise der ersten Ausführungsform des Transversalfilters.
Vor dem Erklären der zeitlichen Darstellung nach Fig. 3 sei die grundlegende Wirkungsweise der ersten Ausführungsform mit Bezug auf Fig. 4 und 5 erläutert.
Fig. 4 zeigt einen modifizierten Schaltplan nach Fig. 2 zum ausführlichen Erklren der ersten Ausführungsform der Erfindung, die in Fig. 2 dargestellt ist. Bis auf die weggelassene Verbindung zwischen dem Ausgang der Verzögerungsschaltung 160 und dem Eingang des Wählers 180, die in Fig. 2 vorhanden ist, gleicht Fig. 4 völlig Fig. 2. Damit hat das Verzögerungselement 160 einen virtuellen Ausgangsanschluß 105, und der Wähler 180 hat einen virtuellen Eingangsanschluß 106 zum Empfangen eines virtuellen Eingangssignals k = {α(i)}. Das virtuelle Eingangssignal k ist nur dann für die Eingabe in den Wähler 180 bereitgestellt, wenn das Auswahlsignal S des Wählers 180 den Wert "1" hat. Da die Wirkungsweisen der Komponenten, die Signale und die zugewiesenen Symbole allesamt genauso sind wie in Fig. 2, wird auf eine Erklärung der Komponenten usw. verzichtet.
Fig. 5 zeigt eine zeitliche Darstellung zum Erklären der Abläufe in Fig. 4. Das Auswahlsignal S und das Taktsignal CK1, das im letzten Verzögerungselement 104 verwendet wird, haben die Periode T, und das Taktsignal CK2 hat die Periode (T/2 = T/n), siehe Fig. 5.
In der Erfindung ist vorausgesetzt, daß eine Periode des Takts CK1 mit dem zweiten Taktsignal CKn gleichmäßig in n Abschnitte eingeteilt wird. Das zweite Taktsignal CKn hat die n-fache Frequenz des Taktsignals CK1 (n ist eine ganze Zahl nicht kleiner als 2), und die n Abschnitte werden geordnet nach der Zeit mit Phase 1, Phase 2, ... Phase n bezeichnet. Fig. 2 und Fig. 4 zeigen einen Sonderfall, in dem die zwei Abschnitte Phase 1 und Phase 2 auftreten.
Da das Eingangssignal mit der Periode T abgetastet ist, wechseln die Daten des Eingangssignals a in der folgenden Reihenfolge mit der Periode T des Taktsignals CK1 und des Signals S,
x(i-2), x(i-1), x(i), x(i+1), ... .
Da die Abgriffgewichtungen mit der Periode (T/2) gewählt werden, wechseln die Ausgangssignale d, c und b der Abgriffgewichtungsmultiplizierer 110, 111 und 112 in der folgenden Anordnung.
Für das Ausgangssignal d des Abgriffgewichtungsmultiplizierers 110 gilt:
C0 x(i-2), C3 x(i-2), C0 x(i-1), C3 x(i-1),
C0 x(i), C3 x(i), C0 x(i+1), C3 x(i+1) ... .
Für das Ausgangssignal c des Abgriffgewichtungsmultiplizierers 111 gilt:
C1 x(i-2), C4 x(i-2), C1 x(i-1), C4 x(i-1),
C1 x(i), C4 x(i), C1 x(i+1), C4 x(i+1), ... .
Für das Ausgangssignal b des Abgriffgewichtungsmultiplizierers 112 gilt:
C2 x(i-2), C5 x(i-2), C2 x(i-1), C5 x(i-1),
C2 x(i), C5 x(i), C2x(i+1), C5 x(i+1) ... .
Da zudem das Kaskadeneingangssignal e mit der Periode T abgetastet ist, wechselt der Dateninhalt des Signals e in der folgenden Reihenfolge mit der Periode des Taktsignals CK1 und des Signals S,
Da das mit der Periode T abgetastete Signal {α(i)} eingegeben wird, wenn das Auswahlsignal S den Wert "1" hat, gilt für das virtuelle Eingangssignal k, daß sich sein Dateninhalt in der folgenden Reihenfolge mit den Perioden der "1" und "0" der Auswahl des Taktsignals CK1 und des Signals S ändert,
α(i-2), *, α(i-1), *, α(i), *, α(i+1), *, ... ,
wobei der Inhalt der Daten * unwesentlich ist.
Da der Wähler 180 mit der Periode (T/2) betätigt wird, ändert sich das Ausgangssignal f des Addierers 122 in der folgenden Reihenfolge,
Werden die Ausgangssignale d, c und b der Abgriffgewichtungsmultiplizierer 110, 111 und 112 im Pipelineverarbeitungsaddierer 170 addiert und ist die Zeitdifferenz zwischen den Ausgangssignalen d, c und b der Abgriffgewichtungsmultiplizierer 110, 111 und 112 für die Anzahl (n) der Abgriffgewichtungen auf n Perioden (n 2 in dieser Ausführungsform) der Verzögerungselemente eingestellt, die in jedem Abgriffgewichtungsmultiplizierer gewählt werden, so erhält man in der Phase 1 eine erste Ausgabesumme ΣL der Ausgangssignale der Abgriffgewichtungen mit den kleineren nachgestellten Zahlen und abwechselnd die Ausgabesumme ΣL der Ausgangssignale der Abgriffgewichtungen mit den größeren nachgestellten Zahlen.
Nimmt man die Periode (i-1)T als Beispiel, so erscheint in Phase 1 der Periode (i-1)T die erste Ausgangssumme ΣS wie folgt als Ausgangssignal g des Addierers 120:
ΣS = C0 x(i-1) + C1 x(i-2) + C2 x(i-3) + α(i-3) .
In Phase 2 erscheint die zweite Ausgangssumme ΣL wie folgt als Ausgangssignal g des Addierers 120:
ΣL = C3 x(i-1) + C4 x(i-2) + C5 x(i-3) + z(i-3) .
Wird die erste Ausgangssumme ΣS im Verzögerungselement 150 mit der Periode (T/2) um (T/2) verzögert und zudem im letzten Verzögerungselement 104 fur eine Periode T gehalten, so wird die zweite Ausgangssumme ΣL ignoriert, und das endgültige Ausgangssignal h erscheint am Ausgangsanschluß 102, siehe Fig. 5. Als Ausgangssignal {y'(i)} erhält man das folgende Signal:
y'(i) = C0 x(i-1) + C1 x(i-2) + C2 x(i-3) + α(i-3) ... (2) .
Wird die zweite Ausgangssumme ΣL im Ausgangssignal g des Addierers 120 um (T/2) vorgeschoben, so liegt sie in der gleichen Phase wie die erste Ausgangssumme ΣS. Wird die zweite Ausgangssumme ΣL durch Verzögern um 2,5T zur ersten Ausgangssumme ΣS addiert, und wird zudem das virtuelle Eingangssignal k ( = {α(i)}) zu null gemacht, so nimmt die Gleichung (2) die gleiche Form an wie die Gleichung (1).
Dies ist in der folgenden Gleichung dargestellt:
Wird das Ausgangssignal g im Addierer 120 gebildet und anschließend im Verzögerungselement 150 mit der Periode (T/2) um (T/2) verzögert und im letzten Verzögerungselement 104 für eine Periode T gehalten, so erhält man das folgende Ausgangssignal {y'(i)} als endgültiges Ausgangssignal h wie folgt:
Dies ist gleich dem geforderten Ausgangssignal des Transversalfilters, das in Gleichung (1) angegeben ist. Um das geforderte Ausgangssignal des Transversalfilters zu erhalten ist es - anders ausgedrückt - erforderlich, die zweite Ausgangssumme ΣL um 2,5T länger zu verzögern als die erste Ausgangssumme ΣS.
Wird nun der virtuelle Ausgangsanschluß 105 mit dem virtuellen Eingangsanschluß 106 verbunden, damit der Ausgang des Verzögerungselements 160 mit dem Wähler 180 verbunden wird, so bildet sich α(i) = ΣL, wenn man die zweite Ausgangssumme ΣL im Verzögerungselement 160 um die Periode (T/2) verzögert. Unter dieser Bedingung wird die in Fig. 4 dargestellte Anordnung gleich der Anordnung in Fig. 2. Setzt man α(i) = ΣL in die Gleichung (2) ein, so erhält man die folgende Gleichung:
D. h., daß man in der Schaltungsanordnung nach Fig. 2 das gewünschte Ausgangssignal des Transversalfilters erhalten kann, wenn man über das Verzögerungselement 160 die Phase der zweiten Ausgangssumme ΣL an die Phase der ersten Ausgangssumme ΣS angleicht und eine nicht ausreichende Verzögerungszeit der zweiten Ausgangssumme ΣL beim Addieren zur ersten Ausgangssumme ΣS im Pipelineverarbeitungsaddierer 170 ausgleicht.
Die hauptsächliche Arbeitsweise des Transversalfilters in der Schaltungsanordnung nach Fig. 2 wurde insoweit mit Bezug auf Fig. 4 erklärt. Im weiteren sei die Wirkungsweise des Transversalfilters in der Schaltungsanordnung nach Fig. 2 kurz erklärt, wobei wiederum Bezug auf Fig. 3 genommen wird, die die zeitliche Darstellung zu Fig. 2 ist.
Das Auswahlsignal S und das Taktsignal CK1, die für das letzte Verzögerungselement 104 verwendet werden, haben die Periode T. Dagegen hat das Taktsignal CK2 die Periode (T/2 = T/n). Das Eingangssignal a, die Ausgangssignale b, c und d der Abgriffgewichtungsmultiplizierer 110, 111 und 112 und das Kaskadeneingangssignal e stimmen völlig mit den Signalen überein, die mit Bezug auf Fig. 5 erläutert wurden. Diese Signale sind daher nicht nochmals beschrieben.
Der Auswahlvorgang des Wählers 180 wird mit der Periode (T/2 = T/n) vorgenommen. Ersetzt man das virtuelle Eingangssignal k in Fig. 5 durch das virtuelle Eingangssignal k gemäß der folgenden Gleichung
α(i) = C3 x(i-1) + C4 x(i-2) + C5 x(i-3) + z(i-3),
so erhält man das Ausgangssignal f des Addierers 122 gemäß der folgenden Gleichung (siehe Fig. 3):
Ersetzt man das virtuelle Eingangssignal k in Fig. 5 durch das virtuelle Eingangssignal gemäß der folgenden Gleichung
α(i) C3 x(i-1) + C4 x(i-2) + C5+x(i-3) + z(i-3),
so erhält man als Ausgangssignal g des Addierers 120 das Signal, das in Fig. 3 angegeben ist.
Betrachtet man nun die Phase 1 des Ausgangssignals g, das dem in Fig. 3 angegebenen Ausdruck entspricht, so enthält das Ausgangssignal g die Faktoren aller Abgriffgewichtungen C0, C1, C2, C3, C4 und C5 und ebenso den Faktor des Eingangssignals a = {x(i)}. Damit erhält man eine Gleichung, die der Gleichung (1) aus der ersten Ausführungsform nach Fig. 2 entspricht.
Verzögert man nun die Phase 1 des Ausgangssignals g des Addierers 120 im Verzögerungselement 150 mit der Periode (T/2) um (T/2), und hält man das Ausgangssignal g fur eine Periode T im letzten Verzögerungselement 104, so erhält man das erforderliche Ausgangssignal h {y(i)} am Ausgangsanschluß 102.
Fig. 6 zeigt eine zweite Ausführungsform der Erfindung. Die zweite Ausführungsform ist so ausgeführt, daß die Anzahl von sechs Abgriffen ähnlich zur ersten Ausführungsform ebenfalls durch Zeitmultiplex mit demfaktor 2 verwirklicht ist. Die Auswahlreihenfolge der Abgriffgewichtungen ist jedoch gegenüber der ersten Ausführungsform umgekehrt.
Die Schaltungsanordnung nach Fig. 6 gleicht nahezu der Schaltung nach Fig. 2. Der große Unterschied besteht darin, daß die Register die Abgriffgewichtungen mit den größeren nachgestellten Zahlen (C3, C4, C5) wählen, wenn das Auswahlsignal S den Wert "1" hat, und die Abgriffgewichtungen mit den kleineren nachgestellten Zahlen (C0, C1, C2), wenn das Auswahlsignal S den Wert "0" hat. Damit kann das Transversalfilter in der Schaltungsanordnung gemäß der zweiten Ausführungsform dadurch verwirklicht werden, daß die Verzögerung der Rückführschleife vom Ausgang des Pipelineverarbeitungsaddierers 170 auf den eigenen Eingang und die Verzögerung zwischen dem Ausgang des Pipelineverarbeitungsaddierers 170 und dem letzten Verzögerungselement 104 reguliert wird. Das in Fig. 2 dargestellte Verzögerungselement 150 ist also in der zweiten Ausführungsform weggelassen, und der Ausgang des Addierers 120 wird direkt mit dem Eingang des letzten Verzögerungselements 104 verbunden. Zudem ist der Ausgang des Addierers 120 über die Verzögerungselemente 260, 261 und 262, die die Periode (T/2 T/n) aufweisen und in Reihe geschaltet sind, mit dem Eingang des Wählers 180 verbunden. Das abgetastete Signal e und das Ausgangssignal des Verzögerungselements 262 werden dem Wähler 180 zugeführt. Diese beiden Signale werden während der Periode T ausgewählt. Der Wähler 180 wählt das abgetastete Signal e, wenn das Auswahlsignal S den Wert "1" hat und das Ausgangssignal des Verzögerungselements 262, wenn das Auswahlsignal S den Wert "0" hat. Sonst gleicht die Schaltungsanordnung nach Fig. 6 völlig der Schaltungsanordnung nach Fig. 2. Die den Elementen in Fig. 6 zugewiesenen Bezugszeichen und die Bezugszeichen in Fig. 2 sind ebenfalls gleich. Daher erfolgt keine ausführliche Beschreibung der Anordnung nach Fig. 6.
Fig. 7 zeigt eine zeitliche Darstellung zum Erklären der Wirkungsweise der zweiten Ausführungsform nach Fig. 6.
Das Auswahlsignal S und das Taktsignal CK1, das für das letzte Verzögerungselement 104 verwendet wird, haben die gleiche Periode T, siehe Fig. 7. Dagegen hat das Taktsignal CK2 die Periode (T/2 = T/n).
Da das Eingangssignal a mit der Periode T abgetastet ist, ändert sich der Dateninhalt des Eingangssignals a in der folgenden Reihenfolge:
Da die Abgriffgewichtungen mit der Periode (T/2) gewählt werden, wechseln die Ausgangssignale d, c und b der Abgriffgewichtungsmultiplizierer 110, 111 und 112 in der folgenden Anordnung.
Für das Ausgangssignal d des Abgriffgewichtungsmultiplizierers 110 gilt:
Für das Ausgangssignal c des Abgriffgewichtungsmultiplizierers 111 gilt:
Für das Ausgangssignal b des Abgriffgewichtungsmultiplizierers 112 gilt:
Da zudem das Kaskadeneingangssignal e mit der Periode T abgetastet ist, wechselt der Dateninhalt des Signals e in der folgenden Reihenfolge mit der Periode des Taktsignals CK1 und den Werten "1" und "0" des Auswahlsignals S,
z(i-2), z(i-1), z(i), z(i+1),
Das Ausgangssignal g des Addiererausgangs 120 wird über die Reihenschaltung der Verzögerungselemente 260, 261 und 262, die jeweils die Verzögerungszeit (T/2) aufweisen, in den Wähler 180 eingegeben. Da der Wähler 180 mit der Periode (T/2) abwechselnd das Kaskadeneingangssignal e und das Ausgangssignal g des Addierers 120 - verzögert um die Periode 1,5T - auswählt, ändert sich das Ausgangssignal f des Addierers 122 in der folgenden Reihenfolge:
Das Ausgangssignal g des Addierers 120 ist in Fig. 7 ebenfalls angegeben.
Betrachtet man nun die Phase 2 des Ausgangssignals g nach Fig. 7, so enthält das Ausgangssignal g die Faktoren aller Abgriffgewichtungen C0, C1, C2, C3, C4 und C5 und ebenso den Faktor des Eingangssignals a = {x(i)}. Damit erhält man in der zweiten Ausführungsform nach Fig. 6 eine Gleichung, die der Gleichung (1) entspricht.
Betreibt man das Transversalfilter so, daß die Phase 2 im letzten Verzögerungselement 104 für eine Periode T gehalten wird, so kann man am Ausgangsanschluß 102 das gewünschte Ausgangssignal h = {y(i)} erhalten.
Damit gleicht die zweite Ausführungsform nahezu der ersten Ausführungsform; es ist jedoch die Auswahlreihenfolge der Abgriffgewichtungen vertauscht, und die Anzahl der Verzögerungselemente ist so eingestellt, daß sie beim Rückfüh ren des Ausgangssignals g zum Pipelineverarbeitungsaddierer 170 zur Auswahlreihenfolge des Wählers 180 paßt.
Damit ist die zweite Ausführungsform eine der Abarten der Erfindung mit sechs Abgriffen und einem zweifachen Zeitmultiplex ähnlich zur beschriebenen ersten Ausführungsform.
Fig. 8 zeigt eine dritte Ausführungsform des erfindungsgemäßen Transversalfilters. Die dritte Ausführungsform zeigt einen Fall, bei derudie Anzahl k der Abgriffe wie in der ersten und zweiten Ausführungsform 6 ist, für die Abgriffgewichtungen jedoch ein dreifacher Zeitmultiplex verwendet wird.
Das mit der Periode T abgetastete Eingangssignal a = {x(i)} wird in den Eingangsanschluß 101 eingegeben. Dieses Eingangssignal a wird dann an die Abgriffgewichtungsmultiplizierer 310 und 311 angelegt. Diesen Abgriffgewichtungsmultiplizierern 310 und 311 werden jeweils Abgriffgewichtungen aus den Abgriffgewichtungsregistern 390 und 391 zugeführt. In jedem Register werden dem zugehörigen Multiplizierer während der Periode T drei Abgriffgewichtungen ausgewählt zugeführt. Die Abgriffgewichtungen C0, C2 und C4 werden im Abgriffgewichtungsregister 390 ausgewählt. Ebenso werden die Abgriffgewichtungen C1, C3 und C5 im Abgriffgewichtungsregister 391 gewählt. Die Abgriffgewichtungsregi ster 390 und 391 werden mit einem dritten Taktsignal CK3 angesteuert, das die Periode (T/3) hat, und geben jeweils die Abgriffgewichtungen CO bzw. Cl mit der Anfangsphase des Abtasttakts für das Eingangssignal a = {x(i)} aus. Die Abgriffgewichtungen C2, C3 werden in der mittleren Phase des Abtasttakts ausgegeben. Die Abgriffgewichtungen C4 und C5 werden in der Endphase des Abtasttakts ausgegeben. Im weiteren sind diese drei Phasen mit Phase 1, Phase 2 und Phase 3 bezeichnet.
Das Ausgangssignal des Abgriffgewichtungsmultiplizierers 310 wird dem Addierer 320 zugeführt. Das Ausgangssignal des Abgriffgewichtungsmultiplizierers 311 wird an den Addierer 321 angelegt. Zwischen den Addierern 320 und 321 sind drei Verzögerungselemente 330, 331 und 332, die jeweils die Verzögerungszeit (T/3) aufweisen, in Reihe geschaltet.
Die Addierer 320 und 321 und die Verzögerungsschaltung, die die Verzögerungselemente 330, 331 und 332 enthält, bilden einen Pipelineverarbeitungsaddierer 370.
Das Ausgangssignal des Pipelineverarbeitungsaddierers 370 wird in die Verzögerungselemente 350 und 351 eingegeben, die jeweils die Verzögerungszeit (T/3) aufweisen und in Reihe geschaltet sind. Das Ausgangssignal des Verzögerungselements 350 wird in das letzte Verzögerungselement 104 eingegeben, das die Verzögerungszeit T aufweist. Der Ausgang dieses letzten Verzögerungselements 104 ist mit dem Ausgangsanschluß 102 verbunden. Das Ausgangssignal des Pipelineverarbeitungsaddierers 370 wird in den Wähler 380 eingegeben, nachdem es zwei Rückführschleifen durchlaufen hat. Eine dieser Rückführschleifen zum Wähler 380 verläuft über die Verzögerungselemente 360, 361, die jeweils die Verzögerungszeit (T/3) aufweisen und in Reihe geschaltet sind. Eine weitere Rückführschleife zum Wähler 380 führt über die Verzögerungselemente 362, 363, die die Verzögerungszeit (T/3) aufweisen und in Reihe geschaltet sind.
Die Verzögerungselemente 330, 331, 332, 350, 351, 360, 361, 362 und 363 werden alle mit dem Taktsignal CK3 angesteuert.
Das letzte Verzögerungselement 104 wird mit dem Taktsignal CK1 angesteuert.
Das mit der Periode T abgetastete Kaskadeneingangssi gnal e = {z(i)} wird in den Kaskadeneingangsanschluß 103 eingegeben. Dieses abgetastete Signal e wird in den Wähler 380 eingegeben. An diesen Wähler 380 werden das abgetastete Signal e und die Ausgangssignale der Verzögerungselemente 361, 363 angelegt. Während einer Periode T werden diese drei Signalarten jeweils einmal für ein Drittel der Periode T ausgewählt. Der Wähler 380 wählt in der Phase 1 das Ausgangssignal des Verzögerungselements 363, in der Phase 2 das Ausgangssignal des Verzögerungselements 361 und in der Phase 3 das abgetastete Signal e. Der Ausgang des Wählers 380 ist mit dem Addierer 321 im Pipelineverarbeitungsaddierer 370 verbunden.
Fig. 9 zeigt eine zeitliche Darstellung zum Erklären der Wirkungsweise des Transversalfilters in der dritten erfindungsgemäßen Ausführungsform.
Das Taktsignal CK3 zum Wählen der Abgriffgewichtungen aus den Abgriffgewichtungsregistern 390, 391 hat eine Periodendauer, die 1/3 der Abtastperiode T beträgt, siehe Fig. 9. Demgemäß wird das Eingangssignal a im Zeitmultiplex mit den Abgriffgewichtungen aus den Abgriffgewichtungsregistern multipliziert. Dabei werden die Signale m und n nach Fig. 9 aus den Multiplizierern 310 und 311 ausgegeben. Damit erhält man ähnlich wie in der ersten Ausführungsform die Ausgangssignale der Addierer 321, 320, die in Fig. 9 als Si gnale p und q dargestellt sind. Somit wird über die Verzögerungselemente 360, 361 das Ausgangssignal q der Addierer 320 in der Phase 3 zum Ausgangssignal p der Addierer 321 in der Phase 2 addiert. In ähnlicher Weise wird das Ausgangssignal q des Addierers 320 in der Phase 2 über die Verzögerungselemente 362, 363 zum Ausgangssignal p des Addierers 321 in der Phase 1 addiert.
Wird das Ausgangssignal q des Addierers 320 in jeder Phase 1 in den Verzögerungselementen 350, 351, die jeweils die Periode (T/3) aufweisen, um (2T/3) verzögert und dann im letzten Verzögerungselement 104 für eine Periode T gehalten, so kann man das gewünschte Ausgangssignal h = {y(i)} am Ausgangsanschluß 102 erhalten.
Es wurden bisher drei Ausführungsformen der Erfindung erläutert. Die Erfindung ist jedoch nicht auf diese drei Ausführungsformen eingeschränkt.
Die erste und die zweite Ausführungsform weisen beispielsweise die Anzahl k an Abgriffen auf, nämlich 6, und den gleichen Zeitmultiplexfaktor, nämlich 2. Sie unterscheiden sich in der Auswahlreihenfolge der Abgriffgewichtungsregister 190, 191, 192 voneinander. Die dritte Ausführungsform weist ebenfalls k = 6 Abgriffe auf und den Zeitmultiplexfaktor 3. In der dritten Ausführungsform kann die Auswahlreihenfolge der Abgriffgewichtungen auf verschiedene Weise geändert werden. In diesem Fall kann ähnlich wie beim Zeitmultiplex mit dem Faktor zwei das Transversalfilter in der dritten Ausführungsform nach Fig. 8 durch Regulieren der Verzögerung der beiden Rückführschleifen zwischen den Ausgangs- und Eingangsanschlüssen des Pipelineverarbeitungsaddierers 370, der Auswahlreihenfolge im Wähler 380 für die Rückführschleifen und der Verzögerung zwischen dem Ausgang des Pipelineverarbeitungsaddierers 370 und dem letzten Verzögerungselement 104 verwirklicht werden. In der dritten Ausführungsform nach Fig. 8 sind die beiden Rückführschleifen gleich aufgebaut; diese Übereinstimmung tritt jedoch nur in diesem Fall auf.
Ferner sind in der ersten Ausführungsform nach Fig. 2 die Verzögerungselemente 150 und 160 auf diese beiden Elemente aufgeteilt. Dies erfolgte nur dazu, das Erfindungsprinzip zu erklären. Somit kann das Ausgangssignal des Verzögerungselements 150 an den Wähler 180 geleitet werden, jedoch nicht durch das Verzögerungselement 160 laufen. Aus Fig. 6 geht weiterhin klar hervor, daß die Verzögerungselemente 260, 261 und 262 durch insgesamt zwei Verzögerungselemente zu ersetzen sind, von denen eines die Periode (T/2) und das andere die Periode T aufweist. In Fig. 8 sind die erste Rückführschleife mit den Verzögerungselementen 360, 361 und die andere Rückführschleife mit den Verzögerungselementen 362, 363 voneinander getrennt, und der Wähler 380 weist drei Eingänge auf, die wählbar sind. Dies dient jedoch ebenfalls nur einer leichteren Erklärung der Erfindung. Es ist möglich, die gleichen Ergebnisse zu erhalten ohne die Rückführschleifen zu trennen. Es ist zudem möglich, die Verzögerungselemente 360, 361, 362 und 363 dadurch zu beseitigen, daß man das Ausgangssignal des Verzögerers 350 an den Wähler 380 anlegt. Ferner können zum Einstellen der Verzögerungszeit der Rückführschleife geeignete Verzögerungselemente zwischen dem Wähler 380, der mit der Rückführschleife verbunden ist, und dem Eingang des Pipelineverarbeitungsaddierers 370 bereitgestellt werden.
In der Erfindung ist der Kaskadeneingangsanschluß 103 nicht zwangsläufig erforderlich, und es ist selbstverständ lich, daß die Schaltungsanordnung vereinfacht werden kann, wenn man das Kaskadeneingangssignal e als e = 0 betrachtet.
Die Auswahlreihenfolge der Abgriffgewichtungen und die Größe der Verzögerung und der Aufbau der tatsächlichen Schaltungen sind für Fachleute einfach zu lösende Entwurfsaufgaben. Erfindungsgemäß ist es möglich, ein Transversalfilter zu verwirklichen, das eine beliebige Anzahl Abgriffe k (k ist eine natürliche Zahl nicht kleiner als 2) aufweist, wobei ein geeignetes Zeitmultiplexverfahren mit dem Faktor n verwendet wird.
Es braucht nicht betont zu werden, daß die Erfindung auf verschiedene Arten im Bereich der Ideen der Erfindung ausgeführt werden kann.
Ist die gleiche Abgriffanzahl gefordert, die bei herkömmlichen Techniken verwendet wird, so kann erfindungsgemäß die Anzahl der Abgriffgewichtungsmultiplizierer, die in Echtzeitfilterkomponenten einen großen Teil der Schaltungsanordnung einnehmen, stark verringert werden. Stellt man das Transversalfilter in ICs her, so wird die Chipfläche klein und die Kosten für die gleiche Funktion sinken. Läßt man für das Transversalfilter eine gleich große Schaltungsanordnung zu wie für ein herkömmliches Filter, so kann die Abgriffanzahl wesentlich erhöht werden. Es ist damit möglich, wirksame Hardware zu realisieren, insbesondere bei Gebrauch der Filter in der Geisterbildunterdrückung usw.
Die Erfindung kann wie beschrieben ein ganz besonders zu bevorzugendes eingangsgewichtetes Transversalfilter bereitstellen.
Es wurden diejenigen Ausführungsformen der Erfindung erläutert und beschrieben, die derzeit als die bevorzugten Ausführungsformen betrachtet werden. Fachleuten ist klar, daß verschiedene Abwandlungen und Änderungen ausführbar sind, und daß Elemente durch gleichartige ersetzt werden können, ohne den Bereich der beigefügten Ansprüche zu verlassen. Zusätzlich können an den Lehren der Erfindung viele Veränderungen vorgenommen werden, um sich an eine besondere Situation oder ein besonderes Material anzupassen, ohne den Bereich der Ansprüche zu verlassen. Es ist daher beabsichtigt, daß die Erfindung nicht auf die besondere offenbarte Ausführungsform eingeschränkt ist, die als beste Art betrachtet wird, die Erfindung auszuführen, sondern daß die Erfindung alle Ausführungsformen enthält, die in den Bereich der beigefügten Ansprüche fallen.

Claims

1. Transversalfilter mit gewichteter Eingabe zum Filtern eines abgetasteten Eingangssignals mit einer Abtastperiode T, umfassend:

Registervorrichtungen (190-192, 390, 391), die eine Anzahl Abgriffkoeffizienten enthalten;

eine Anzahl Multipliziervorrichtungen (110-112, 310, 311) zum Multiplizieren der Abgriffkoeffizienten mit dem abgetasteten Eingangssignal;

einen Pipelineprozessor (170, 370), der eine Anzahl Addiervorrichtungen (120-122, 320, 321) enthält, die durch mindestens ein Verzögerungselement (130-130, 330-332) voneinander getrennt sind, wobei der Pipelineprozessor die multiplizierten Ausgangssignale aus den Multipliziervorrichtungen addiert und jede Multipliziervorrichtung (110-112, 310, 311) während einer Abtastperiode des Eingangssignals das Eingangssignal nacheinander mit mehr als einem Abgriffkoeffizienten multipliziert, die die Registervorrichtung (190-192, 390, 391) dem Multiplizierer in einer besonderen Reihenfolge zuführt,

dadurch gekennzeichnet, daß während eines Teils einer jeden Abtastperiode des Eingangssignals eine Auswahlvorrichtung (180, 380) ein Ausgangssignal des Pipelineprozessors als Eingabe für den Pipelineprozessor (170, 370) wählt.

2. Transversalfilter mit gewichteter Eingabe nach Anspruch 1, wobei das gewählte Ausgangssignal verzögert wird und die Verzögerung von der Reihenfolge der Abgriffkoeffizienten abhängt, die die Registervorrichtung der Multipliziervorrichtung zuführt.

3. Transversalfilter mit gewichteter Eingabe nach Anspruch 1 oder 2, wobei das von der Auswahlvorrichtung gewählte Signal weiter verzögert wird, bevor es in den Pipelineprozessor eingegeben wird.

4. Transversalfilter mit gewichteter Eingabe nach irgendeinem vorhergehenden Anspruch, wobei jede Addiervorrichtung im Pipelineprozessor einem der Multiplizierer zugeordnet ist und das Ausgangssignal einer jeden Multipliziervorrichtung als ein Eingangssignal des zugeordneten Addierers dient.

5. Transversalfilter mit gewichteter Eingabe nach irgendeinem vorhergehenden Anspruch, wobei jeder Abgriffkoeffizient, den die Registervorrichtung der Multipliziervorrichtung zuführt, einmal zugeführt wird, und jede Multipliziervorrichtung mit der gleichen Anzahl Abgriffkoeffizienten in festgelegter Reihenfolge versorgt wird.

6. Transversalfilter mit gewichteter Eingabe nach Anspruch 5, wobei die Anzahl der Verzögerungselemente, die jeweils die gleiche Verzögerungszeit aufweisen und zwischen zwei aufeinander folgenden Addiervorrichtungen des Pipelineprozessors angeordnet sind, gleich der Anzahl der Abgriffkoeffizienten ist, die jeder Multipliziervorrichtung zugeführt werden, und wobei die Gesamtverzögerung, die die Verzögerungselemente zwischen zwei aufeinander folgenden Addiervorrichtungen erzeugen, gleich der Abtastperiode des Eingangssignals ist.

7. Transversalfilter mit gewichteter Eingabe nach irgendeinem vorhergehenden Anspruch, wobei während eines weiteren Teils einer jeden Periode des Eingangssignals die Auswahlvorrichtung ein zweites Eingangssignal als Eingabe in den Pipelineprozessor auswählt und das Ausgangssignal des Pipelineprozessors auf den Ausgang des Filters gegeben wird.

8. Transversalfilter mit gewichteter Eingabe nach irgendeinem vorhergehenden Anspruch, ferner umfassend eine Rückführvorrichtung zum Einspeisen des Pipelineprozessor-Ausgangssignals in die Auswahlvorrichtung mit einer Verzögerung von T/n, wobei n eine natürliche Zahl größer als 1 ist und T die Abtastperiode des Eingangssignals.

9. Transversalfilter mit gewichteter Eingabe nach Anspruch 8, wobei die Anzahl Addiervorrichtungen, die die in den Abgriffen gewichteten Signale zum Pipelinesignal addieren, über eine Anzahl Verzögerungsvorrichtungen in Reihe geschaltet sind, und jede Verzögerungsvorrichtung zwischen zwei benachbarten Addierern der Anzahl Addierer in Reihe geschaltet ist und die Verzögerungsvorrichtung n in Reihe geschaltete Verzögerungselemente enthält, die jeweils eine Verzögerungsdauer von T/n aufweisen.

10. Transversalfilter mit gewichteter Eingabe nach einem der Ansprüche 1 - 7, zudem umfassend Rückführvorrichtungen zum Eingeben eines ausgewählten Signals in einen Eingang des Pipelineprozessors, wobei die Rückführvorrichtungen einen Wähler zum ausgewählten Eingeben des gewählten Signals in den vorbestimmten Eingang des Pipelineprozessors enthalten, und zwar mindestens für ein Zeitintervall von 1/n innerhalb der Abtastperiode des Eingangssignals, wobei n eine natürliche Zahl größer als 1 ist.