DE3813068C2 - Einrichtung zur Verwendung als Filter in einem Digital/Analog-Konverter - Google Patents

Description

Die Erfindung betrifft eine Einrichtung mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen. Speziell handelt es sich um eine Filteranordnung, die insbesondere in Kombination mit gewissen Typen von Digital/Analog-Konvertern von Nutzen ist.

D/A-Konverter liefern an ihrem Ausgang ein Analogwertsignal entsprechend dem Wert eines ihrem Eingang zugeführten Digital- Wortsignals. Die D/A-Wandler, die für die Realisierung der vor­ liegenden Erfindung vorgesehen sind, werden normalerweise periodisch "initialisiert", weil der Ausgang des D/A-Konverters und manche seiner internen Schaltungspunkte unerwünschte Signal­ werte aufweisen oder annehmen können. Dies gilt insbesondere für D/A-Konverter, welche ein kapazitives Spannungsteiler- Leiternetzwerk enthalten, da sich an den verschiedenen Punkten eines solchen Netzwerkes Ladungen ansammeln können, die ent­ sprechende Offset-Spannungen zur Folge haben. Es ist daher er­ forderlich, den Ausgang, den Eingang und die internen Schal­ tungspunkte oder Knoten eines D/A-Konverters jeweils periodisch zu initialisieren bevor ihm ein neues Digital-Wortsignal zuge­ führt wird oder nachdem ihm ein neues Digitalwort zugeführt worden ist. Typischerweise werden D/A-Konverter, kurz bevor ihrem Eingang ein neues Digitalwort zugeführt wird, initiali­ siert. Wenn einem D/A-Konverter zyklisch (oder periodisch) Digital-Wortsignale zugeführt werden, enthält jeder Datenum­ wandlungszyklus (T_D) ein Initialisierungsintervall (T_I), auf das ein Analog-Umwandlungsintervall (T_C) folgt. Während des Intervalls (T_I) wird der Ausgang des D/A-Konverters auf einen Referenzwert gebracht und während des Intervalls (T_C) wird der Ausgang des D/A-Konverters auf einen Signalwert gebracht, der durch den Wert des zugeführten Digitalwortes bestimmt wird.

Aus der US 4 573 033 ist eine Filterschaltung bekannt, bei wel­ cher das Ausgangssignal eines D/A-Konverters geglättet wird, um Signalsprünge rampenförmig zu formen. Hierbei wird die Spannungs­ differenz vor und nach dem Sprung gemessen und die Differenz­ spannung um einen bestimmten Grad verstärkt, und dieses ver­ stärkte Signal wird einer Integrierschaltung zugeführt, deren Zeitkonstante auf den Verstärkungsgrad des Verstärkers und die Abtastzeit des D/A-Konverters abgestimmt ist. Das Ausgangs­ signal des Integrators wird über die Abtastperiode mit dem Kon­ verterausgangssignal der unmittelbar vorangehenden Abtastperiode summiert zu einer Kurvenform, welche zwischen benachbarten D/A- Ausgangspegeln im wesentlichen lineare Übergänge zeigt. Somit ist es bekannt, mit dem Ausgang eines D/A-Konverters ein Filter, wie ein Kondensatorschaltfilter, zu verbinden, um das Ausgangs­ signal zu glätten, d. h. abrupte Diskontinuitäten zu entfernen. Beispielsweise wird durch ein bekanntes Kondensatorschaltfilter das Ausgangssignal eines D/A-Konverters während M (z. B. sech­ zehn) gleichen Teilintervallen oder Zeiteinheiten abgegriffen oder abgetastet, wobei M eine ganze Zahl ist, und während einer der Abtastzeiteinheiten (normalerweise der ersten oder letzten) wird das Ausgangssignal des D/A-Konverters auf eine Referenz­ wertamplitude eingestellt. Typischerweise enthält das Kondensa­ torschaltfilter einen Abtast- und Halte- oder Momentanwertspei­ cher-Eingangsteil zum Abtasten des Ausgangssignals des D/A- Konverters und zur Speicherung der Werte oder Niveaus der ab­ getasteten Signale und einen Integrator, der die Abtastwerte integriert oder glättet. Das am Ausgang des Integrators erzeug­ te Signal kann dann durch anschließende Filterstufen weiter verarbeitet werden.

Die periodische Initialisierung des D/A-Konverters ist zwar notwendig, sie führt jedoch in das am Ausgang des D/A-Konver­ ters erzeugte Signal unerwünschte, fehlerhafte Störungs- oder Rauschkomponenten ein. Jedesmal, wenn der D/A-Konverter initia­ lisiert wird, wird sein Ausgangssignal bei Beginn der Initiali­ sierung von dem einem Eingangssignal entsprechenden Wert auf eine Referenzspannung geschaltet und am Ende der Initialisie­ rung wird das Ausgangssignal des Konverters wieder von der Referenzspannung auf den neuen Signalwert umgeschaltet. Da der D/A-Konverter initialisiert werden muß, wird also sein Aus­ gangssignal während eines kurzen Zeitintervalls zweimal umge­ schaltet, was Unstetigkeiten und hochfrequente Störungskompo­ nenten zur Folge hat, die dann dem Filter zugeführt werden. Das Einführen dieser Diskontinuitäten und hochfrequenten Störungs­ komponenten in das System ist unerwünscht, da es eine zusätz­ liche Filterung mit entsprechendem Aufwand und Kosten erfordert. Die zusätzliche Filterung verzögert außerdem die Signalver­ arbeitung.

Der Erfindung liegt die Aufgabe zugrunde, durch die Initiali­ sierung eines D/A-Konverters auftretende Diskontinuitäten und Störungskomponenten im Ausgangssignal zu vermeiden.

Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Weiterbildungen der Erfindung sind in den Unteransprü­ chen gekennzeichnet.

Das Problem, das sich durch die Erzeugung von unerwünschten oder fehlerhaften Signalwerten während jedes T_I-Intervalles in einem Strom von Signalen, die Information darstellen, ergibt, wird bei einer Schaltung gemäß der Erfindung dadurch behoben, daß man den Wert des Signales speichert, der am Ausgang des D/A-Konverters kurz vor dem Beginn des Initialisierungsinter­ valles T_I erzeugt wird. Der kurz vor T_I gespeicherte Signalwert wird dann an die Filterschaltung angelegt und bleibt an dieser angelegt, während der D/A-Konverter initialisiert wird. Die Referenzpegel, die während T_I am Ausgang des D/A-Konverters erzeugt werden, werden dagegen dem Filter nicht zugeführt und beeinflussen die Verarbeitung des Signals nicht.

Bei einer speziellen Ausführungsform der Erfindung ist der Ausgang eines D/A-Konverters durch eine Schaltvorrichtung die eine Analogwertspeicheranordnung enthält, mit einer Integrier­ schaltung zur Filterung gekoppelt. Die Schaltvorrichtung enthält eine Anordnung zum Abgreifen des Ausgangssignals des D/A-Kon­ verters kurz vor dem Einsetzen des T_I-Intervalles und zum Speichern des Wertes dieses Signales in einer Analogspeicher­ anordnung. Mit dem Einsetzen von und während T_I wird die Analog­ speicheranordnung mit der Integrierschaltung gekoppelt und der D/A-Konverter wird von der Analogspeicheranordnung und der Integrierschaltung abgekoppelt. Der Wert des der Integrier­ schaltung zugeführten Signales ist dann der Wert desjenigen Signales, das kurz vor T_I am Ausgang des D/A-Konverters vorhanden war. Hierdurch wird verhindert, daß der Referenzwert (Nichtsignal- oder informationslose Wert), der während der Initialisierung am Ausgang des D/A-Konverters erzeugt wird, dem Eingang des Filter s zugeführt wird, so daß am Ausgang des Filters ein Signal mit einer glatteren und stetigeren Schwingungsform erzeugt wird.

Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen näher erläutert, dabei werden auch noch weitere Merkmale und Vorteile der Erfindung zur Sprache kommen. Es zeigen:

Fig. 1 ein Blockschaltbild eines bekannten D/A-Konverters mit einem konventionellen Filter mit geschaltetem Konden­ sator;

Fig. 2 Diagramme a bis d, die den Verlauf von Signalen an mit den gleichen Buchstaben bezeichneten Schaltungspunkten des D/A-Konverters gemäß Fig. 1 darstellen, und Diagramme e, f und Mequi-Diagramme zum Vergleich des Ausgangssignals (Diagramm f) des D/A-Konverters der Fig. 1 mit dem entsprechenden Ausgangssignal (Diagramm Mequi) des in Fig. 3 dargestellten D/A-Konverters gemäß einer Ausführungsform der Erfindung, wobei die Diagramme e, f und Mequi in einem anderen Maßstab gezeichnet sind, wie die Diagramme a bis d;

Fig. 3 ein Blockschaltbild einer Ausführungsform eines D/A-Kon­ verters gemäß der Erfindung und

Fig. 4 Diagramme von Signalen an Schaltungspunkten des D/A-Konverters gemäß Fig. 3, die mit den gleichen Buchstaben bezeichnet sind.

In der folgenden Beschreibung werden in den Fig. 1 und 3 die gleichen Bezugszeichen für Einrichtungen mit der gleichen Funktion verwendet. Zur Vereinfachung der Erläuterung soll sich der Begriff "Steuersignal" auf die relativ positiven Teile der Diagramme oder ins Positive gehenden Impulse, wie die in Fig. 2 und 4, beziehen.

Der bekannte D/A-Konverter, der in Fig. 1 dargestellt ist, enthält einen Eingangsteil (10), einen D/A-Konverterteil (20), ein Filter (30) und eine Synchronisier-Takt- und Steuerschaltung (40).

Der Schaltungsanordnung gemäß Fig. 1 wird ein Strom von seriell übertragenen digitalen Eingangssignalen (Impulsen) an einem Eingangsanschluß des Eingangsteiles (10) zugeführt. Es sei angenommen, daß die digitalen Eingangssignale (Impulse) in Gruppen von jeweils N (z. B. acht) Impulsen zugeführt werden, wobei jede Gruppe von N (z. B. acht) Impulsen ein Wort bilden und jeder Impuls entweder eine logische 1, z. B. hohe Amplitude oder eine logische 0, z. B. eine vernachlässigbare Amplitude, darstellt. Die Anzahl der Einsen und Nullen in jedem Wort bestimmen die Amplitude des Analogsignals, das schließlich am Ausgang (26) einer Abzweig- oder Kettenschaltung (22) und am Ausgang (2) des Filters (30) erzeugt wird.

Der Eingangsteil (10) enthält einen Puffer (11), der auf den Strom der seriell zugeführten digitalen Eingangssignale am Eingangsanschluß (1) und auf Steuersignale auf einer Leitung (14) von einer Schaltung (40) anspricht und die digitalen Eingangssignale in Gruppen von acht (also Wort für Wort) einem Schieberegister (12) zuführt. Die seriell auftretenden digitalen Signale, die am Eingangsanschluß (1) erscheinen, werden jeweils im Puffer (11) in geeigneter Weise geformt. Die geformten digitalen Signale vom Puffer (11) werden dann unter Steuerung durch Taktsignale, die in der Schaltung (40) erzeugt werden, in das Schieberegister (12) getaktet. Der Eingangsteil (10) enthält ferner eine Anordnung, um die einzelnen Acht-Bit-Wörter jeweils Wort für Wort- aus dem Schieberegister herauszutakten, so daß die acht seriell übertragenen digitalen Eingangssignale entsprechend einem Wort in acht parallele Signale auf acht Leitungen, die eine Datenschiene oder einen Bus (15) bilden, übertragen werden und über den Bus zum Eingang des D/A-Konverter­ teiles (20).

Der D/A-Konverterteil (20) enthält eine Latch- oder Signal­ speicherschaltung (21), eine Leiternetzwerk­ schaltung (22) sowie einen Verstärker (23). Die Signalspeicher­ schaltung (21) enthält Signalspeicher, wie Flipflops, die auf die vom Schieberegister (12) parallel eintreffende digitale Information ansprechen und diese speichern. Die N (z. B. acht) binären Bits jedes eingegebenen Digitalworts, die im Register (12) des Eingangsteils (10) gesammelt und über die Leiterschiene (15) parallel zu den Eingängen der Signalspeicher (21) übertragen werden, werden unter Steuerung durch ein Steuersignal a in den Signalspeichern gespeichert, welches in Fig. 2a dargestellt ist und einem Freigabeeingang E der Speicher (21) zugeführt wird. Die digitalen Ausgangssignale der Signalspeicher in der Signalspeicherschaltung (21) werden dem Eingang der Schaltung (22) zugeführt, die die an ihren Eingängen anliegende digitale Information in einen entsprechenden Analog-Signalwert am Ausgang (26) umsetzt. Die Leiternetzwerkschaltung (22) kann beispielsweise eine kapazitive Leiterschaltung sein, wie sie in Fig. 1 der US-PS 46 41 130 oder in der US-PS 43 80 756 oder der US-PS 41 95 282 beschrieben ist. Der Ausgang (26) der Schaltung (22) ist mit dem Eingang eines Operationsverstärkers (23) verbunden, dessen Ausgang mit einer Ausgangsleitung (24) verbunden ist, die zum Eingang eines Kondensatorschaltfilters (Filter mit geschaltetem Kon­ densator 30) führt.

Zur Vereinfachung der folgenden Beschreibung sei angenommen, daß die Digitalwörter dem Eingang des D/A-Konverters zyklisch (z. B. mit einer Pate von 8 kHz) zugeführt werden, wobei bei jedem Zyklus ein anderes Digitalwort zugeführt wird (z. B. wird alle 125 Mikrosekunden ein anderes Wort zugeführt). Es sei ferner angenommen, daß a) der D/A-Konverter während jedes Datenumsetzungszyklus T_O - typischerweise zu Beginn jedes solchen Zyklus - für ein Intervall T_I, das sich in Fig. 2 vom Intervall t₁₁ bis t₁₂ erstreckt, initialisiert wird und daß während jedes Intervalles T_I der Ausgang des D/A-Konverters auf einen Referenzwert V_REF eingestellt wird, wie die Diagramme b und f zeigen, und daß b) am Ausgang (24) des D/A-Konverters während des Intervalles T_C jedes Zyklus eine Analog-Signalin­ formation erzeugt wird, die dem Wert des eingegebenen Digitalwor­ tes entspricht.

Die Konverterschaltung (20) wird einmal in jedem Zyklus von einem Zeitpunkt t_n1 bis zu einem Zeitpunkt t_n2 (wobei n eine ganze Zahl ist, die die Zyklusnummer bedeutet) initialisiert, indem ein Impulssignal a über eine Leitung (44) einem Initialisie­ rungseingang I der Kettenschaltung (22) zugeführt wird. Während jedes Intervalles T_I (d. h. zwischen t_n1 bis t_n2) liefert die Leiternetzwerkschaltung (22) an ihrem Ausgang (24) ein Signal mit Referenzwertamplitude, wie die Kurven b und f in Fig. 2 zeigen. Die Initialisierung der Leiternetzwerkschaltung (22) ist bekannt und braucht daher nicht weiter erläutert zu werden.

Am Ende jedes T_I-Intervalles (t₁₂ bis t₂₂ in Fig. 2) ist die Initialisierungsoperation der Schaltung (22) fertig. Anschließend erzeugt die Leiternetzwerkschaltung (22) am Ausgang (26) die richtige Analoginformation (d. h. die Analoginformation entsprechend dem Wert, der durch das verarbeitete Digitalwort codiert wird, bis das nächste Intervall T_I beginnt). Innerhalb des Initiali­ sierungsteiles jedes Zyklus nimmt also der Ausgang (24) eine Referenzwertamplitude an und während des übrigen Teiles des Intervalles einen informationsanzeigenden Wert, wie die Kurve b in Fig. 2 zeigt.

Das Filter (30) enthält eine geschaltete Kondensator-Integrier­ schaltung (31) und zusätzliche Filterstufen (32). Der geschaltete Kondensator-Integrator (31) enthält einen ersten Schalter S1, einen zweiten Schalter S2 und eine kapazitive (oder analoge) Speichervorrichtung C1. Die Kombination aus S1, C1 und S2 wirkt als frequenzabhängiger Widerstand, der zwischen den Leiter (24), der den Filtereingang bildet, und einen "Summier"- Schaltungspunkt oder -knoten (33) geschaltet ist. Der Knoten (33) wird als Summierknoten bezeichnet, da an ihm der Eingangs­ strom und ein rückgekoppelter Strom summiert werden. Die Rate, mit der S1 und S2 geschaltet werden, hängt, wie bekannt, vom äquivalenten Widerstand des Netzwerks S1, C1, S2 ab, siehe z. B. US-PS 44 83 017 (Hampel et al.) und 44 29 285 (Bradshaw). Die Schalter S1 und S2 sind in Fig. 1 als mechanische Schließer dargestellt. Selbstverständlich können in der Praxis auch andere Arten von Schaltern, wie Unipolar- oder Komplementär-Tran­ sistor-Torschaltungen und/oder Vorrichtungen, wie sie in den oben erwähnten Patentschriften beschrieben sind, zur Realisierung der Funktion der Schalter S1 und S2 verwendet werden. Die Schalter S1 und S2 haben jeweils einen Steuereingang und werden durch Anlegen eines in positiver Richtung verlaufenden Impulses an den betreffenden Steuereingang betätigt (geschlossen). Die Schalter S1 und S2 werden alternierend M-mal (z. B. 16 mal) während jeder T_I- und T_C-Periode durch nicht überlappende Impulse auf den Leitungen (45 und 46) betätigt.

Der Schalter S1 greift unter Steuerung durch ein Steuersignal c, wie es in Fig. 2 dargestellt ist, das Analogsignal auf der Leitung (24) ab und koppelt das abgetastete Signal auf den Kondensator C1, wodurch das abgetastete Signal im Kondensator C1 gespeichert wird. Der Schalter S2, der durch das Steuersignal d des in Fig. 2 dargestellten Typs gesteuert wird, koppelt das im Kondensator C1 gespeicherte Signal auf den Summierknoten (33) des Integrators. Der Integrator enthält einen integrierenden Kondensator C31 und einen Operationsverstärker A31, der einen negativen Eingangsanschluß (-), einen positiven Eingangsanschluß (+) und einen Ausgangsanschluß O31 hat. Der Kondensator C31 ist zwischen den Ausgangsanschluß O31 und den negativen Eingangs­ anschluß des Operationsverstärkers A31 geschaltet, der außerdem an den Summierknoten (33) angeschlossen ist. Der positive Eingangsanschluß liegt, wie dargestellt, an Masse. Der Ausgangs­ anschluß O31 ist ferner über eine zusätzliche Filtervorrichtung (32) mit dem Ausgangsanschluß (2) gekoppelt.

Die Takt- und Steuerschaltung (40) enthält eine Anordnung, welche durch Steuersignale auf der Leiterschiene (7) und durch eine Schaltung über eine Synchronisiereinrichtung gesteuert wird, um den Betrieb des Eingangsteiles (10) mit dem Betrieb der Konverterschaltung (20) und des Filters (31) mit Hilfe von synchronisierenden Taktsignalen, die in der Schaltung (40) erzeugt werden, zu synchronisieren. Die Schaltung (40) enthält die Synchronisiereinrichtung (43), um den Eingangsteil (10) mit einer Pate zu betreiben, der der Pate angepaßt ist, mit der die zusammengestellten Wörter für die Übertragung zu den Signalspeichern (21) zur Verfügung stehen, und um den Betrieb des Filters (31) mit dem Betrieb der Signalspeicher (21) und der Leiternetzwerkschaltung (22) zu synchronisieren. Die Synchronisiereinrichtung kann in bekannter Weise ausgebildet sein und braucht daher nicht im einzelnen erläutert zu werden.

Die Schaltung (40) enthält ferner eine Quelle (41) für Taktimpul­ se SC, die ebenfalls durch Steuersignale von der Leiterschiene (7) gesteuert wird und deren Ausgang, an dem Taktimpulse c oder Steuersignale c auftreten, mit dem Takteingang CLK einer Zählschaltung (42) gekoppelt ist, um Steuersignale a (Fig. 2) zu erzeugen, welche über die Leitung (44) den Eingängen E der Signalspeicher (21) und einem Eingang I der Leiternetzwerkschaltung (22) zugeführt werden. Ein Impuls a wird jeweils für eine Anzahl M von Impulsen c erzeugt, wobei M eine ganze Zahl, wie 16 ist, wie es in Fig. 2 dargestellt ist. Die Impulssignale a sind zeitlich gleich beabstandet und treten mit einer Pate auf, die ausreicht, um die verschiedenen N-Bit-Wörter, die im Register (12) zusammengestellt werden, den Signalspeichern (21) zuzuführen. Die Steuersignale c werden ferner über die Leitung (45) dem Schalter S1 zugeführt, um das Ein- und Aus­ schalten des Schalters S1 und damit das Abgreifen des Signals auf der Leitung (24) sowie das Übertragen des Signals auf der Leitung (24) auf den Kondensator C1 zu steuern. Die Takt­ impulse C werden weiterhin einer Verzögerungsschaltung (43) zugeführt, um ein Steuersignal d zu erzeugen, welches über die Leitung (46) dem Schalter S2 zugeführt wird. Das Steuer­ signal D steuert das Ein- und Ausschalten des Schalters S2 und die Übertragung der Information vom Kondensator C1 zum Eingangsknoten (33) des Operationsverstärkers A31. Die Steuersig­ nale a, c und d sind in den mit den gleichen Buchstaben bezeichne­ ten Diagrammen in Fig. 2 dargestellt. Aus der Beziehung der Signale in den Diagrammen c und d ist ersichtlich, daß die in positiver Richtung verlaufenden Impulse auf den Leitungen (45 und 46), die als Steuersignale dienen, einander nicht überlappen. Die Anzahl M der Impulse c und die Anzahl M der Impulse d, die während jedes Datenkonversionszyklus T_D erzeugt werden, bestimmen die M Teilintervalle oder Zeiteinheiten während jedes Zyklus.

Als Ganzes arbeitet die in Fig. 1 dargestellte Schaltungsanord­ nung folgendermaßen: (a) Im Eingangsteil (10) werden die seriell auftretenden Datenbits, die dem Eingangsanschluß (1) zugeführt werden, mit einer bestimmten festen Pate zu N-Bit-Wörtern zusammengestellt, wobei N eine ganze Zahl, wie 8, ist; (b) die zusammengestellten N-Bit-Wörter werden jeweils über N Signalwege, die zusammen durch die Leitung (15) dargestellt sind, einem die Signalspeicher (21) enthaltenden Dateneingang der Konverter­ schaltung (20) zugeführt, der durch das jeweilige eingegebene Digitalwort codierte Wert wird mittels der Leiternetzwerkschaltung (22) in einen entsprechenden Analogwert umgesetzt und über den Operationsverstärker (23) wird am Ausgang (24) der Konverter­ schaltung (20) ein kontinuierliches Analogsignal erzeugt, welches dem Wert des eingegebenen digitalen Signales entspricht; (d) die während jeder der M (z. B. 16) gleich langen Teilinterval­ le oder Zeiteinheiten des Analogsignalintervalles abgegriffenen Abtastwerte werden durch den Momentanwertspeicher-Eingangsteil der mit Kondensatorschaltern arbeitenden Filterstufe (31) den Integrator der Stufe (31) zugeführt und (e) in der Stufe (31) und in den als Ganzes mit (32) bezeichneten folgenden Filterstufen wird das Signal zu einem fortlaufenden Stufenwert- Analog-Ausgangssignal am Ausgang (2) geglättet.

Zu Beginn jedes Intervalles T_I (Zeitpunkt t_n1) werden, wie die Diagramme b und f in Fig. 2 zeigen, die Ausgänge (26) und (24) des D/A-Konverters (20) auf einen Referenzpegel V_REF gebracht unabhängig davon, wie groß der Wert des vorher gelesenen bzw. umgesetzten Informationsbits oder Informationswortes war. Das Diagramm b zeigt im wesentlichen einen Zyklus am Ausgang (24), während das Diagramm f das Signalniveau am Ausgang (24) während mehrerer Zyklen darstellt. Am Ende jedes Intervalles T_I, (d. h. im Zeitpunkt t_n2) werden, wie aus Fig. 2 ersichtlich ist, die Ausgänge (26) und (24) wieder auf ein Signalniveau gebracht, welches dem Wert des Eingangssignals entspricht, wie es in den Diagrammen b und f dargestellt ist. Wie insbe­ sondere aus dem Diagramm f ersichtlich ist, wird also das Signalniveau aus Ausgang der Leiternetzwerkschaltung während jedes Intervalles T_I innerhalb einer sehr kurzen Zeitspanne zweimal zwischen zwei verschiedenen Niveaus (dem Signalniveau und dem Referenzniveau) umgeschaltet. Ein Umschalten des Ausgangssig­ nales in dieser Weise erzeugt hochfrequente Störungen und abrupte Diskontinuitäten in der Schaltung. Das Anlegen des Referenzniveaus an das Filter zur weiteren Verarbeitung ist außerdem dem Einlesen einer falschen Informationseinheit in das System äquivalent, da der in das System eingeführte Referenz­ wert in keiner Beziehung zu dem tatsächlichen Wert des Eingangs­ signales steht. Um die zusätzlichen Diskontinuitäten zu glätten und die zusätzlichen hochfrequenten Störungen zu beseitigen, ist eine zusätzliche Filterung erforderlich.

Bei den Schaltungen gemäß der Erfindung wird die Wirkung der Referenzspannung, die der Leiternetzwerkschaltung während des Initiali­ sierungszyklus aufgedrückt wird, daran gehindert, den Rest der Schaltung zu beeinflussen. Wie Fig. 3 zeigt und unten genauer erläutert ist, wird nur Information entsprechend dem tatsächlichen Eingangssignal der Filterschaltung zugeführt und zur weiteren Verarbeitung weitergeleitet. Dies macht die beim Stand der Technik erforderliche zusätzliche Filterung überflüssig.

Bei dem in Fig. 3 dargestellten D/A-Konverter werden wie bei dem D/A-Konverter gemäß Fig. 1 seriell übertragene Datenbits dem Eingang (1) zugeführt und im Eingangsteil (10) zu digitalen Wörtern mit jeweils N Bits zusammengestellt. Die Bits der Wörter werden dann jeweils parallel der Konverterschaltung (20) zugeführt. N ist eine ganze Zahl, z. B. 8. Der Betrieb des Eingangsteiles (10) der Schaltung gemäß Fig. 3 ist, wie bei Fig. 1 mit dem Betrieb der Taktschaltung (40) synchronisiert. Die N Bits jedes Wortes, die im Eingangsteil (10) zusammenge­ stellt worden sind, werden den Dateneingang der Konverterschal­ tung parallel zugeführt. Die Konverterschaltung (20) führt ein zugeführtes digitales Wort ihrem Dateneingang zu und wird unter Steuerung durch Steuersignale auf einer Leitung (44) von einer Zeitgeberschaltung (401) initialisiert. Die Schaltungen (10) und (20) arbeiten ähnlich wie es anhand von Fig. 1 beschrie­ ben wurde, so daß sich eine nochmalige Erläuterung erübrigt.

Die Zeitgeberschaltung (401) in Fig. 3 enthält wie die Schaltung (40) in Fig. 1 eine kontinuierlich arbeitende Taktimpulsquelle (41), die ebenfalls auf Steuersignale von einer Leiterschiene (7) anspricht. Während jedes Datenkonversionszyklus T_D erzeugt die Taktimpulsquelle (41) eine Anzahl M von regelmäßig beabstande­ ten Taktimpulsen (h), (die in Fig. 4h dargestellt sind), dabei ist M beispielsweise eine ganze Zahl, wie 16. Die Taktimpulse (h) von der Taktimpulsequelle (41) der Fig. 3 werden wie bei Fig. 1 dem Eingang eines Zählers (42) zugeführt, der Impulssig­ nale (g) (Fig. 4g) auf der Leitung (44) erzeugt, die als Initiali­ sierungssignale zu Beginn jedes Datenkonversionszyklus dienen. Die Taktimpulse (h) von der Taktimpulsquelle (41) in Fig. 3 werden außerdem über eine Leitung (451) einer Verzögerungsein­ richtung (43) zugeführt, die auf einer Leitung (462) einen Satz von Impulsen (i) (Fig. 4i) liefert, die die h-Impulse auf der Leitung (451) nicht überlappen.

Das mit Kondensatorschalten arbeitende Filter (311) der Schal­ tungsanordnung gemäß Fig. 3 enthält eine erste Schaltvorrich­ tung mit einem ersten und einem dritten Schalter S1 bzw. S3 und eine zweite Schaltvorrichtung mit einem zweiten und einem vierten Schalter S2 bzw. S4. Das Kondensatorschaltfilter (311) enthält ferner einen ersten Kondensator C1 und einen zweiten Kondensator C2. Die Schalter S1 und S3 verbinden jeweils bei Betätigung den Eingang des Filters (311) mit dem zugehörigen Kondensator C1 bzw. C2. Der zweite und der vierte Schalter S2 und S4 verbinden bei Betätigung den zugehörigen Kondensator C1 bzw. C2 mit dem Summierknoten (33). Die Schalter S1, S2, S3 und S4 können jeweils ein einzelner Transistor, eine Komplemen­ tär-Transistoranordnung, eine Torschaltung usw. sein, wie es unter Bezugnahme auf die Schalter S1 und S2 oben in Verbindung mit Fig. 1 erwähnt wurde. Die Steuereingänge der Schalter S1 und S3 sind miteinander an eine Ausgangsleitung (450) der Schaltung (401) angeschlossen. Die Steuereingänge der Schalter S2 und S4 sind mit einer Leitung (460) bzw. (461) der Schaltung (401) verbunden.

Die Zeitgeberschaltung (401) der Fig. 3 liefert auf der Ausgangs­ leitung (450) Steuersignale (j) (Fig. 4j), die beide Schalter S1 und S3 gleichzeitig (M-1)-male während jeder Periode T_C betätigen. Die Schaltung (401) liefert außerdem auf ihrer Ausgangsleitung (460) Steuerimpulse (k) (Fig. 4k), die den Schalter S2 während jedes Intervalles T_C (N-1)-mal betätigen. Die Impulse (k) überlappen die Impulse (j) nicht, so daß wenn S1 (und S3) eingeschaltet ist, S2 ausgeschaltet ist und wenn S2 eingeschaltet ist, S1 (und S3) ausgeschaltet ist. Außerdem wird die Erzeugung der Impulse j und/oder k während T_I verhin­ dert, so daß die Schalters S1, S2 und S3 während jeder T_I-Periode geöffnet (AUS) bleiben.

Während jeder Periode T_I liefert die Zeitgeberschaltung (401) einen Impuls (l) (Fig. 41) auf einer Leitung (461), die den Schalter S4 betätigt und die Übertragung des im Kondensator C2 gespeicherten Vor-Initialisierungssignales auf den Schaltungs­ knoten (33) bewirkt.

Bevor die Schaltungsanordnung gemäß Fig. 3 und ihre Arbeitsweise im einzelnen erläutert werden, sei darauf hingewiesen, daß sich die Schaltungsanordnung gemäß Fig. 3 in den folgenden wesentlichen Punkten von der gemäß Fig. 1 unterscheidet:

• 1. Der Filter (311) ist bezüglich des Filters (31) dahingehend abgewandelt, daß ein zusätzlicher Kondensator C2 mit Schalt­ vorrichtungen S3 und S4 vorgesehen ist, um die am Ausgang (24) des D/A-Konverters (20) erzeugten Signale ebenfalls abzutasten und zu speichern und die gespeicherten Signale selektiv auf den Schaltungsknoten (33) des Integrators zu koppeln und
• 2. die Zeitbestimmungs- und Steuerschaltung (401) ist bezüglich der Schaltung (40) dahingehend abgewandelt, daß sie die zur Betätigung des Filters (311) erforderlichen Steuersignale liefert, so daß: a) der Kondensator C2 das am Ausgang (24) des D/A-Konverters (20) erzeugte Analog-Signal kurz vor T_I abtastet und speichert; b) das Filter (311) während T₁ vom Ausgang (24) abgekoppelt ist und c) der Kondensator C2 während T_I über den Schalter S4 mit dem Schaltungsknoten (33) des Integrators gekoppelt ist, so daß das in C2 gespei­ cherte Vor-Initialisierungssignal zum Integrator übertragen wird und der Analogwert, der dem Wert des Eingangssignales kurz vor T_I entspricht, auch weiterhin an den Integrator zur weiteren Verarbeitung durch das Filter anliegt.

Im folgenden wird nun die Arbeitsweise der Schaltung gemäß Fig. 3 unter Bezugnahme auf Fig. 4 näher erläutert.

Angenommen, vor dem Zeitpunkt t₁₁ liege ein Signal des Wertes L1 am Ausgang (24) und werde im Kondensator (C) gespeichert. Mit dem Beginn von T_I in Zeitpunkt t₁₁ wird der Impuls g positiv und der Ausgang (24) wird auf eine Referenzspannung V_REF gebracht, wie das Diagramm m in Fig. 4 zeigt. Da das Signal (j) während des Initialisierungsintervalles niedrig bleibt, bleiben die Schalter S1 und S3 offen (ausgeschaltet). Die Referenzspannung am Ausgang wird also nicht auf C1 und/oder C2 übertragen.

Da das Signal k während des Initialisierungsintervalles ebenfalls niedrig bleibt, bleibt auch der Schalter S2 offen (ausgeschaltet) und das Signal an C1 wird nicht auf den Schaltungsknoten (33) gekoppelt. Das Signal L1, das in C2 gespeichert ist, ist eine gültige und unverfälschte Analogdarstellung des Eingangssignales, da der Schalter S3 verwendet worden war, den Signal L1 während eines Zeitintervalles vor T_I übertragen und seit dieser Zeit S3 offen geblieben ist und S4 nicht geschlossen worden ist. Im Zeitpunkt t_1a während T_I wird das Signal l positiv, der Schalter S4 wird betätigt (geschlossen) und der im Kondensator (C2) gespeicherte Signalwert wird zum Summierungsknoten (33) des Integrators übertragen. Das Signal, das während des Initialisierungsintervalles auf den Signalknoten (33) übertragen wird, hat also den gleichen Wert oder das gleiche Niveau wie das Signal, das dem Knoten (33) kurz vor dem Initialisierungs­ intervall übertragen wurde. Das Eingangssignal, das während T_I dem Knoten (33) zugeführt wird, hat dann einen Wert, der durch eine Spannung oder ein Signalniveau bestimmt ist, wie es die Kurve Mequi ("M-Äquivalent") in Fig. 4) zeigt. Im Zeitpunkt t₁₂ am Ende von T_I nimmt das Signal g seinen niedrigen Wert an und der Ausgang (24) des A/D-Konverters wird auf einen echten Signalwert gebracht (z. B. den Signalwart L2 in der Kurve m der Fig. 4.). Beim nächsten j-Impuls j1 in Fig. 4 werden S1 und S3 betätigt und der Signalwert L2 wird durch S1 und S2 abgetastet und in den Kondensatoren C1 bzw. C2 gespeichert. Beim nächsten k-Impuls k1 in Fig. 4 wird S2 betätigt und der in C1 gespeicherte Wert L2 wird auf den Knoten (33) übertragen. Der durch j1 in C2 gespeicherte Signalwert L2 bleibt in C2 bis zum nächsten j-Impuls j2 (Fig. 4) gespeichert, bei dem der Signalwert am Ausgang (24) in die Kondensatoren C1 und C2 übertragen wird. C2 bleibt jedoch in dem jeweils eingestellten Zustand (d. h. ungestört), da seine Information nicht ausgelesen wird. Angenommen, der Signalwert L2 soll bis zum Zeitpunkt t₂₁ konstant bleiben, so bleibt der Signalwert L2, der auf den Schaltungsknoten (33) gekoppelt wird, konstant.

Im Zeitpunkt t_1,16, wenn der fünfzehnte j-Impuls j(N-1) seit der Beendigung des Initialisierungsintervalls im Zeitpunkt t_1,2 positiv wird, wird der Signalwert L2 wieder über die Schalter S1 und S3 an die Kondensatoren C1 und C2 gelegt. Beim nächsten k-Impuls k(M-1) in Fig. 4 wird das in C1 gespeicherte Signal auf den Schaltungsknoten (33) übertragen. Die Übertragung kann den Signalwert in C1 stören. Man beachte jedoch, daß der Kondensator C2 ungestört bleibt und einen echten Signalwert L2 speichert, da S4 ausgeschaltet bleibt und S3 nun offen ist. Im Zeitpunkt t₂₁ wird ein T_I-Intervall begonnen, und der Ausgang (24) nimmt den Referenzwert an. Während T_I tritt jedoch weder ein j-Impuls noch ein k-Impuls auf. Die Schalter S1, S2 und S3 bleiben daher geöffnet. Der l-Impuls lm, der im Zeitpunkt t_2a auftritt, bewirkt nun, daß der Signalwert L2, der in C2 gespeichert ist, zum Knoten (33) übertragen wird. Es ist also ersichtlich, daß der Ausgang (24) des D/A-Konverters zwar zu Beginn jeder Initialisierungs­ periode zwischen einem Analogsignalwert und dem Referenzwert und am Ende jeder Initialisierungsperiode zwischen dem Referenz­ wert und einem neuen Analogsignalwert umgeschaltet wird, das auf den Schaltungsknoten (33) und durch das Filter übertragene Signal jedoch immer nur zwischen Analogsignalwerten umgeschaltet wird. Das durch den Integrator verarbeitete Signal sieht dann also so aus, wie es in der Kurve Mequi (M-Äquivalent) in Fig. 2 und 4 dargestellt ist. Man beachte, daß in Fig. 2 die Kurve Mequi unter der Kurve f und für mehrere Zyklen dargestellt ist, um die Unterschiede zwischen der bekannten Schaltung und der erfindungsgemäßen Schaltung deutlicher zum Ausdruck zu bringen. Bei den Schaltungen gemäß der Erfindung wird also vermieden, daß in die durch das Filter verarbeiteten Signale hochfrequente Störkomponenten und Signalsprünge eingeführt werden, die wegen der notwendigen Initialisierung am Ausgang des D/A-Konverters auftreten.

Es ist von Bedeutung, daß C2 als Analogspeichervorrichtung arbeitet und ein Vorinitialisierungssignal speichert (d. h. einen Signalwert entsprechend dem Wert des Eingangssignales kurz vor der Initialisierung). Es ist ferner von Bedeutung, daß durch die Erfinder erkannt wurde, daß die bekannten Filter durch die zusätzlichen Schalter S3 und S4 und die Analogspeicher­ vorrichtung C2 ohne Beeinträchtigung der Integrationsfunktion des Integrators (31) modifiziert werden konnte.

Das gewünschte Steuersignalmuster auf den Ausgangsleitungen (450, 460) und (461) wird durch Invertierer (411, 415, 416, 419) und (420), NAND-Schaltungen (412, 413, 417) und (418) sowie durch ein setz- und rücksetzbares Flipflop (414) erzeugt, die in der in Fig. 3 dargestellten Weise geschaltet sind. Die Taktimpulsquelle (41), die Verzögerungseinrichtung (43) und der Zähler (42) arbeiten so, wie es anhand von Fig. 1 erläutert wurde.

Die Arbeitsweise der Zeitgeber- und Steuerschaltung (401) gemäß Fig. 3 läßt sich am besten anhand der Fig. 4 verstehen. Wie oben erwähnt, liefert die Taktimpulsquelle (41) Impulse h, wie sie in Fig. 4h dargestellt sind. Bei der vorderen, (positiven) Flanke jedes sechzehnten oder m-ten h-Impulses, die dem Zähler (42) zugeführt wird, nimmt das Ausgangssignal g des Zählers (42) seinen hohen Wert an und bleibt auf diesem hohen Wert, bis die vordere (positive) Flanke des nächsten h-Impulses auftritt; das Signal g nimmt dann seinen niedrigen Wert an, und es wird ein Analog-Konversionsintervall T_c einge­ leitet. Das g-Signal wird dem einen Eingang der NAND-Schaltung (413) und dem Invertierer (411) zugeführt, dessen Ausgangssignal, das das Äquivalent von ist, dem einen Eingang der NAND- Schaltung (412) zugeführt wird. Die h-Impulse werden den zweiten Eingängen der Schaltungen (412) und (413) zugeführt. Der Ausgang O412 der NAND-Schaltung (412) wird dem Invertierer (415) zuge­ führt, an dessen Ausgang die j-Impulse erzeugt werden, die das Ein- und Ausschalten der Schalter S1 und S3 steuern. Man beachte, daß ein j-Impuls jedesmal dann erzeugt wird, wenn ein h-Impuls erzeugt wird, mit der Ausnahme während der Initiali­ sierungsperiode, wenn der g-Impuls seinen hohen Wert hat. Das Ausgangssignal O412 wird einem Eingang des Flipflops (412) zugeführt und das Ausgangssignal O413 der NAND-Schaltung (413), das in der gleich bezeichneten Kurve in Fig. 4 dargestellt ist, wird einem Eingang des Flipflops (414) zugeführt. Das Q-Ausgangssignal des Flipflops (414), das in der gleich bezeichne­ ten Kurve in Fig. 4 dargestellt ist, wird dem Invertierer (416) und dem einen Eingang der NAND-Schaltung (418) zugeführt. Das Ausgangssignal O416 des Inverters (416), das ebenfalls in Fig. 4 dargestellt ist, wird dem einen Eingang der NAND-Schal­ tung (417) zugeführt. Das Signal i, das aus dem Signal h durch die Verzögerungseinrichtung (43) erzeugt wird, wird den zweiten Eingängen der NAND-Schaltungen (417) und (418) zugeführt. Die Verzögerungseinrichtung (43) ist so ausgelegt, daß sicherge­ stellt wird, daß der ins Positive gehende Teil der Impulse i den ins Positive gehenden Teil der Impulse h nicht überlappt, so daß die Impulse i und h sich nicht überlappen. Dies gewähr­ leistet, daß S2 (und S4) ausgeschaltet oder geöffnet sind, wenn S1 und S3 geschlossen (eingeschaltet sind) und daß S1 und S3 ausgeschaltet (geöffnet) sind, wenn S2 (und S4) eingeschal­ tet (geschlossen) sind.

Das Anlegen des Ausgangssignales O416, welches invers zu Q414 ist, an die NAND-Schaltung und das Invertieren des Ausgangssig­ nales der NAND-Schaltung (417) durch den Invertierer (419) liefert die k-Impulse, die dem Steuereingang des Schalters S2 zugeführt werden. Pro j-Impuls wird ein k-Impuls erzeugt und die k-Impulse werden bezüglich der j-Impulse verzögert, um einen Öffnen-Vor-Schließen-Betrieb der Schalter S1 und S2 und die richtige Weiterleitung des Signals zu gewährleisten. Aus der Arbeitsweise der Schaltung ist ersichtlich, daß die Schaltung die Erzeugung eines j-Impulses und/oder eines k-Impul­ ses während T_I verhindert.

Das Ausgangssignal O418 der NAND-Schaltung (418) wird dem Invertierer (420) zugeführt, dessen Ausgang das 1-Signal liefert, das in der Kurve 41 dargestellt ist. Ein ins Positive gehendes l-Impulssignal wird während jedes Zyklus einmal während T_I erzeugt. Der in positiver Richtung verlaufende 1-Impuls betätigt den Schalter S4 und bewirkt die Übertragung des im Kondensator C2 gespeicherten Signales auf den Eingangsknoten (33) des Integrators.

Die in Fig. 3 dargestellten Einzelheiten der Zeitgeberschaltung (401), die das benötigte Muster von Steuersignalen auf den Leitungen (450, 460) und (461) liefert, ist nur ein Beispiel. Selbstverständlich kann man viele andere Schaltwerke aus Logik­ schaltungen (NAND-Glieder, Invertierer, Flipflops usw.) verwen­ den, um entsprechende Steuersignale zu erzeugen.

Bei der in Fig. 3 beispielsweise dargestellten Schaltungsanord­ nung sind die Steuereingänge der Schalter S1 und S3 miteinander verbunden. Während jedes Konversionsintervalles werden daher die Schalter S1 und S3 gleichzeitig (M-1)-mal betätigt und koppeln einen Analogsignal-Abtastwert auf die Kondensatoren C1 und C2. Da alle Signale, die während der (M-1)-Impulse jedes Analog-Signalintervalles abgetastet werden, die gleiche Amplitude haben, ist diese kontinuierliche Abtastwertspeicherung ohne Einfluß auf das Profil der Ausgangsabtastwertsätze. Es dürfte einleuchten, daß der Schalter S3 nur einmal vor jedem Initialisierungsintervall betätigt zu werden braucht, um den jeweils vorliegenden Wert des Analogsignals auf den Kondensator C2 zu koppeln, anstatt S3 jedesmal zu betätigen, wenn auch der Schalter S1 betätigt wird.

Claims (4)

1. Einrichtung, welche in Kombination

• - einen Digital-Analog-(D/A-)Konverter (20) mit einem Eingang (15) für digitale Signale, einem Ausgang (24) für analoge Signale, die den digitalen Signalen entsprechen, und einer Anordnung zum periodischen Initialisieren des D/A-Konverters während eines Initialisierungsintervalles (T_I), die den Ausgang des D/A-Konverters während jedes Initialisierungsinter­ valles auf eine Referenzspannung (V_REF) bringt und
• - ein Filter (301) mit einem Eingang, der mit dem Ausgang (24) des D/A-Konverters (20) gekoppelt ist, einem Ausgang (2) und einer Anordnung (S1, C1, S2) zum selektiven Abtasten, Speichern und Verarbeiten der Signale vom Ausgang des D/A-Kon­ verters

enthält, dadurch gekennzeichnet, daß

• - das Filter (301) außerdem eine Anordnung (S3, C2, S4) zum selektiven Abgreifen und Speichern eines Vorinitialisierungs­ signales, das kurz vor der Initialisierung des D/A-Konverters an dessen Ausgang (24) auftritt, und zur Verarbeitung des Vorinitialisierungssignales innerhalb des Filters während des Initialisierungsintervalles (T_I) und eine Anordnung (401), die die Verarbeitung der während des Initialisierungsin­ tervalles (T_I) am Ausgang des D/A-Konverters (20) auftretenden Signale im Filter und durch dieses verhindert, enthält.

2. Einrichtung nach Anspruch 1, gekennzeichnet durch ein Filter mit geschalteter Kapazität, mit

• - einem Eingangsanschluß (24), einem Ausgangsanschluß (O31) und einem Summier-Schaltungsknoten (33),
• - einem Operationsverstärker (A31), der einen mit dem Summier- Schaltungsknoten (33) verbundenen Eingang und einen mit dem Ausgangsanschluß (O31) verbundenen Ausgang aufweist,
• - einem Integrierkondensator (C31), der zwischen den Ausgangsan­ schluß (O31) und den Summier-Schaltungsknoten (33) geschaltet ist,
• - einer ersten und einer zweiten Analogspeichervorrichtung (C1, C2),
• - einer ersten Schaltvorrichtung (S1), die zwischen den Eingangs­ anschluß (24) und die erste Analogspeichervorrichtung (C1) geschaltet ist, um das Signal am Eingangsanschluß selektiv auf die erste Analogspeichervorrichtung zu koppeln,
• - einer zweiten Schaltvorrichtung (S2), die zwischen die erste Analogspeichervorrichtung (C1) und den Summier-Schaltungs­ knoten (33) geschaltet ist, um das in der ersten Analogspeicher­ vorrichtung (C1) gespeicherte Signal selektiv auf den Zwischen­ schaltungsknoten (33) zu koppeln,
• - einer dritten Schaltvorrichtung (S3), die zwischen den Eingangs­ anschluß (24) und die zweite Analogspeichervorrichtung (C2) gekoppelt ist, um die Information am Eingangsanschluß (24) selektiv auf die zweite Analogspeichervorrichtung (C2) zu koppeln,
• - einer vierten Schaltvorrichtung (S4), die zwischen die zweite Analogspeichervorrichtung (C2) und den Summier-Schaltungsknoten (33) geschaltet ist, um die in der zweiten Analogspeichervor­ richtung (C2) geschaltete Information selektiv auf den Zwischen-Schaltungsknoten (33) zu koppeln, und
• - einer Steuereinrichtung (401), die mit der ersten, der zweiten, der dritten und der vierten Schaltvorrichtung (S1, S2, S3, S4) gekoppelt ist, um während einer vorgegebenen Zeit (T_D) die erste, die zweite und die dritte Schaltvorrichtung (S1, S2, S3) (M-1)-Male zu betätigen, wobei M eine ganze Zahl größer als 2 ist, wobei die Steuereinrichtung (4) außerdem eine Anordnung enthält, die die erste Schaltvorrichtung (S1) betätigt, wenn die zweite Schaltvorrichtung (S2) ausge­ schaltet ist und die zweite Schaltvorrichtung (S2) betätigt, wenn die erste Schaltvorrichtung (S1) ausgeschaltet ist, und wobei die Steuereinrichtung außerdem eine Anordnung enthält, welche die vierte Schaltvorrichtung (S4) einmal während der genannten Periode (T_D) betätigt und während der Zeit, in der die vierte Schaltvorrichtung (S4) betätigt ist, die erste, die zweite und die dritte Schaltvorrichtung (S1, S2, S3) ausschaltet.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die erste und die zweite Analogspeichervorrichtung jeweils einen Kondensator (C1, C2) ist.