DE19729650C2 - Regelkreis zur Phasen- und/oder Frequenzregelung - Google Patents

Regelkreis zur Phasen- und/oder Frequenzregelung

Info

Publication number
DE19729650C2
DE19729650C2 DE19729650A DE19729650A DE19729650C2 DE 19729650 C2 DE19729650 C2 DE 19729650C2 DE 19729650 A DE19729650 A DE 19729650A DE 19729650 A DE19729650 A DE 19729650A DE 19729650 C2 DE19729650 C2 DE 19729650C2
Authority
DE
Germany
Prior art keywords
signal
control
neural network
receiving
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19729650A
Other languages
English (en)
Other versions
DE19729650A1 (de
Inventor
William Shields Neely
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19729650A1 publication Critical patent/DE19729650A1/de
Application granted granted Critical
Publication of DE19729650C2 publication Critical patent/DE19729650C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung betrifft einen Regelkreis zur Phasen- und/oder Frequenzregelung nach dem Oberbegriff des Anspruchs 1.
In einem bekannten Phasenregelkreis (PLL) erzeugt ein spannungsgesteuerter Oszillator (VCO) gemäß einer Eingangssteuerspannung ein Ausgangssignal bei einer vorbestimmten Frequenz. Dieses Ausgangssignal wird einem Phasenkomparator zurückgeführt, welcher die Phase des Oszillatorausgangssignals mit der eines Referenzeingangssignals vergleicht. Aufgrund dieses Vergleichs erzeugt der Phasenkomparator ein Fehlersignal, dessen Polarität der Differenz zwischen den Phasen der beiden Eingangssignale entspricht und dessen Größe zur Differenz proportional ist. Dieses Ausgangsfehlersignal des Komparators wird daraufhin gefiltert, um die Eingangssteuerspannung an den VCO zu liefern.
G. L. Dempsey beschreibt in "Using Analog Neural Networks for Control Sensor Linearization", Proc. 38th Midwest Symposium on Circuits and Systems, Ed. Caloba, L. P., New York, USA, IEEE 1996, S. 73-76, Konferenz: Rio de Janeiro, Brasilien, 13.-16. August 1995, einen Regelkreis nach dem Oberbegriff des Anspruchs 1. Hierbei wird ein Referenzsignal mit einer vorbestimmten Frequenz an einen von zwei Eingängen eines als Phasendetektor arbeitenden XOR-Gatters angelegt, während am anderen Eingang das Ausgangssignal des Oszillators rückgekoppelt wird. Das phasendetektierte Signal, das dem Fehler des Ausgangssignals des Oszillators im Vergleich zum Referenzsignal entspricht, am Ausgang des XOR-Gatters wird in zwei Kanäle aufgespalten, wobei ein Kanal einen Tiefpaßfilter und der zweite Kanal einen Frequenz-Spannungs-Umwandler umfaßt. Jeder Kanal ist mit einem Eingangsknoten des neuronalen Netzwerks verbunden, welches das durch den Tiefpaßfilter gemittelte phasendetektierte Signal und das in eine Spannung umgewandelte phasendetektierte Signal verarbeitet, um ein Steuersignal zur Steuerung des Oszillators zu erzeugen. Hierbei wird neben einem XOR-Gatter zum Ermitteln der Abweichung des rückgekoppelten Ausgangssignals vom Referenzsignal ein Frequenz-Spannungs- Umwandler und ein Tiefpaßfilter benötigt, so daß sich ein relativ aufwendiger Regelkreis ergibt.
Aus der US 5 471 381 ist ein Regelkreis für eine Servovorrichtung bekannt, bei dem ein neuronales Netzwerk vorgesehen ist, das einen Eingang zum Empfang eines Referenzsignals, einen weiteren Eingang zum Empfang eines Fehlersignals und einen Ausgang zum Erzeugen eines Steuersignals für die Servovorrichtung umfaßt. Hierbei wird das Fehlersignal in einem Signalauswerter erzeugt, der das Referenzsignal, z. B. die gewünschte Position eines Schreib-/Lesekopfes eines Diskettenlaufwerks, und ein Ist-Signal, z. B. die tatsächliche Position des Schreib-/Lesekopfes, miteinander vergleicht.
US 5 041 798 beschreibt eine Vorrichtung und ein Verfahren zum Steuern gegenseitig phasensynchronisierter Uhrzeitgeber in Abhängigkeit einer hochpräzisen Referenzuhr. Hierbei ist die Referenzuhr mit einem digitalen Referenzzähler gekoppelt, der durch die Referenzuhr hochgezählt wird. Ein digitaler Uhrzeitzähler ist mit einem der Uhrzeitgeber gekoppelt und wird durch diesen hochgezählt. Der Referenzzähler und der Uhrzeitzähler sind mit einem Microcontroller verbunden, der die Zählerstände periodisch vergleicht und dementsprechend ein Steuersignal zum Steuern der Uhrzeitgeber erzeugt.
US 5 175 578 beschreibt eine auf einem nichtlinearen Modell basierende Vorrichtung zum Trainieren eines neuronalen Netzwerks.
Aufgabe der Erfindung ist es, einen Regelkreis nach dem Oberbegriff des Anspruchs 1 zu schaffen, welcher eine verminderte Komplexität aufweist.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.
Durch das Rückkoppeln des Ausgangssignals des Oszillators an das neuronale Netzwerk und durch das Koppeln des Referenzsignals an das neuronale Netzwerk wird das direkte Vergleichen des Ist- mit dem Soll- Ausgangssignal durch das neuronale Netzwerk und folglich ein vereinfachter Aufbau des Regelkreises ermöglicht.
Weiterer Gegenstand der Anmeldung ist eine Einrichtung zum Trainieren des neuronalen Netzwerks des Regelkreises nach Anspruch 10.
Weitere Vorteile und Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert.
Fig. 1 zeigt ein Funktionsblockdiagramm einer Ausführungsform eines auf einem neuronalen Netzwerk beruhenden Regelkreises zur Phasen- und/oder Frequenzregelung.
Fig. 2 zeigt ein Funktionsblockdiagramm eines Beispiels eines neuronalen Netzwerks zur Verwendung bei dem Regelkreis zur Phasen- und/oder Frequenzregelung von Fig. 1.
Fig. 3 zeigt ein Funktionsblockdiagramm einer Einrichtung zum Trainieren des neuronalen Netzwerks von Fig. 1.
Fig. 4 zeigt ein Funktionsblockdiagramm einer anderen Ausführungsform eines auf einem neuronalen Netzwerk beruhrenden Regelkreises zur Phasen- und/oder Frequenzregelung.
Fig. 5 zeigt ein Funktionsblockdiagramm eines Beispiels eines neuronalen Netzwerks zur Verwendung bei dem Regelkreis zur Phasen- und/oder Frequenzregelung von Fig. 4.
Fig. 6 zeigt ein Funktionsblockdiagramm einer Einrichtung zum Trainieren des neuronalen Netzwerks von Fig. 4.
Gemäß Fig. 1 enthält ein auf einem neuronalen Netzwerk beruhender Regelkreis zur Phasen- und Frequenzregelung ein neuronales Netzwerk 10, einen Filter 12 und einen spannungsgesteuerten Oszillator 14, die wie gezeigt miteinander verbunden sind. Das neuronale Netzwerk 10 empfängt ein Referenzsignal 9 mit einer Referenzphase und -frequenz und ein Ausgangssignal 15 des spannungsgesteuerten Oszillators 14. Das neuronale Netzwerk 10 vergleicht die Phase des Ausgangssignals 15 mit der des Referenzsignals 9 und erzeugt ein Steuersignal 11 mit einer Polarität und Größe, die der Differenz, falls vorhanden, zwischen den Phasen des Ausgangssignals 15 und des Referenzsignals 9 entsprechen. Das Steuersignal 11 wird zur Reduzierung seines Rauschens durch den Filter 12 (z. B. Tiefpaßfilter) gefiltert. Ein gefiltertes Signal 13 dient als Steuerspannung für den Oszillator 14.
Gemäß Fig. 2 ist das neuronale Netzwerk 10 von Fig. 1 vorzugsweise ein Vielschicht-Perzeptron mit zwei Eingängen, welches einen einzelnen Ausgangsknoten 24 zur Erzeugung des Steuersignals 11 hat. Das Referenzsignal 9 und das Ausgangssignal 15 des Oszillators 14 werden über zwei Eingangsknoten 20a, 20b zur Verteilung innerhalb des Netzwerks 10 empfangen. Neuronen 22 innerhalb der Mittelschicht empfangen und summieren verteilte Signale 21, erzeugen Summen gemäß neuronaler Funktionen (z. B. Sigmafunktionen) und liefern Ergebnisse 23 der Summation und Verarbeitung über den Ausgangsknoten 24.
Gemäß Fig. 3 kann eine Einrichtung zum Trainieren des neuronalen Netzwerks 10 von Fig. 1 wie dargestellt realisiert werden. Das angestrebte Referenzsignal 9 wird in das neuronale Netzwerk 10 und ein dem VCO entsprechendes Inversionskreismodell 30 eingegeben. Ein Beispiels-Eingangs- oder VCO-Rückführungssignal wird als Ausgangssignal 15 ebenfalls in das neuronale Netzwerk 10 eingegeben. Das Ausgangssignal 31 des Inversionskreismodells 30 wird daraufhin von einem zweiten Inversionskreismodell 32, das dem Filter 12 entspricht, verarbeitet. (Die Übertragungsfunktionen des Inversionskreismodells 30 und des Inversionskreismodells 32 sind die Inversen der Übertragungsfunktionen des VCO bzw. des Filters 12, mit denen das neuronale Netzwerk 10 letztendlich arbeiten soll, und haben zusammen eine Gesamtübertragungsfunktion, deren Inverse dem Verhältnis zwischen dem Steuersignal 11 und dem Beispiels-Eingangssignal als Ausgangssignal 15 entspricht.) Das Steuersignal 11 des neuronalen Netzwerks 10 wird vom Ausgangssignal 33 des Inversionskreismodells 32 abgezogen. Das resultierende Fehlersignal 35 wird zum neuronalen Netzwerk 10 zurückgeführt und durch dieses zurückgeleitet, um es zu trainieren.
Gemäß der Ausführungsform von Fig. 4 enthält der PLL ein neuronales Netzwerk 100, zwei Vorprozessoren 102, 104 und den Oszillator 14, die wie gezeigt miteinander verbunden sind. Gemäß seinem Steuersignal 101 erzeugt der Oszillator 14 ein Ausgangssignal 15. Das Referenzsignal 9 und das Ausgangssignal 15 werden in ihren jeweiligen Vorprozessor 102, 104 eingegeben. Jeder Vorprozessor 102, 104 enthält eine Reihe von einheitlichen Zeitverzögerungselementen 106, 108, die ihre jeweiligen analogen Eingangssignale, d. h. das Referenzsignal 9 und das Ausgangssignal 15, empfangen, und sequentiell verzögern, um Zweierreihen diskreter Signalabtastwerte 107, 109 des jeweiligen analogen Eingangssignals zu erzeugen. Diese Vorprozessoren 102, 104 können angezapfte Zeitverzögerungsleitungen oder Analog/Digital-Wandler (ADCs) 110, 112 und Serienschieberegister enthalten. Die ADCs 110, 112 digitalisieren die analogen Eingangssignale, und die individuellen Register als Zeitverzögerungselemente 106, 108 der Schieberegister verschieben digitalisierte Eingangssignale 111, 113, um Signalabtastwerte 107, 109 zu erzeugen.
Das neuronale Netzwerk 100 empfängt diese Signalabtastwerte 107, 109 und verarbeitet sie gemeinsam, um das Steuersignal 101 für den Oszillator 14 zu erzeugen. Bei geeignetem Trainieren und aufgrund der Zeitabtastung von Referenzsignal 9 und Ausgangssignal 15 kann die Filterfunktion innerhalb des neuronalen Netzwerks 100 integriert werden, so daß kein separater Filter erforderlich ist.
Gemäß Fig. 5 ist das neuronale Netzwerk 100 von Fig. 4 vorzugsweise ein Vielschicht-Perzeptron mit mehreren Eingängen und mit einem einzigen Ausgangsknoten 132 und kann wie gezeigt realisiert werden. Die Signalabtastwerte 107, 109 werden zur Verteilung innerhalb des Netzwerks 100 an zwei Gruppen von Eingangsknoten 120, 122 gegeben. Verteilte Signale 121, 123 werden durch zwei Gruppen von Eingangsschichtneuronen 124, 126 empfangen, summiert und verarbeitet (z. B. gemäß Sigmafunktionen). Die verarbeiteten Signale 125, 127 werden daraufhin zur nächsten Schicht von Neuronen 128 verteilt und durch diese summiert und verarbeitet. Diese verarbeiteten Signale 129 werden wiederum zur nächsten Schicht von Neuronen 130 verteilt und durch diese summiert und verarbeitet. Die fertig verarbeiteten Signale 131 werden daraufhin durch den Ausgangsknoten 132 zur Erzeugung des Steuersignals 101 summiert und verarbeitet.
Gemäß Fig. 6 kann eine Einrichtung zum Trainieren des neuronalen Netzwerks 100 von Fig. 4 wie gezeigt realisiert werden. Das angestrebte Referenzsignal 9 wird in den ersten Vorprozessor 102 und in ein Inversionskreismodell 140 eingegeben. Das Beispiels-Eingangs- oder VCO- Rückführungssignal als Ausgangssignal 15 wird in einen anderen Vorprozessor 104 eingegeben. Die Vorprozessoren 102, 104 liefern diskrete Signalabtastwerte 107, 109 an das neuronale Netzwerk 100, welches die Signale zur Erzeugung des Steuersignals 101 verarbeiten. Ein Ausgangssignal 141 des Inversionskreismodells 140 (verarbeitet gemäß der Übertragungsfunktion des Inversionskreismodells 140, welche die Inverse des VCO ist, mit dem das neuronale Netzwerk 100 letztendlich arbeiten soll) wird von dem Steuersignal 101 abgezogen. Das resultierende Fehlersignal 143 wird zum neuronalen Netzwerk 100 zurückgeführt und durch dieses zurückgeleitet, um es zu trainieren.
Vorstehend wurde die Verwendung von VCOs und Phasenvergleichen in Phasenregelkreisen erörtert. Dieses Prinzip ist jedoch gleichermaßen auf Synchronkreise anwendbar, die stromgesteuerte Oszillatoren mit Steuerströmen statt Steuerspannungen verwenden, sowie auf Frequenzregelkreise, welche Frequenzen statt Phasen zwischen dem Ausgangssignal und dem Referenzsignal vergleichen.
Aus den bisherigen Ausführungen wird deutlich, daß die Verwendung eines auf einem neuronalen Netzwerk beruhenden PLL eine Reihe von Vorteilen hat. Wenn das neuronale Netzwerk 10, 100 unter Verwendung von schnellen Analogschaltkreistechniken aufgebaut wird, läßt sich eine hohe Geschwindigkeit erreichen. Ferner kann der Entwicklungsprozeß eines PLL mit den angestrebten Betriebseigenschaften durch Simulation der Gesamtstruktur und Verwendung der erhaltenen Daten als repräsentatives Eingangssignal, das angestrebte VCO- Ausgangssignal und das zur Erzeugung eines solchen VCO-Ausgangssignals erforderliche VCO-Eingangssignal vereinfacht werden. Diese Daten können dann zur Entwicklung des gewünschten neuronalen Netzwerks verwendet werden. Vielleicht noch wichtiger ist, daß die Fähigkeit eines neuronalen Netzwerks, aufgrund willkürlicher Daten zu lernen, wesentlich den kritischen Einfluß der Linearität (oder Nichtlinearität) der VCO-Übertragungsfunktion vermindert. Darüberhinaus kann bei geeigneter Zeitabtastung des Eingangsreferenzsignals und des VCO-Signals die Schleifenfilterfunktion in das neuronale Netzwerk integriert werden.

Claims (18)

1. Regelkreis zur Phasen- und/oder Frequenzregelung entsprechend einem eine Referenzphase und/oder eine Referenzfrequenz aufweisenden Referenzsignal (9) mit einem neuronalen Netzwerk (10, 100), das ein Steuersignal (11, 101) für einen hiermit gekoppelten Oszillator (14) zum Liefern eines eine gesteuerte Ausgangsphase und/oder Ausgangsfrequenz aufweisenden Ausgangssignals (15) erzeugt, dadurch gekennzeichnet, daß das neuronale Netzwerk (10, 100) Eingänge zum Empfang des Referenzsignals (9) und des Ausgangssignals (15) umfaßt und zur gemeinsamen Verarbeitung des Referenzsignals (9) und des Ausgangssignals (15) unter entsprechender Erzeugung des Steuersignals (11, 101) ausgestaltet ist.
2. Regelkreis nach Anspruch 1, dadurch gekennzeichnet, daß das neuronale Netzwerk (10) ein Vielschicht-Perzeptron umfaßt, welches einen ersten Eingangsknoten (20a) und einen zweiten Eingangsknoten (20b) zum Empfang des Referenzsignals (9) und des Ausgangssignals (15) sowie einen Ausgangsknoten (24) zur Erzeugung des Steuersignals (11) umfaßt.
3. Regelkreis nach Anspruch 1, dadurch gekennzeichnet, daß eine Vielzahl von Vorprozessoren (102, 104) zum Empfang des Referenzsignals (9) und des Ausgangssignals (15) und zur entsprechenden Erzeugung einer ersten und zweiten Vielzahl zeitkorrelierter Signale (107, 109) vorgesehen und an das neuronale Netzwerk (100) zum gemeinsamen und gleichzeitigen Empfang und zur Verarbeitung der ersten und zweiten Vielzahl zeitkorrelierter Signale (107, 109) und zur entsprechenden Erzeugung eines Steuersignals (101) gekoppelt ist.
4. Regelkreis nach Anspruch 3, dadurch gekennzeichnet, daß die Vielzahl von Vorprozessoren (102, 104) eine erste und eine zweite angezapfte Zeitverzögerungselementenreihe (106, 108) zum Empfang und zur sequentiellen zeitlichen Verzögerung des Referenzsignals (9) und des Ausgangssignals (15) und zur dementsprechenden Erzeugung einer ersten und zweiten Vielzahl zeitlich verzögerter Signale als erste und zweite Vielzahl zeitkorrelierter Signale (107, 109) umfaßt.
5. Regelkreis nach Anspruch 3 dadurch gekennzeichnet, daß die Vielzahl von Vorprozessoren (102, 104) ein erstes und ein zweites Schieberegister zum Empfang und zur selektiven Verschiebung des Referenzsignals (9) und des Ausgangssignals (15) und zur entsprechenden Erzeugung einer ersten und zweiten Vielzahl zeitlich verschobener Signale als erste und zweite Vielzahl zeitkorrelierter Signale (107, 109) umfaßt.
6. Regelkreis nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß das neuronale Netzwerk (100) ein Vielschicht-Perzeptron umfaßt, welches eine erste und zweite Vielzahl von Eingangsknoten (120, 122) zum Empfang der ersten und zweiten Vielzahl zeitkorrelierter Signale (107, 109) und einen Ausgangsknoten (132) zur Erzeugung des Steuersignals (101) enthält.
7. Regelkreis nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zwischen das neuronale Netzwerk (10, 100) und den Oszillator (14) ein Filter (12) zur Filterung des Steuersignals (11, 101) eingekoppelt ist.
8. Regelkreis nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Oszillator (14) ein spannungsgesteuerter Oszillator und das Steuersignal (11, 101) eine Steuerspannung ist.
9. Regelkreis nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Oszillator (14) ein stromgesteuerter Oszillator und das Steuersignal (11, 101) ein Steuerstrom ist.
10. Einrichtung zum Trainieren eines neuronalen Netzwerks für einen Regelkreis nach einem der Ansprüche 1 bis 9 zur Steuerung eines Oszillators, dadurch gekennzeichnet, daß das neuronale Netzwerk zum Empfang und zur Rückleitung eines Fehlersignals (35) und zur Verarbeitung eines angestrebten Antwortsignals als Referenzsignal (9) und eines Beispiels-Eingangssignals als Ausgangssignal (15) des Oszillators (14) und zur entsprechenden Erzeugung eines Steuersignals (11, 101) ausgebildet ist, wobei das Fehlersignal (35) der Differenz zwischen dem angestrebten Antwortsignal (9) und dem Beispiels- Eingangssignal (15) entspricht, und ein an das neuronale Netzwerk (10, 100) gekoppeltes Inversionskreismodell (30, 32, 140) zum Empfang des angestrebten Antwortsignals (9) und zur entsprechenden Erzeugung eines Inversionskreismodellsignals (33, 141), wobei das Inversionskreismodell (30, 32, 140) eine zugehörige Übertragungsfunktion hat und ein Verhältnis zwischen dem Steuersignal (11, 101) und dem Beispiels-Eingangssignal (15) aufweist, welches der Inversen der Übertragungsfunktion entspricht, und eine an den neuronalen Netzwerkprozessor und an das Inversionskreismodell (30, 32, 140) gekoppelte Fehlererkennungsschaltung zum Empfang und zur Verarbeitung des Steuersignals (11, 101) und des Inversionskreismodellsignals (33, 141) und zur entsprechenden Erzeugung des Fehlersignals (35, 143) vorgesehen sind.
11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß das neuronale Netzwerk ein Vielschicht-Perzeptron umfaßt, welches einen ersten Eingangsknoten (20a) und einen zweiten Eingangsknoten (20b) zum Empfang des Referenzsignals (9) und des Ausgangssignals (15) sowie einen Ausgangsknoten (24) zur Erzeugung des Steuersignals (11) enthält.
12. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß eine Vielzahl von Vorprozessoren (102, 104) zum Empfang des angestrebten Antwortsignals als Referenzsignal (9) und des Beispiels-Eingangssignals als VCO- Ausgangssignal (15) und zur entsprechenden Erzeugung einer ersten und zweiten Vielzahl zeitkorrelierter Signale (107, 109) vorgesehen und an das neuronale Netzwerk (100) zum Empfang und zur Rückleitung des Fehlersignals (143) und zum gemeinsamen und gleichzeitigen Empfang und zur Verarbeitung der ersten und zweiten Vielzahl zeitkorrelierter Signale (107, 109) und zur entsprechenden Erzeugung eines Steuersignals (101) gekoppelt ist.
13. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Vielzahl von Vorprozessoren (102, 104) eine erste und eine zweite angezapfte Zeitverzögerungselementenreihe (106, 108) zum Empfang und zur sequentiellen zeitlichen Verzögerung des angestrebten Antwortsignals als Referenzsignal (9) und des Beispiels-Eingangssignals (15) und zur entsprechenden Erzeugung einer ersten und zweiten Vielzahl zeitlich verzögerter Signale als erste und zweite Vielzahl zeitkorrelierter Signale (107, 109) umfaßt.
14. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Vielzahl von Vorprozessoren (102, 104) ein erstes und ein zweites Schieberegister zum Empfang und zur selektiven Verschiebung des angestrebten Antwortsignals als Referenzsignal (9) und des Beispiels-Eingangssignals (15) und zur entsprechenden Erzeugung einer ersten und zweiten Vielzahl zeitlich verschobener Signale als erste und zweite Vielzahl zeitkorrelierter Signale (107, 109) umfaßt.
15. Einrichtung nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß das neuronale Netzwerk (100) ein Vielschicht-Perzeptron umfaßt, welches eine erste und zweite Vielzahl von Eingangsknoten (120, 122) zum Empfang der ersten und zweiten Vielzahl zeitkorrelierter Signale (107, 109) und einen Ausgangsknoten (132) zur Erzeugung des Steuersignals (101) enthält.
16. Einrichtung nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß die Fehlererkennungsschaltung einen Signalverbinder (142) zum Empfang und zur Verbindung des Steuersignals (101) und des Inversionskreismodellsignals (141) und zur entsprechenden Erzeugung des Fehlersignals (143) umfaßt.
17. Einrichtung nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, daß das Inversionskreismodell (140) einen signalgesteuerten Oszillator enthält.
18. Einrichtung nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, daß das Inversionskreismodell (140) ein Inversionskreismodell eines seriengekoppelten signalgesteuerten Oszillators und Filters darstellt.
DE19729650A 1996-07-12 1997-07-11 Regelkreis zur Phasen- und/oder Frequenzregelung Expired - Fee Related DE19729650C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/678,969 US5705956A (en) 1996-07-12 1996-07-12 Neural network based PLL

Publications (2)

Publication Number Publication Date
DE19729650A1 DE19729650A1 (de) 1998-01-22
DE19729650C2 true DE19729650C2 (de) 2002-08-01

Family

ID=24725077

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19729650A Expired - Fee Related DE19729650C2 (de) 1996-07-12 1997-07-11 Regelkreis zur Phasen- und/oder Frequenzregelung

Country Status (3)

Country Link
US (1) US5705956A (de)
KR (1) KR100292364B1 (de)
DE (1) DE19729650C2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6581046B1 (en) * 1997-10-10 2003-06-17 Yeda Research And Development Co. Ltd. Neuronal phase-locked loops
US6173218B1 (en) * 1997-10-15 2001-01-09 The Boeing Company Neurocomputing control distribution system
US6556980B1 (en) * 1998-08-28 2003-04-29 General Cyberation Group, Inc. Model-free adaptive control for industrial processes
US6957204B1 (en) * 1998-11-13 2005-10-18 Arizona Board Of Regents Oscillatary neurocomputers with dynamic connectivity
WO2000029970A1 (en) * 1998-11-13 2000-05-25 Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Oscillatary neurocomputers with dynamic connectivity
US7280989B1 (en) 2000-01-28 2007-10-09 Arizona Board Of Regents Phase-locked loop oscillatory neurocomputer
US6549867B1 (en) * 2000-05-26 2003-04-15 Intel Corporation Power supply feed-forward compensation technique
US7930147B2 (en) * 2009-02-03 2011-04-19 Deere & Company Sensor response time accelerator
US9092729B2 (en) 2011-08-11 2015-07-28 Greenray Industries, Inc. Trim effect compensation using an artificial neural network
WO2013023068A1 (en) * 2011-08-11 2013-02-14 Greenray Industries, Inc. Neural network frequency control
US9092730B2 (en) 2011-08-11 2015-07-28 Greenray Industries, Inc. Neural network frequency control and compensation of control voltage linearity
GB2516631B (en) * 2013-07-26 2016-07-27 Ew Simulation Tech Ltd A system of providing calibration information to a frequency attenuator means
US10387298B2 (en) 2017-04-04 2019-08-20 Hailo Technologies Ltd Artificial neural network incorporating emphasis and focus techniques
US11615297B2 (en) 2017-04-04 2023-03-28 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network compiler
US11238334B2 (en) 2017-04-04 2022-02-01 Hailo Technologies Ltd. System and method of input alignment for efficient vector operations in an artificial neural network
US11551028B2 (en) 2017-04-04 2023-01-10 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network
US11544545B2 (en) 2017-04-04 2023-01-03 Hailo Technologies Ltd. Structured activation based sparsity in an artificial neural network
US11221929B1 (en) 2020-09-29 2022-01-11 Hailo Technologies Ltd. Data stream fault detection mechanism in an artificial neural network processor
US11263077B1 (en) 2020-09-29 2022-03-01 Hailo Technologies Ltd. Neural network intermediate results safety mechanism in an artificial neural network processor
US11874900B2 (en) 2020-09-29 2024-01-16 Hailo Technologies Ltd. Cluster interlayer safety mechanism in an artificial neural network processor
US11811421B2 (en) 2020-09-29 2023-11-07 Hailo Technologies Ltd. Weights safety mechanism in an artificial neural network processor
US11237894B1 (en) 2020-09-29 2022-02-01 Hailo Technologies Ltd. Layer control unit instruction addressing safety mechanism in an artificial neural network processor
US11940417B2 (en) * 2021-02-02 2024-03-26 Toyota Motor Engineering & Manufacturing North America, Inc. Systems and methods for machine learning based flexural wave absorber
EP4236079A1 (de) * 2022-02-25 2023-08-30 Siemens Aktiengesellschaft Computerimplementiertes verfahren zur kalibrierung einer phasenregelkreis basierten signalbereinigungsschaltung und kalibrierungssystem

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041798A (en) * 1990-06-12 1991-08-20 International Business Machines Corporation Time reference with proportional steering
US5175678A (en) * 1990-08-15 1992-12-29 Elsag International B.V. Method and procedure for neural control of dynamic processes
US5471381A (en) * 1990-09-20 1995-11-28 National Semiconductor Corporation Intelligent servomechanism controller

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446828A (en) * 1993-03-18 1995-08-29 The United States Of America As Represented By The Secretary Of The Navy Nonlinear neural network oscillator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041798A (en) * 1990-06-12 1991-08-20 International Business Machines Corporation Time reference with proportional steering
US5175678A (en) * 1990-08-15 1992-12-29 Elsag International B.V. Method and procedure for neural control of dynamic processes
US5471381A (en) * 1990-09-20 1995-11-28 National Semiconductor Corporation Intelligent servomechanism controller

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DEMPSEY, G.L. et. al.: "Using Analog Neural Networks for Control Sensor Linearization", 38th Midwest Symposium on Circuits and Systems, Proceedings (Cat. No. 95CH35853) Editors: Caloba, L.P. et al.: New York, USA, IEEE 1996, S. 73-76 Konferenz: Rio de Janeiro, Brazil, 13-16 Aug. 1995 *

Also Published As

Publication number Publication date
KR100292364B1 (ko) 2001-06-01
DE19729650A1 (de) 1998-01-22
US5705956A (en) 1998-01-06
KR980012841A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
DE19729650C2 (de) Regelkreis zur Phasen- und/oder Frequenzregelung
DE3124333C2 (de)
DE19644283B4 (de) Verzögerungszeit-Meßvorrichtung für eine Verzögerungsschaltung
EP0356548B1 (de) Verfahren und Schaltungsanordnung für eine digitale Regelung der Frequenz und/oder der Phase von Abtasttaktimpulsen
DE2950433A1 (de) Elektronische schaltung mit geschalteten kapazitaeten
DE2216123A1 (de) Verfahren und Anordnung zur Analog Digital Umsetzung unter mehrfacher Inte gration
DE4205346C2 (de) Taktgeber
DE68912348T2 (de) Verfahren zur phasenregelung eines taktgebers in bezug auf ein datensignal.
DE4304702A1 (en) High speed serial to parallel converter for data transmission - has input data stream fed to pair of parallel multi stage registers with outputs generated via selector controlled by compressor
DE3813068A1 (de) Filter mit geschaltetem kondensator fuer einen digital-analog-konverter
DE68912544T2 (de) Rechteckiges angepasstes filter für variablen takt.
DE3732287A1 (de) Verfahren und schaltungsanordnung zum ableiten des worttaktes eines pulslagemodulierten signals
DE2225462A1 (de) Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale
DE2420831C2 (de) Rekursives Digitalfilter mit Phasenentzerrung
DE3533467C2 (de) Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten
EP0515438B1 (de) Verfahren zum umsetzen einer analogen spannung in einen digitalwert
DE19725587C2 (de) Frequenzmultiplizierer zum Steuern der Impulsbreite
DE60219157T2 (de) Verfahren und Einrichtung für die parallele Synchronisation von mehreren seriellen Datenströmen
DE1616356B1 (de) Schaltungsanordnung zur Synchronisation in einem Zeitmultiplex-System
DE3621446A1 (de) Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen
DE2735053B2 (de) Digitaler Phasenregelkreis
DE602004009779T2 (de) Gerät zur Wandlung eines Analogsignals in ein Digitalsignal, entsprechendes Verfahren und Spannungsreglersteuerungsschaltung mit diesem Gerät
EP0725484B1 (de) Verfahren und Anordnung zum Ermitteln der Phasendifferenz zwischen Taktsignalen in einer Kommunikationseinrichtung
EP1643650B1 (de) Verfahren und Anordnung zum Analog/Digital-Wandeln
DE2808852C2 (de) Schaltungsanordnung zur sequentiellen Frequenzspektrumanalyse

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee