JPH0774645A - オーバサンプリングｄ／ａ変換器の出力フィルタ - Google Patents
オーバサンプリングｄ／ａ変換器の出力フィルタInfo
- Publication number
- JPH0774645A JPH0774645A JP5240352A JP24035293A JPH0774645A JP H0774645 A JPH0774645 A JP H0774645A JP 5240352 A JP5240352 A JP 5240352A JP 24035293 A JP24035293 A JP 24035293A JP H0774645 A JPH0774645 A JP H0774645A
- Authority
- JP
- Japan
- Prior art keywords
- output
- filter
- tap
- oversampling
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0614—Non-recursive filters using Delta-modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
- H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 低電圧で動作し、位相歪が小さく、かつＥＭ
Ｉ雑音発生の少ないオーバサンプリングＤ／Ａ変換器の
出力フィルタを実現する。 【構成】 デルタシグマ変調器２の１ビット出力をＦＩ
Ｒフィルタへ入力する。このＦＩＲフィルタは、ｎタッ
プに相当する数のＤＦＦ１１〜１（ｎ−１）を縦続接続
し、フィルタタップ係数の絶対値の逆数に比例する抵抗
値の抵抗Ｒ0 〜Ｒn-1 を各タップ出力（ＤＦＦの出力）
と共通出力端Ａとの間に夫々接続して構成する。タップ
係数の正負に応じて、各タップ出力はＤＦＦの正、逆相
出力が選ばれる。 【効果】 フィルタがＦＩＲ構成であるので、位相歪が
小さくかつＥＭＩ雑音の発生が少ない。また、低電圧動
作可能で、ＩＣ化も容易。
Ｉ雑音発生の少ないオーバサンプリングＤ／Ａ変換器の
出力フィルタを実現する。 【構成】 デルタシグマ変調器２の１ビット出力をＦＩ
Ｒフィルタへ入力する。このＦＩＲフィルタは、ｎタッ
プに相当する数のＤＦＦ１１〜１（ｎ−１）を縦続接続
し、フィルタタップ係数の絶対値の逆数に比例する抵抗
値の抵抗Ｒ0 〜Ｒn-1 を各タップ出力（ＤＦＦの出力）
と共通出力端Ａとの間に夫々接続して構成する。タップ
係数の正負に応じて、各タップ出力はＤＦＦの正、逆相
出力が選ばれる。 【効果】 フィルタがＦＩＲ構成であるので、位相歪が
小さくかつＥＭＩ雑音の発生が少ない。また、低電圧動
作可能で、ＩＣ化も容易。
Description
【０００１】
【産業上の利用分野】本発明はオーバサンプリングＤ／
Ａ（ディジタル／アナログ）変換器の出力フィルタに関
し、特に１ビットの量子化を行うデルタシグマ変調出力
をＤ／Ａ変換してフィルタリングをなすオーバサンプリ
ングＤ／Ａ変換器の出力フィルタに関するものである。
Ａ（ディジタル／アナログ）変換器の出力フィルタに関
し、特に１ビットの量子化を行うデルタシグマ変調出力
をＤ／Ａ変換してフィルタリングをなすオーバサンプリ
ングＤ／Ａ変換器の出力フィルタに関するものである。
【０００２】
【従来の技術】デルタシグマ変調技術に基づくオーバサ
ンプリングＤ／Ａコンバータはディジタルオーディオ分
野に用いられている。このデルタシグマ変調技術を用い
ることにより、Ｄ／Ａコンバータのビット数が１ビット
で良くなり、従来高精度のＤ／Ａ変換器が要求されてい
たものが、その必要がなくなり、またＤ／Ａ変換に伴う
歪が小さくできるようになっている。
ンプリングＤ／Ａコンバータはディジタルオーディオ分
野に用いられている。このデルタシグマ変調技術を用い
ることにより、Ｄ／Ａコンバータのビット数が１ビット
で良くなり、従来高精度のＤ／Ａ変換器が要求されてい
たものが、その必要がなくなり、またＤ／Ａ変換に伴う
歪が小さくできるようになっている。
【０００３】この様なデルタシグマ変調技術に基づくオ
ーバサンプリングＤ／Ａ変換器を用いたシステムを図３
に示す。すなわち、ディジタル化されたオーディオ等の
ディジタル信号入力は、内挿ディジタルフィルタ１にお
いて、サンプリング周波数が入力信号のサンプリング周
波数の数１０倍から２００倍程度に上げられる。
ーバサンプリングＤ／Ａ変換器を用いたシステムを図３
に示す。すなわち、ディジタル化されたオーディオ等の
ディジタル信号入力は、内挿ディジタルフィルタ１にお
いて、サンプリング周波数が入力信号のサンプリング周
波数の数１０倍から２００倍程度に上げられる。
【０００４】このサンプリング周波数が上げられたディ
ジタルデータはいわゆるデルタシグマ変調器２にて１ビ
ットの量子化が施される。この１ビット量子化データは
Ｄ／Ａ変換器３にてアナログ信号化され、次段のポスト
フィルタ４へ入力される。このポストフィルタ４にて高
い周波数を有する雑音成分が除去されて良好な再生波形
が得られるようになっている。
ジタルデータはいわゆるデルタシグマ変調器２にて１ビ
ットの量子化が施される。この１ビット量子化データは
Ｄ／Ａ変換器３にてアナログ信号化され、次段のポスト
フィルタ４へ入力される。このポストフィルタ４にて高
い周波数を有する雑音成分が除去されて良好な再生波形
が得られるようになっている。
【０００５】このポストフィルタ４の構成は、例えば図
４に示す如く、複数段のアクティブフィルタからなって
いる。
４に示す如く、複数段のアクティブフィルタからなって
いる。
【０００６】尚、図４ではデルタシグマ変調器２の１ビ
ット量子化出力（相補出力）を直接アクティブフィルタ
４へ入力する構成となっているが、図３の１ビットＤ／
Ａ変換器３のアナログ出力とデルタシグマ変調器２の１
ビット量子化出力とは、アクティブフィルタ４の入力と
してみれば等価とみなして良いからである。
ット量子化出力（相補出力）を直接アクティブフィルタ
４へ入力する構成となっているが、図３の１ビットＤ／
Ａ変換器３のアナログ出力とデルタシグマ変調器２の１
ビット量子化出力とは、アクティブフィルタ４の入力と
してみれば等価とみなして良いからである。
【０００７】すなわち、デルタシグマ変調器２の１ビッ
ト量子化出力は“１”，“０”のいずれかであり、この
１ビット出力をアナログ化するＤ／Ａ変換器３の出力
は、“１”に対して例えば＋３ボルト，“０”に対して
例えば０ボルトの振幅を有する信号に変換されるもので
あるから、１ビット量子化出力とＤ／Ａ変換出力とは、
単に振幅が相違するとみなせるからである。
ト量子化出力は“１”，“０”のいずれかであり、この
１ビット出力をアナログ化するＤ／Ａ変換器３の出力
は、“１”に対して例えば＋３ボルト，“０”に対して
例えば０ボルトの振幅を有する信号に変換されるもので
あるから、１ビット量子化出力とＤ／Ａ変換出力とは、
単に振幅が相違するとみなせるからである。
【０００８】図４はポストフィルタ４としてアナログ的
なアクティブフィルタを用いた例であるが、ディジタル
ＦＩＲフィルタを用いた例もあり、そのフィルタ構成を
図５に示している。このＦＩＲフィルタは群遅延歪が小
さいフィルタとしてディジタル技術分野では広く用いら
れており、図５に示す構成は、入力信号がディジタルで
あることを前提としており、よって、入力信号は当然に
複数ビットである。
なアクティブフィルタを用いた例であるが、ディジタル
ＦＩＲフィルタを用いた例もあり、そのフィルタ構成を
図５に示している。このＦＩＲフィルタは群遅延歪が小
さいフィルタとしてディジタル技術分野では広く用いら
れており、図５に示す構成は、入力信号がディジタルで
あることを前提としており、よって、入力信号は当然に
複数ビットである。
【０００９】このＦＩＲフィルタを図３に示したＤ／Ａ
変換システムに適用する場合、入力側でＤ／Ａ変換する
とアナログ遅延素子が多数必要となる。この様な例とし
ては、ＣＣＤを遅延素子（図５ではＤで示す素子）を用
いたものがあるが、遅延素子であるＣＣＤの特性が十分
ではないために、Ｓ／Ｎを大きくとることができず、高
精度のＤ／Ａ変換システムには適用できない。
変換システムに適用する場合、入力側でＤ／Ａ変換する
とアナログ遅延素子が多数必要となる。この様な例とし
ては、ＣＣＤを遅延素子（図５ではＤで示す素子）を用
いたものがあるが、遅延素子であるＣＣＤの特性が十分
ではないために、Ｓ／Ｎを大きくとることができず、高
精度のＤ／Ａ変換システムには適用できない。
【００１０】また、ＣＣＤを用いたフィルタは高い電圧
を必要とし、大きなディジタル回路と同時に集積化する
ことができない。
を必要とし、大きなディジタル回路と同時に集積化する
ことができない。
【００１１】そこで、図６に示す様なディジタルフィル
タを、デルタシグマ変調器２の１ビットデータ用ポスト
フィルタ４として用いた技術が、１９９３年のＩＳＳＣ
ＣDigest of Technical Papersの２３０〜２３１ページ
に発表されている。
タを、デルタシグマ変調器２の１ビットデータ用ポスト
フィルタ４として用いた技術が、１９９３年のＩＳＳＣ
ＣDigest of Technical Papersの２３０〜２３１ページ
に発表されている。
【００１２】このフィルタにおいては、ＦＩＲフィルタ
係数で重み付けられた電流源の（ＭＯＳトランジスタ）
の電流出力を、遅延素子Ｄにより遅延されたデータによ
り制御してこれ等電流の和を生成し、この電流の和を電
流、電圧変換回路５で電圧に変換するようになってい
る。
係数で重み付けられた電流源の（ＭＯＳトランジスタ）
の電流出力を、遅延素子Ｄにより遅延されたデータによ
り制御してこれ等電流の和を生成し、この電流の和を電
流、電圧変換回路５で電圧に変換するようになってい
る。
【００１３】
【発明が解決しようとする課題】先ず、上述した従来の
図４に示したアクティブフィルタを用いた技術における
欠点について述べる。デルタシグマ変調器を高性能化す
るためには、この変調器内で用いられるノイズシェイピ
ングフィルタの次数を４次以上とする必要があり、それ
に伴って、このノイズシェイピングされた量子化雑音を
除去するために、１ビットＤ／Ａ変換器３の出力段のポ
ストフィルタ４であるアクティブフィルタに要求される
高周波のカットオフ特性がある程度急峻であることが必
要となる。よって、図４のアクティブフィルタ４の次数
は５以上にする必要がある。
図４に示したアクティブフィルタを用いた技術における
欠点について述べる。デルタシグマ変調器を高性能化す
るためには、この変調器内で用いられるノイズシェイピ
ングフィルタの次数を４次以上とする必要があり、それ
に伴って、このノイズシェイピングされた量子化雑音を
除去するために、１ビットＤ／Ａ変換器３の出力段のポ
ストフィルタ４であるアクティブフィルタに要求される
高周波のカットオフ特性がある程度急峻であることが必
要となる。よって、図４のアクティブフィルタ４の次数
は５以上にする必要がある。
【００１４】更に、デルタシグマ変調器２による、１ビ
ットのデータをＤ／Ａ変換した信号は、通常の例えば１
６ビットをＤ／Ａ変換した信号よりも信号帯域外の高い
周波数での雑音がはるかに大きいために、アクティブフ
ィルタに用いるオペアンプの周波数特性が広くなければ
ならない。
ットのデータをＤ／Ａ変換した信号は、通常の例えば１
６ビットをＤ／Ａ変換した信号よりも信号帯域外の高い
周波数での雑音がはるかに大きいために、アクティブフ
ィルタに用いるオペアンプの周波数特性が広くなければ
ならない。
【００１５】また、この信号帯域外での高周波雑音の存
在は、１ビットのＤ／Ａ変換出力信号に含まれる本来の
信号成分が小さいことになり、よって、フィルタで扱わ
なければならない電圧振幅が本来出力として必要な電圧
振幅の数倍以上大きくなければならないことを意味す
る。
在は、１ビットのＤ／Ａ変換出力信号に含まれる本来の
信号成分が小さいことになり、よって、フィルタで扱わ
なければならない電圧振幅が本来出力として必要な電圧
振幅の数倍以上大きくなければならないことを意味す
る。
【００１６】更に、１段のアクティブフィルタでは、雑
音を除去できないので、複数段のフィルタを必要とし、
回路が複雑化すると共に、１段目のフィルタの出力振幅
は本来の信号振幅よりも余裕を持って設計する必要があ
り、よって、１段目のフィルタの出力信号振幅はオペア
ンプの出力電圧範囲の制限を受け、電圧振幅が電源電圧
よりもかなり小さくなければならないという制限を受け
る。
音を除去できないので、複数段のフィルタを必要とし、
回路が複雑化すると共に、１段目のフィルタの出力振幅
は本来の信号振幅よりも余裕を持って設計する必要があ
り、よって、１段目のフィルタの出力信号振幅はオペア
ンプの出力電圧範囲の制限を受け、電圧振幅が電源電圧
よりもかなり小さくなければならないという制限を受け
る。
【００１７】更にはまた、１ビットの出力には高周波雑
音が大きく含まれているので、アクティブフィルタの初
段の周波数特性は非常に高い周波数まで追従する必要が
あり、消費電力が大となるという欠点がある。
音が大きく含まれているので、アクティブフィルタの初
段の周波数特性は非常に高い周波数まで追従する必要が
あり、消費電力が大となるという欠点がある。
【００１８】また、１ビットのデータに含まれる本来の
信号成分よりも雑音成分の方が多いために、１ビット出
力の尖頭値と本来の信号の尖頭値との比が大きくなり、
フィルタ初段は非常に低雑音かつ広ダイナミックレンジ
特性が要求される。従って、フィルタを低電圧化しよう
としたとき、電源電圧が低くなるので１ビット出力電圧
も小となり、１ビット出力に含まれる信号成分が更に小
となって回路雑音の影響が大きくなるので、特性が保証
できないという欠点もある。
信号成分よりも雑音成分の方が多いために、１ビット出
力の尖頭値と本来の信号の尖頭値との比が大きくなり、
フィルタ初段は非常に低雑音かつ広ダイナミックレンジ
特性が要求される。従って、フィルタを低電圧化しよう
としたとき、電源電圧が低くなるので１ビット出力電圧
も小となり、１ビット出力に含まれる信号成分が更に小
となって回路雑音の影響が大きくなるので、特性が保証
できないという欠点もある。
【００１９】更に、通常のアクティブフィルタはカット
オフ周波数が容量と抵抗値との積により決り、その各々
が独立にバラツキを有するため、フィルタをＤ／Ａ変換
器と一体に集積化することは、フィルタ特性の精度が維
持できないため、非常に困難である。
オフ周波数が容量と抵抗値との積により決り、その各々
が独立にバラツキを有するため、フィルタをＤ／Ａ変換
器と一体に集積化することは、フィルタ特性の精度が維
持できないため、非常に困難である。
【００２０】更にはまた、フィルタ次数が大となること
は、必要となるオペアンプの数が増えることを意味し、
オペアンプにより生ずる歪や雑音が増え、良好なＳ／Ｎ
を維持できないという欠点がある。
は、必要となるオペアンプの数が増えることを意味し、
オペアンプにより生ずる歪や雑音が増え、良好なＳ／Ｎ
を維持できないという欠点がある。
【００２１】次に、図６に示したディジタルＦＩＲフィ
ルタを用いた技術における欠点について述べる。この図
６のフィルタ構成は高い周波数の雑音を除去するのには
適しているが、定電流源を構成するＭＯＳトランジスタ
の閾値電圧はバラツキが大きいために、フィルタ係数に
比例した電流源をある程度の精度で実現するには大きな
占有面積が必要となる。
ルタを用いた技術における欠点について述べる。この図
６のフィルタ構成は高い周波数の雑音を除去するのには
適しているが、定電流源を構成するＭＯＳトランジスタ
の閾値電圧はバラツキが大きいために、フィルタ係数に
比例した電流源をある程度の精度で実現するには大きな
占有面積が必要となる。
【００２２】また、時間的に平均した場合、電流の約半
分はアース側に流れて無駄に消費されるので、消費電流
が大きいという欠点がある。
分はアース側に流れて無駄に消費されるので、消費電流
が大きいという欠点がある。
【００２３】更に、電流源の定電流特性を良くするため
には、ＭＯＳトランジスタを図示の如く２段縦積みとす
る必要があり、ポータブル用等の装置で電源電圧を低下
させたい場合、３ボルト程度までしか動作できないとい
う欠点を有している。
には、ＭＯＳトランジスタを図示の如く２段縦積みとす
る必要があり、ポータブル用等の装置で電源電圧を低下
させたい場合、３ボルト程度までしか動作できないとい
う欠点を有している。
【００２４】本発明の目的は低い電源電圧で動作し、構
造が簡単でかつ他の回路と共にＬＳＩ化が容易なオーバ
サンプリングＤ／Ａ変換器の出力フィルタを提供するこ
とを目的としている。
造が簡単でかつ他の回路と共にＬＳＩ化が容易なオーバ
サンプリングＤ／Ａ変換器の出力フィルタを提供するこ
とを目的としている。
【００２５】
【課題を解決するための手段】本発明によるオーバサン
プリングＤ／Ａ変換器の出力フィルタは、１ビットの量
子化データを生成するデルタシグマ変調信号をＤ／Ａ変
換して出力するオーバサンプリングＤ／Ａ変換器の出力
フィルタであって、所定のＦＩＲフィルタ特性を実現す
るタップ数ｎに相当する数だけ互いに縦続接続されたｎ
個（ｎは２以上の整数）のＤタイプフリップフロップ
と、ＦＩＲフィルタの各タップ対応に設けられ対応タッ
プ係数の絶対値に夫々逆比例する抵抗値を有し、一端が
対応タップの前記Ｄタイプフリップフロップの出力に接
続され他端が出力端に共通接続されたｎ個の抵抗と、を
含むことを特徴とする。
プリングＤ／Ａ変換器の出力フィルタは、１ビットの量
子化データを生成するデルタシグマ変調信号をＤ／Ａ変
換して出力するオーバサンプリングＤ／Ａ変換器の出力
フィルタであって、所定のＦＩＲフィルタ特性を実現す
るタップ数ｎに相当する数だけ互いに縦続接続されたｎ
個（ｎは２以上の整数）のＤタイプフリップフロップ
と、ＦＩＲフィルタの各タップ対応に設けられ対応タッ
プ係数の絶対値に夫々逆比例する抵抗値を有し、一端が
対応タップの前記Ｄタイプフリップフロップの出力に接
続され他端が出力端に共通接続されたｎ個の抵抗と、を
含むことを特徴とする。
【００２６】
【実施例】以下に本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００２７】図１は本発明の一実施例の回路ブロック図
である。デルタシグマ変調器２の１ビット出力は、ＦＩ
Ｒフィルタのｎタップ分に相当する遅延データを生成す
るｎ−１個の縦続接続されたＤタイプフリップフロップ
（ＤＦＦ）１１〜１（ｎ−１）の初段ＤＦＦ１１へ入力
される。これ等ＤＦＦはオーバサンプリングクロックに
同期して動作するものとする。
である。デルタシグマ変調器２の１ビット出力は、ＦＩ
Ｒフィルタのｎタップ分に相当する遅延データを生成す
るｎ−１個の縦続接続されたＤタイプフリップフロップ
（ＤＦＦ）１１〜１（ｎ−１）の初段ＤＦＦ１１へ入力
される。これ等ＤＦＦはオーバサンプリングクロックに
同期して動作するものとする。
【００２８】これ等ＤＦＦ対応に抵抗Ｒ1 〜Ｒn-1 が設
けられており、これ等抵抗の一端は対応ＤＦＦの正相出
力（Ｑ）または逆相出力（反転Ｑ）に接続され、他端は
出力端Ａで共通接続されている。尚、抵抗Ｒ0 はデルタ
シグマ変換器２の出力と出力端Ａとの間に接続されてい
る。
けられており、これ等抵抗の一端は対応ＤＦＦの正相出
力（Ｑ）または逆相出力（反転Ｑ）に接続され、他端は
出力端Ａで共通接続されている。尚、抵抗Ｒ0 はデルタ
シグマ変換器２の出力と出力端Ａとの間に接続されてい
る。
【００２９】これ等抵抗の各抵抗値はＦＩＲフィルタの
タップ係数の絶対値に逆比例する値に選定されているも
のとする。
タップ係数の絶対値に逆比例する値に選定されているも
のとする。
【００３０】出力端Ａには、ディジタル結合雑音を小さ
くするために容量Ｃ2 が接続されており、また、ＬＰＦ
（ローパスフィルタ）構成の出力回路１０が接続されて
いる。この出力回路１０はＣ1 及びＲG により定まるカ
ットオフ周波数特性を有しており、このＲG と、Ｒ0 〜
Ｒn-1 の並列接続合成抵抗値ＲS との比により定まる利
得特性を有する。
くするために容量Ｃ2 が接続されており、また、ＬＰＦ
（ローパスフィルタ）構成の出力回路１０が接続されて
いる。この出力回路１０はＣ1 及びＲG により定まるカ
ットオフ周波数特性を有しており、このＲG と、Ｒ0 〜
Ｒn-1 の並列接続合成抵抗値ＲS との比により定まる利
得特性を有する。
【００３１】次に、一般的なオーバサンプリングＤ／Ａ
変換器である図３と本発明の実施例である図１を用いて
動作の詳細な説明を行う。
変換器である図３と本発明の実施例である図１を用いて
動作の詳細な説明を行う。
【００３２】図３の内挿ディジタルフィルタ１によりサ
ンプリング周波数をたとえば１２８倍に変換されたデー
タは図１のデルタシグマ変調器２により１ビットに量子
化される。オーバサンプリングクロックの周期で生成さ
れる１ビットのデータは、通常のＦＩＲディジタルフィ
ルタと同様に縦続接続されてオーバサンプリングクロッ
クで制御されたＤＦＦにより遅延データとなる。
ンプリング周波数をたとえば１２８倍に変換されたデー
タは図１のデルタシグマ変調器２により１ビットに量子
化される。オーバサンプリングクロックの周期で生成さ
れる１ビットのデータは、通常のＦＩＲディジタルフィ
ルタと同様に縦続接続されてオーバサンプリングクロッ
クで制御されたＤＦＦにより遅延データとなる。
【００３３】ここで、ＤＦＦの段数は、２段以上でかつ
オーバサンプリングクロックの周波数ともとの入力信号
のサンプリング周波数との比であるオーバサンプリング
比の２倍程度以下が望ましい。
オーバサンプリングクロックの周波数ともとの入力信号
のサンプリング周波数との比であるオーバサンプリング
比の２倍程度以下が望ましい。
【００３４】デルタシグマ変調器２の出力およびＤＦＦ
の出力に接続された各抵抗をＦＩＲフィルタのフィルタ
係数に逆比例する抵抗値を有する抵抗に接続する。簡単
のため、３タップの場合を考えると、フィルタ係数は
１：２：１が最も望ましいので抵抗比は２：１：２とな
る。これを２０ｋΩ：１０ｋΩ：２０ｋΩとする。この
場合にはタップ係数はすべて正であるから、各タップの
正出力にそれぞれの抵抗を接続する。これら抵抗の合成
抵抗値は５ｋΩとなる。
の出力に接続された各抵抗をＦＩＲフィルタのフィルタ
係数に逆比例する抵抗値を有する抵抗に接続する。簡単
のため、３タップの場合を考えると、フィルタ係数は
１：２：１が最も望ましいので抵抗比は２：１：２とな
る。これを２０ｋΩ：１０ｋΩ：２０ｋΩとする。この
場合にはタップ係数はすべて正であるから、各タップの
正出力にそれぞれの抵抗を接続する。これら抵抗の合成
抵抗値は５ｋΩとなる。
【００３５】上記の抵抗比にしたとき、各タップから図
１のＡ点に流れ込む電流は１：２：１となって、正しく
合成され、このときの伝達関数は、ｋ（１＋２ｚ-1＋ｚ
-2）となる。ここで、ｋは出力段のインピーダンスＲｚ
との比により決まる利得係数である。
１のＡ点に流れ込む電流は１：２：１となって、正しく
合成され、このときの伝達関数は、ｋ（１＋２ｚ-1＋ｚ
-2）となる。ここで、ｋは出力段のインピーダンスＲｚ
との比により決まる利得係数である。
【００３６】尚、タップ係数が負のときには、各抵抗は
ＤＦＦの逆相出力に接続することにより実現できる。
ＤＦＦの逆相出力に接続することにより実現できる。
【００３７】タップ数が３の場合には、帯域外阻止特性
はあまり良くないが、オーバサンプリング周波数の半分
程度から高い周波数の雑音は１／１００程度には小さく
できるので、いわゆるＥＭＩ雑音と呼ばれる不要幅射を
小さくすることができる。もちろんタツプ数を増やすこ
とにより信号帯域外の周波数をより大きく減衰させるこ
とができる。
はあまり良くないが、オーバサンプリング周波数の半分
程度から高い周波数の雑音は１／１００程度には小さく
できるので、いわゆるＥＭＩ雑音と呼ばれる不要幅射を
小さくすることができる。もちろんタツプ数を増やすこ
とにより信号帯域外の周波数をより大きく減衰させるこ
とができる。
【００３８】ここで、デルタシグマ変調器２の出力およ
びＤＦＦの出力には１ビットのＤ／Ａ変換器３（図３参
照）が用いられるが、このＤ／Ａ変換器は、ＣＭＯＳ集
積回路ではパルスの立上りおよび立下り特性と遅延の揃
った特性とを有する反転増幅回路を十分低いインピーダ
ンスの電源に接続したもので十分である。
びＤＦＦの出力には１ビットのＤ／Ａ変換器３（図３参
照）が用いられるが、このＤ／Ａ変換器は、ＣＭＯＳ集
積回路ではパルスの立上りおよび立下り特性と遅延の揃
った特性とを有する反転増幅回路を十分低いインピーダ
ンスの電源に接続したもので十分である。
【００３９】図２は本発明の他の実施例の回路ブロック
図であり、図１と同等部分は同一符号にて示している。
図であり、図１と同等部分は同一符号にて示している。
【００４０】本実施例も図１の実施例と同じく、入力デ
ィジタル信号を１ビットの高速信号に変換するデルタシ
グマ変調器２と、デルタシグマ変調器２の出力を入力と
し、ＦＩＲフィルタのｎタップ分に相当する遅延データ
を生成するｎ−１個のＤＦＦ１１〜１（ｎ−１）と、一
端が対応ＤＦＦの正相または逆相の出力に接続され他端
が共通接続されて出力端ＡとされかつＦＩＲフィルタタ
ップ係数の絶対値に逆比例する抵抗値を夫々有する第１
組の抵抗Ｒ0 ，Ｒ1 ，…，Ｒn-1 により構成されてい
る。
ィジタル信号を１ビットの高速信号に変換するデルタシ
グマ変調器２と、デルタシグマ変調器２の出力を入力と
し、ＦＩＲフィルタのｎタップ分に相当する遅延データ
を生成するｎ−１個のＤＦＦ１１〜１（ｎ−１）と、一
端が対応ＤＦＦの正相または逆相の出力に接続され他端
が共通接続されて出力端ＡとされかつＦＩＲフィルタタ
ップ係数の絶対値に逆比例する抵抗値を夫々有する第１
組の抵抗Ｒ0 ，Ｒ1 ，…，Ｒn-1 により構成されてい
る。
【００４１】更に、第１組の抵抗と同じ抵抗値を有する
もう１組抵抗が設けられ、こ第２組の各抵抗の一端は、
第１組の抵抗が接続されていない各ＤＦＦの正相または
逆相出力に接続され、他端は共通接続され逆相出力端
（反転Ａ）に接続されている。
もう１組抵抗が設けられ、こ第２組の各抵抗の一端は、
第１組の抵抗が接続されていない各ＤＦＦの正相または
逆相出力に接続され、他端は共通接続され逆相出力端
（反転Ａ）に接続されている。
【００４２】出力端（反転Ａ）にはＣ２の容量が接続さ
れているが、この容量はディジタルの結合雑音を小さく
するため接続することが望ましい。
れているが、この容量はディジタルの結合雑音を小さく
するため接続することが望ましい。
【００４３】さらに、Ｃ１、ＲG の時定数により決る周
波数カットオフ特性を有しかつＲGと、Ｒo 〜Ｒn-1 を
並列接続したときの合成抵抗値Ｒs との比により決る利
得特性を有する出力回路であるＬＰＦ１０が付加されて
いるものである。
波数カットオフ特性を有しかつＲGと、Ｒo 〜Ｒn-1 を
並列接続したときの合成抵抗値Ｒs との比により決る利
得特性を有する出力回路であるＬＰＦ１０が付加されて
いるものである。
【００４４】この実施例において、第１の実施例と同じ
く３タップで同じ係数とすると、フィルタ係数はやはり
１：２：１が最も望ましいので、抵抗比は２：１：２と
なる。これを２０ｋΩ：１０ｋΩ：２０ｋΩとする。こ
の場合には、タップ係数はすべて正であるから、第１の
組の各抵抗は各タップ（各ＤＦＦ）の正相出力に接続さ
れる。また、第２の組の各抵抗は各タップ（各ＤＦＦ）
の逆相出力に接続される。なお、これら抵抗の合成抵抗
値は５ｋΩとなる。
く３タップで同じ係数とすると、フィルタ係数はやはり
１：２：１が最も望ましいので、抵抗比は２：１：２と
なる。これを２０ｋΩ：１０ｋΩ：２０ｋΩとする。こ
の場合には、タップ係数はすべて正であるから、第１の
組の各抵抗は各タップ（各ＤＦＦ）の正相出力に接続さ
れる。また、第２の組の各抵抗は各タップ（各ＤＦＦ）
の逆相出力に接続される。なお、これら抵抗の合成抵抗
値は５ｋΩとなる。
【００４５】上述の抵抗比にしたとき、各タップからＡ
点に流れ込む電流は１：２：１となり、正しく合成さ
れ、伝達関数は、ｋ（１＋２ｚ-1＋ｚ-2）となる。
点に流れ込む電流は１：２：１となり、正しく合成さ
れ、伝達関数は、ｋ（１＋２ｚ-1＋ｚ-2）となる。
【００４６】
【発明の効果】本発明によれば、出力側のポストフィル
タを格段に簡単化することができるのは明かであり、さ
らに、従来１ビット出力にしたとき問題となっていたＥ
ＭＩ幅射をなくすることができる。また、高域雑音成分
を除けるので、通常、ＬＳＩの外部に接続する出力回路
の演算増幅器の入力電圧範囲が狭くても良好な動作が可
能となり、ＬＳＩの内部に取込むことが可能となる。
タを格段に簡単化することができるのは明かであり、さ
らに、従来１ビット出力にしたとき問題となっていたＥ
ＭＩ幅射をなくすることができる。また、高域雑音成分
を除けるので、通常、ＬＳＩの外部に接続する出力回路
の演算増幅器の入力電圧範囲が狭くても良好な動作が可
能となり、ＬＳＩの内部に取込むことが可能となる。
【００４７】また、本発明のフィルタはＦＩＲフィルタ
であるので、従来のカットオフ特性の急峻なアナログフ
ィルタで問題であった位相歪がないフィルタを構成する
ことができる。さらに、抵抗と出力回路を除きすべてデ
ィジタル回路と同じ回路構成を取ることができるので、
電源電圧１Ｖ程度でも良好に動作することが期待でき、
今後、ＬＳＩがさらに高密度化され、電源電圧を下げな
ければならなくなったときにも唯一用いることができる
方法である。
であるので、従来のカットオフ特性の急峻なアナログフ
ィルタで問題であった位相歪がないフィルタを構成する
ことができる。さらに、抵抗と出力回路を除きすべてデ
ィジタル回路と同じ回路構成を取ることができるので、
電源電圧１Ｖ程度でも良好に動作することが期待でき、
今後、ＬＳＩがさらに高密度化され、電源電圧を下げな
ければならなくなったときにも唯一用いることができる
方法である。
【００４８】第２の実施例によれば、更に、平衡出力が
得られるので、アナログ回路を含むＬＳＩで問題となる
電源から回り込む雑音を６０ｄＢ程度減少させることが
でき、また、第１の実施例に比べ２倍の電圧を出力させ
ることができる。
得られるので、アナログ回路を含むＬＳＩで問題となる
電源から回り込む雑音を６０ｄＢ程度減少させることが
でき、また、第１の実施例に比べ２倍の電圧を出力させ
ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の他の実施例を示す回路図である。
【図３】一般的なオーバサンプリングＤ／Ａ変換器の構
成を示す図である。
成を示す図である。
【図４】オーバサンプリングＤ／Ａ変換器を従来技術に
より構成したときのデルタシグマ変調器からアナログ出
力までの１回路例を示す図である。
より構成したときのデルタシグマ変調器からアナログ出
力までの１回路例を示す図である。
【図５】一般的なＦＩＲフィルタの信号線図である。
【図６】オーバサンプリングＤ／Ａ変換器を従来技術に
より構成したときのデルタシグマ変調器からアナログ出
力までの別の回路例を示す図である。
より構成したときのデルタシグマ変調器からアナログ出
力までの別の回路例を示す図である。
１ 内挿ディジタルフィルタ ２ デルタシグマ変調器 ３ １ビットＤ／Ａ変換器 ４ ポストフィルタ ５ 出力回路 １０ ＬＰＦ １１〜１（ｎ−１） ＤＦＦ Ｒo 〜Ｒn-1 抵抗
Claims (5)
- 【請求項１】 １ビットの量子化データを生成するデル
タシグマ変調信号をＤ／Ａ変換して出力するオーバサン
プリングＤ／Ａ変換器の出力フィルタであって、 所定のＦＩＲフィルタ特性を実現するタップ数ｎに相当
する数だけ互いに縦続接続されたｎ個（ｎは２以上の整
数）のＤタイプフリップフロップと、 ＦＩＲフィルタの各タップ対応に設けられ対応タップ係
数の絶対値に夫々逆比例する抵抗値を有し、一端が対応
タップの前記Ｄタイプフリップフロップの出力に接続さ
れ他端が出力端に共通接続されたｎ個の抵抗と、 を含むことを特徴とするオーバサンプリングＤ／Ａ変換
器の出力フィルタ。 - 【請求項２】 前記タップ係数が正の場合は対応抵抗の
一端は対応Ｄタイプフリップフロップの正相出力に接続
され、負の場合は対応抵抗の一端は対応Ｄタイプフリッ
プフロップの逆相出力に接続されていることを特徴とす
る請求項１記載のオーバサンプリングＤ／Ａ変換器の出
力フィルタ。 - 【請求項３】 前記出力端にはローパスフィルタが更に
接続されていることを特徴とする請求項１または２記載
のオーバサンプリングＤ／Ａ変換器の出力フィルタ。 - 【請求項４】 ＦＩＲフィルタの各タップ対応に設けら
れ対応タップ係数の絶対値に夫々逆比例する抵抗値を有
し、一端が対応タップの前記Ｄタイプフリップフロップ
の抵抗未接続出力に接続され他端が逆相出力端に共通接
続されたｎ個の抵抗を更に含むことを特徴とする請求項
２記載のオーバサンプリングＤ／Ａ変換器の出力フィル
タ。 - 【請求項５】 前記出力端及び逆相出力端を差動入力す
るとアクティブローパスフィルタを更に含むことを特徴
とする請求項４記載のオーバサンプリングＤ／Ａ変換器
の出力フィルタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240352A JPH0774645A (ja) | 1993-09-01 | 1993-09-01 | オーバサンプリングｄ／ａ変換器の出力フィルタ |
| US08/294,825 US5544081A (en) | 1993-09-01 | 1994-08-26 | Output filter for oversampling digital-to-analog converter |
| EP94113650A EP0642221B1 (en) | 1993-09-01 | 1994-09-01 | Output filter for over-sampling digital-to-analog converter |
| DE69421977T DE69421977T2 (de) | 1993-09-01 | 1994-09-01 | Ausgangsfilter für einen Überabtastungs-Digital zu Analog-Konverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5240352A JPH0774645A (ja) | 1993-09-01 | 1993-09-01 | オーバサンプリングｄ／ａ変換器の出力フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774645A true JPH0774645A (ja) | 1995-03-17 |
Family
ID=17058217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5240352A Pending JPH0774645A (ja) | 1993-09-01 | 1993-09-01 | オーバサンプリングｄ／ａ変換器の出力フィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5544081A (ja) |
| EP (1) | EP0642221B1 (ja) |
| JP (1) | JPH0774645A (ja) |
| DE (1) | DE69421977T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009077450A (ja) * | 2009-01-14 | 2009-04-09 | Advantest Corp | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
| JP2010127914A (ja) * | 2008-12-01 | 2010-06-10 | Seiko Epson Corp | 周波数測定装置 |
| JP2011166303A (ja) * | 2010-02-05 | 2011-08-25 | Asahi Kasei Electronics Co Ltd | ディジタルアナログ変換器 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2743960B1 (fr) * | 1996-01-18 | 1998-04-10 | Texas Instruments France | Convertisseur numerique analogique a haute resolution destine notamment a l'accord d'un oscillateur a quartz controle par tension |
| GB2319939B (en) | 1996-11-27 | 2001-06-27 | Sony Uk Ltd | Signal processors |
| FR2787280B1 (fr) | 1998-12-14 | 2001-01-05 | Cit Alcatel | Circuit electronique de conversion numerique-analogique pour une chaine de transmission en bande de base |
| US6816100B1 (en) | 1999-03-12 | 2004-11-09 | The Regents Of The University Of California | Analog-to-digital converters with common-mode rejection dynamic element matching, including as used in delta-sigma modulators |
| US6429798B1 (en) * | 2000-02-08 | 2002-08-06 | Ericsson Inc. | Combined transmit filter and D-to-A converter |
| DE10031538C2 (de) * | 2000-06-28 | 2002-12-12 | Siemens Ag | Digital/Analog-Wandler |
| US6351229B1 (en) * | 2000-09-05 | 2002-02-26 | Texas Instruments Incorporated | Density-modulated dynamic dithering circuits and method for delta-sigma converter |
| US20020126029A1 (en) * | 2001-03-08 | 2002-09-12 | Grale Trenton John | Programmable test modulator for selectively generating test signals of delta-sigma order N |
| WO2004107583A1 (en) * | 2003-05-22 | 2004-12-09 | Ess Technology, Inc. | Digital to analog converter having a low power semi-analog finite impulse response circuit |
| US20050015419A1 (en) * | 2003-07-14 | 2005-01-20 | Chiang Pu | Techniques to provide programmable finite impulse response filtering |
| US20070069929A1 (en) * | 2005-09-28 | 2007-03-29 | Ess Technology, Inc. | High speed sigma delta device |
| CN101552700B (zh) * | 2008-04-01 | 2011-03-23 | 华为技术有限公司 | 一种匹配结果上报控制方法和装置 |
| CN101738524B (zh) * | 2008-11-19 | 2012-07-18 | 三星电子株式会社 | 用于低压检测电路的假信号消除电路 |
| KR101290532B1 (ko) * | 2011-12-02 | 2013-07-30 | 주식회사 이노와이어리스 | 사용자 단말에서 ｃｑｉ인덱스를 전송하는 방법 |
| US9647640B2 (en) * | 2014-07-03 | 2017-05-09 | Ess Technology, Inc. | Semi-analog FIR filter with high impedance state |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145423A (ja) * | 1991-11-20 | 1993-06-11 | Sony Corp | デイジタル−アナログ変換方式 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4382285A (en) * | 1980-12-30 | 1983-05-03 | Motorola, Inc. | Filter for binary data with integral output amplitude multiplier |
| US4566119A (en) * | 1983-10-12 | 1986-01-21 | Industrial Products, Inc. | Equalizer networks and methods of developing scaling coefficients therefor |
| US4667298A (en) * | 1983-12-08 | 1987-05-19 | United States Of America As Represented By The Secretary Of The Army | Method and apparatus for filtering high data rate signals |
| US4968989A (en) * | 1987-04-20 | 1990-11-06 | Olmstead John A | Switched capacitor filter for use with a digital-to-analog (D/A) converter |
| US4855944A (en) * | 1987-09-04 | 1989-08-08 | Rockwell International Corporation | Noise generator with shaped spectrum |
| GB8813162D0 (en) * | 1988-06-03 | 1988-07-06 | British Telecomm | Digital-to-analogue conversion |
| FR2642921B1 (fr) * | 1989-02-07 | 1991-05-17 | Texas Instruments France | Chaine de conversion numerique-analogique incluant un modulateur numerique a plusieurs niveaux de quantification, associe a un convertisseur numerique-analogique |
| US5012245A (en) * | 1989-10-04 | 1991-04-30 | At&T Bell Laboratories | Integral switched capacitor FIR filter/digital-to-analog converter for sigma-delta encoded digital audio |
| US5061925A (en) * | 1990-08-22 | 1991-10-29 | Crystal Semiconductor Corporation | Phase equalization system for a digital-to-analog converter utilizing separate digital and analog sections |
| US5325322A (en) * | 1993-06-14 | 1994-06-28 | International Business Machines Corporation | High-speed programmable analog transversal filter having a large dynamic range |
-
1993
- 1993-09-01 JP JP5240352A patent/JPH0774645A/ja active Pending
-
1994
- 1994-08-26 US US08/294,825 patent/US5544081A/en not_active Expired - Fee Related
- 1994-09-01 DE DE69421977T patent/DE69421977T2/de not_active Expired - Fee Related
- 1994-09-01 EP EP94113650A patent/EP0642221B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145423A (ja) * | 1991-11-20 | 1993-06-11 | Sony Corp | デイジタル−アナログ変換方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010127914A (ja) * | 2008-12-01 | 2010-06-10 | Seiko Epson Corp | 周波数測定装置 |
| JP2009077450A (ja) * | 2009-01-14 | 2009-04-09 | Advantest Corp | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
| JP4635091B2 (ja) * | 2009-01-14 | 2011-02-16 | 株式会社アドバンテスト | 信号処理装置およびその装置を用いた半導体デバイス試験装置 |
| JP2011166303A (ja) * | 2010-02-05 | 2011-08-25 | Asahi Kasei Electronics Co Ltd | ディジタルアナログ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69421977T2 (de) | 2000-07-27 |
| EP0642221B1 (en) | 1999-12-08 |
| US5544081A (en) | 1996-08-06 |
| EP0642221A1 (en) | 1995-03-08 |
| DE69421977D1 (de) | 2000-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Su et al. | A CMOS oversampling D/A converter with a current-mode semidigital reconstruction filter | |
| JPH0774645A (ja) | オーバサンプリングｄ／ａ変換器の出力フィルタ | |
| US6861968B2 (en) | Signal processing system with baseband noise modulation and noise filtering | |
| US5323157A (en) | Sigma-delta digital-to-analog converter with reduced noise | |
| Fujimori et al. | A multibit delta-sigma audio DAC with 120-dB dynamic range | |
| US7626525B2 (en) | Feed-forward circuitry and corresponding error cancellation circuit for cascaded delta-sigma modulator | |
| US5610606A (en) | 1-bit D/A conversion circuit | |
| US6177896B1 (en) | Oversampling digital/analog converter | |
| WO2003021770A1 (en) | Circuitry for creating a spectral null in a differential output switching amplifier and method therefor | |
| US7903015B1 (en) | Cascaded DAC architecture with pulse width modulation | |
| KR20100005217A (ko) | 저전력 디지털-아날로그 변환기 | |
| JP3371681B2 (ja) | 信号処理装置 | |
| Sukumaran et al. | Design of Continuous-Time $\Delta\Sigma $ Modulators With Dual Switched-Capacitor Return-to-Zero DACs | |
| EP0686323B1 (en) | One-bit analog-to-digital converters and digital-to-analog converters using an adaptive filter having two regimes of operation | |
| US6163286A (en) | Digitally driven analog test signal generator | |
| US6130633A (en) | Multibit digital to analog converter with feedback across the discrete time/continuous time interface | |
| US6124816A (en) | One bit digital to analog converter with relaxed filtering requirements | |
| US11962331B2 (en) | Sigma-delta analog-to-digital converter | |
| WO2009034494A1 (en) | Adjustable-resistor array type circuit of a semi-digital ratiometric finite impulse response digital-to-analog converter (firdac) | |
| US6121909A (en) | One bit digital to analog converter with feedback across the discrete time/continuous time interface | |
| Doorn et al. | An audio FIR-DAC in a BCD process for high power Class-D amplifiers | |
| JP2962694B2 (ja) | Ｄ／ａ変換器用出力回路 | |
| JP2002374170A (ja) | １ビットｄ／ａ変換器 | |
| JPH05347563A (ja) | Ｄ／ａ変換装置 | |
| US20240030934A1 (en) | Continuous-time delta-sigma modulator, integrated circuit and method therefor |