DE2534109B2

DE2534109B2 - Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Dighal-Signale und von Digital-Signalen in Analog-Signale

Info

Publication number: DE2534109B2
Application number: DE2534109A
Authority: DE
Inventors: Ernst 8000 Muenchen Hoefer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-07-30
Filing date: 1975-07-30
Publication date: 1979-03-15
Also published as: US4056820A; DE2534109A1

Description

20

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zur Umsetzung von i»nalog-Signalen, insbesondere PAM-Signalen, in Digital-Signale, insbesondere PCM-Signale, und zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in Analog-Signale, insbesondere PAM-Signale, in Fernmeldeanlagen mit Teilnehmerstellen, die jeweils eine Analogsignale abgebende Sendeeinrichtung und eine Analogsignale aufnehmende Empfangseinrichtung aufweisen, die ferner jeweils während der Dauer von Zeitfächern von Zeitfachfolgen mit zyklisch wiederholt in Pulsrahmen auftretenden Zeitfächern mit Digital-Signale aufnehmenden Signalaufnahmeeinrichtungen bzw. mit Digitsl-Signale abgebenden Signalabgabeeiririchtungen verbindbar sind und denen jeweils für die Umsetzung der Analog-Signale in Digital-Signale ein Analog-Digital-Wandler zugehörig ist, dessen für die Abgabe des dem jeweils umzusetzenden Analog-Signal entsprechenden Digital-Signals dienender Schaltungsteil für die Aufnahme eines in ein Analogsignal umzusetzenden Digital-Signals ausgenutzt wird.

Es ist bereits eine PCM-Zählcodierschaltung bekannt (US-PS 35 94 765), bei der die zu codierenden Analog-Signale mit einer zeitlich in gleicher Richtung sich ändernden Vergleichsspannung verglichen werden. wobei während jeder Vergleichsperirde ein Zähler von Null aus beginnend fortzählt. Bei Ermittlung einer Übereinstimmung eines zu codierenden Analog-Signals mit der Vergleichsspannung wird die momentane Zählerstellung des genannten Zählers gespeichert; diese v> Zählerstellung gibt das PCM-Wort an, welches dem betreffenden Analog-Signal entspricht. Der genannte Zähler wird nun bei der betreffenden bekannten Schaltungsanordnung ferner für die Umsetzung eines PCM-Signals in ein Analog-Signal ausgenutzt. Dabei wird in der Weise vorgegangen, daß der betreffende Zähler durch das jeweils umzusetzende PCM-Signal voreingestellt und dann zyklisch in seine Null-Zählerstellung zurückgebracht wird. Ein bei Erreichen dieser Null-Zählerstellung auftretendes Signal wird dann zur eo Festlegung der Vorderflanke eines pulslängenmodulierten Signals herangezogen. Die Rückflanke eines solchen pulslängenmodulierten Signals wird durch das Ende des Übertragungszyklus festgelegt. Das betreffende pulslängenmodulierte Signal wird dann in bekannter Weise in ein PAM-Signal umgesetzt. Damit kann also der betreffende Zähler entweder im Zuge der Umsetzung eines insbesondere durch ein PAM-Signal gebildeten Analog-Signals in ein PCM-Signal oder im Zuge der Umsetzung eines PCM-Signals in ein PAM-Signal benutzt werden. Dies bringt jedoch einen zuweilen nicht erwünschten Zeitaufwand mit sich.

Es ist ferner eine Schaltungsanordnung zur Umsetzung von insbesondere durch PAM-Signale gebildeten Analog-Signalen in PCM-Signale unter Berücksichtigung einer nichtlinearen Knickkennlinie und zur Umsetzung von PCM-Signalen in Analogsignale, insbesondere in PAM-Signale, unter Berücksichtigung einer nichtlinearen Knickkennlinie bekannt (DE-OS 23 33 299). Bei dieser bekannten Schaltungsanordnung wird zur Umsetzung eines PAM-Signals in ein PCM-Signal eine entsprechend dem Verlauf der nichtlinearen Knickkennlinie zeitlich sich ändernde Spannung mit dem PAM-Signal in einem Analog-Vergleicher verglichen, der bei Übereinstimmung des PAM-Signals mit der zeitlich sich ändernden Spannung eine Speicherschaltung stillsetzt, die stets ein der jeweiligen Amplitude der betreffenden Spannung entsprechende Codefolge speichert. Ζι<γ Umsetzung der PCM-Signale in PAM-Signale wird eine Spannung mit einem der nichtlinearen Knickkennlinie entsprechenden Amplitudenverlauf herangezogen. Für die Bereitstellung der genannten Spannungen ist ein einziger Funktionsgenerator vorgesehen, der eine hinsichtlich ihres Verlaufs der nichtlinearen Knickkennlinie entsprechende, zeitlich sich ändernde Spannung abgibt und der zur Abgabe dieser Spannung von einem taktgesteuerten Zähler angesteuert wird, in welchem sich eine der jeweiligen Amplitude der betreffenden Spannung entsprechende Codefolge befindet. Mit dem betreffenden Zähler ist ferner ein Digital-Vergleicher verbunden, der die in PAM-Signale umzusetzenden PCM-Signale jeweils mit sämtlichen möglichen Zählercodefolgen vergleicht und der bei Feststellung einer Übereinstimmung des jeweiligen PCM-Signals mit einer dieser Codefoigen die Abgabe der zu dem betreffenden Zeitpunkt vorhandenen Spannung des Funktionsgenerators als PAM-Signal bewirkt. Obwohl die gerade betrachtete Schaltungsanordnung zur gleichzeitigen Umsetzung eines PAM-Signals in ein PCM-Signal und eines PCM-Signals in ein PAM-Signal ausgenutzt werden kann und obwohl der bei der betreffenden Schaltungsanordnung vorgesehene Zähler als einziger Zähler vorgesehen ist, ist der insgesamt erforderliche schaltungstechnische Aufwand zuweilen doch noch zu hoch.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Weg zu zeigen, wie auf relativ einfache Weise Analog-Signale, insbesondere PAM-Signale, in Digital-Signale, und zwar insbesondere in PCM-Signale, uno Digital-Signale, insbesondere PCM-Signale, in Analog-Signalt, und zwar insbesondere in PAM-Signale, umgesetzt werden können.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch, daß bei Verwendung eines nach dem Iterativprinzip irbeitenden, teilnehmerstellenindividuellen Analog-Digital-Wandlers mit einem Zähler, einem durch dessen Zählersignale steuerbaren Zwischenregister, einem diesem Zwischenreghtef nachgeschalteten Digital-Analog-Umsetzer und einem mit einem Eingang am Ausgang dieses Digital-Analog-Umsetzers angeschlossenen Vprgleicher, dem an einem anderen Eingang die jeweils in Digitalsignale umzusetzenden Analogsignale zugeführt werden und der mit seinem Ausgangssignal die Abgabe der Zählersiennlc an

das genannte Zwischenregister zu steuern vermag, während einer einem Pulsrahmen entsprechenden Dauer innerhalb einer Teilzeitspanne das in ein der Empfangseinrichtung der betreffenden Teilnehmerstelle zuzuführendes Analog-Signal umzusetzende Digital-Signal nach Einspeicherung in das genannte Zwischenregister in dem zugehörigen Digital-Analog-Umsetzer und innerhalb einer anderen Teilzeitspanne das von der zugehörigen Sendeeinrichtung der betreffenden Teilnehmerstelle abgegebene, in ein Digital-Signal umzusetzende Analog-Signa! in dem zugehörigen Analog Digi tal-Wandler umgesetzt wird.

Die Erfindung bringt den Vorteil mit sich, daß auf relativ einfache Weise ein nach dem Iterativprin/ip arbeitender Analog-Digital-Wandler für die Umsetzung r> von Analog-Signalen in Digital-Signale und zur Umsetzung von Digital-Signalen in Analog-Signale innerhalb eines Pulsrahmens ausgenutzt werden kann. innerhalb dessen jeweils ein Steuerimpuls einer der jeweiligen Tcilnehmerstelle für eine Verbindung, z. B. mit einer weiteren Teilnehmerstelle, zugeteilten Impulsfolge auftritt. Dabei ist es in vorteilhafter Weise möglich, mit einem einzigen solchen, nach dem Iterativprinzip arbeitenden Analog-Digital-Wandler pro Teilnehmerstelle eines PCM-Fernmeldenetzes aus- r> zukommen, um dessen Analog-Signale abgebende und aufnehmende Teilnehmerstellen in der bisher üblichen Weise und unter Berücksichtigung der bisher üblichen Übertragungsfrequenzen miteinander vierdrahtmäßig zu verbinden. Dies bedeutet also, daß der der jeweiligen M) Teilnehmerstelle zugehörige Analog-Digital-Wandler innerhalb jedes Pulsrahmens der Steuerimpulse der der betreffenden Teilnehmerstelle für eine Verbindung zugeteilten Steuerimpulsfolge doppelt ausgenutzt wird.

Gemäß einer zweckmäßigen Ausgestaltung der >"> Erfindung werden die beiden Teilzeitspannen durch unterschiedliche Zählerstellungen des genannten Zählers festgelegt, und zwar derart, daß die erste Teilzeitspanne eine kürzere Dauer besitzt als die zweite Teilzeitspanne. Hierdurch ergibt sich der Vorteil einer besonders günstigen Ausnutzung des zur Verfügung stehenden Zeitraumes für die Umsetzung eines Analog-Signals in ein Digital-Signal und für die Umsetzung eines Digital-Signals in ein Analog-Signal.

Gemäß einer weiteren zweckmäßigen Ausgestaltung ⁴> der Erfindung wird die zweite Teilzeitspanne so gelegt, daß sie erst nach Ablauf einer Pause nach der ersten Teilzeitspanne beginnt. Hierdurch ergibt sich der Vorteil, daß auf relativ einfache Weise sichergestellt ist. daß zu Beginn der zweiten Teilzeitspanne der ^ Digital-Analog-Umsetzer in seine Ausgangsstellung zurückgekehrt ist, so daß eine störungsfreie Umsetzung der jeweils umzusetzenden Signale vorgenommen werden kann.

Zur Durchführung des Verfahrens gemäß der Erfindung ist es zweckmäßig, eine Schaltungsanordnung mit einem nach dem Iterativprinzip arbeitenden teilnehmerstellenindividuellen Analog-Digital-Wandler zu verwenden, umfassend einen Zähler, ein durch dessen Zählersignale steuerbares Zwischenregister, einen diescm Zwischenregister nachgeschalteten Digital-Analog-Umsetzer und einen mit einem Eingang am Ausgang dieses Digital-Analog-Umsetzers angeschlossenen Vergleicher, dem an einem anderen Eingang die jeweils in Digital-Signale umzusetzender! Analog-Signaic züge- — führt werden und der mit seinem Ausgangssignal die Abgabe der Zählersignale an das genannte Zwischenregister zu steuern vermag. Diese Schaltungsanordnung ist dadurch gekennzeichent, daß der genannte Zähler so ausgelegt ist, daß er in bestimmten Zählerstellungen die Zuführung eines in ein Analog-Signal umzusetzenden Digital-Signals an den Digital-Analog-Umsetzer freigibt und in bestimmten anderen Zählerstellungen die Einbeziehung des Digital-Analog-Umsetzers für die Umsetzung eines Analog-Signals in ein Digital-Signal wirksam schaltet, daß an den Ausgängen der Registerstufen des Zwischenregisters die Eingänge eines Aiisgaberegisters angeschlossen sind, von welchem das jeweils umgesetzte Digital-Signal abgebbar ist, und daß an den Setzeingängen der Registerstufen des Zwischenregisters die Ausgänge eines Eingaberegisters angeschlossen sind, dem die jeweils in Analog-Signale umzusetzenden Digital-Signale zuführbar sind.

Hierdurch ergibt sich der Vorteil eines relativ geringen schaltungstechnischen Aufwands für die Umsetzung eines Analog-Signals in ein Digital-Signal und für die Abgabe eines solchen Digital-Signals sowie für die Aufnahme eines in ein Analog-Signal umzusetzenden Digital-Signals und für die Umsetzung eines solchen Digital-Signals. Neben dem Analog-Digital-Wandler, der gegebenenfalls von herkömmlicher Ausführungen» sein kann, werden nämlich lediglich ein Eingaberegisier und ein Ausgaberegister benötigt.

Ger/iSß einer weiteren zweckmäßigen Ausgestaltung der Erfindung sind die Registerstufen des Zwischenregisters mn Rückstelleingängen an einem ersten Zählerausgang angeschlossen, der innerhalb eines Zählzyklus ein erstes Zählerausgangssignal abgibt. Hierdurch wird auf relativ einfache Weise sichergestellt, daß zu Beginn eines Zählzyklus, der einem Umsetzzyklus entspricht, die Registerstufen des Schieberegisters sich in einem definierten Ausgangszustand befinden.

Gemäß einer weiteren zweckmäßigen Ausgestaltung der Erfindung sind die Ausgänge der Registerstufen des Eingaberegisters an den Setzeingängen der Registerstufen des Zwischenregisters über Verknüpfungsglied angeschlossen, die mit Entriegelungseingängen an einem zweiten Zählerausgang angeschlossen sind, der innerhalb eines Zählzyklus ein zweites Zählerausgangssignal abgibt. Hierdurch ist auf relativ einfache Weise die Übernahme eines in ein Analog-Signal umzusetzenden Digital-Signals durch das Zwischenregister zu einem definierten Zeitpunkt sichergestellt.

Gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung sind an einem dritten Zählerausgang, der innerhalb eines Zählzyklus ein drittes Zählerausgangssignal führt, der Betätigungseingang eines den Ausgang des Digital-Analog-Umsetzer·' mit der Empfangseinrichtung der Teilnehmerstelle für die Aufnahme von Analog-Signalen verbindenden Schalters und der Betätigüngseingang eines die zugehörige Sendeeinrichtung der Teilnehmerstelle mit dem einen Eingang des Vergleichers des Analog-Digital-Wandlers verbindenden Schalters angeschlossen. Hierdurch ist auf relativ einfache Weise die Aufnahme eines einem Digital-Signal entsprechenden Analog-Signals durch die zugehörige Teilnehmerstelle und die Abgabe eines in ein Digital-Signal umzusetzenden Analog-Signals von der zugehörigen Teilnehmerstelle sichergestellt

Gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung sind die Registerstufen des Zwischenregisters mit ihren Rückstelleingängen an einem vierten Zähicrausgang angeschlossen, der innerhalb eines Zählzyklus ein viertes Zählerausgangssignal führt. Hierdurch ergibt sich der Vorteil, daß sichergestellt ist, daß nach der zuvor erfolgten Umsetzung eines

Digital-Signals in ein Analog-Signal die Registerstufen des Zwischenregisters für eine nunmehr erfolgende Umsetzung eines Analog-Signals in ein Digital-Signal jeweils in einen definierten Ausgangszustand gebracht sind. S

Gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung ist an einem fünften Zählerausgang, Jer in einem Zählzyklus ein fünftes Zählerausgangssignal führt, diejenige Registerstufe des Zwischenregisters angeschlossen, in der ein die Polarität des umzusetzenden Analog-Signals angebendes Zustandssignal speicherbar ist. Hierdurch wird auf relativ einfache Weise in dem zugehörigen Digital-Analog-Umsetzer die Polarität des von diesem abzugebenden Ausgangssignals festgelegt.

Gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung sind die übrigen Registerstufen des Zwischenregisters eingangsseitig an Zählerausgän gen ärigcSCuiGäScfi, uic — acgii'ii'icnu iViii uciii Meuien Zählerausgangssignal — eine der Anzahl der betreffenden übrigen Registerstufen des Zwischenregisters entsprechende Anzahl von aufeinanderfolgenden Zählerausgangssignalen innerhalb eines Zählzyklus führen. Durch die Maßnahme der Nichtausnutzung der sechsten Zählerstellung des Zählers für die Abgabe eines Zählerausgangssignals an eine der Registerstufen des Zwischenregisters ist auf relativ einfache Weise sichergestellt, daß in dem Digital-Analog-Umsetzer verwendete Spannungs- bzw. Stromquellen zum Zeitpunkt ihrer Ansteuerung bereits eine konstante Ausg.ngsspannung bzw. einen konstanten Strom abzugeben vermögen.

Gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung sind an demjenigen Zählerausgang, der innerhalb eines Zählzyklus das letzte Zählerausgangssignal führt, die Entriegelungseingänge von Verknüpfungsgliedern angeschlossen, welche die Ausgänge der Registerstufen des Zwischenregisters mit den Eingängen des Ausgaberegisters verbinden. Hierdurch ist auf relativ einfache Weise sichergestellt, daß in das Ausgaberegister die dem jeweils umgesetzten Analog-Signal entsprechende Digital-Signal-Codefolge eingespeichert wird.

Anhand einer Zeichnung wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert.

In der Zeichnung ist schematisch eine Teilnehmerstelle Tn mit einer im oberen Teil der betreffenden Figur angedeuteten Sendeeinrichtung und mit einer im unteren Teil der betreffenden Figur angedeuteten Empfangseinrichtung dargestellt. Diese Teilnehmerstelle Tn — bei der es sich insbesondere um eine Teilnehmerstelle eines PCM-Zeitmultiplex-Fernsprechvermittlungssystems handeln mag — ist mit ihrer Sendeeinrichtung über ein Tiefpaßfilter Lp 1 und einen Schalter 52 mit einem Kondensator Co verbunden. An diesem Kondensator Co ist der eine Eingang eines Vergleichers Cp angeschlossen, der ein Analog-Vergleicher ist. Der betreffende Vergleicher Cp kann z. B. einen Differenzverstärker enthalten, der mit seinem nichtinvertierenden Eingang ( + ) an dem erwähnten Kondensator Co angeschlossen ist Der erwähnte Vergleicher Cp ist mit einem weiteren Eingang am Ausgang eines Digital-Analog-Umsetzers DAC angeschlossen. Mit diesem Eingang des Vergleichers Cp kann der invertierende Eingang (—) des zuvor erwähnten Differenzverstärkers verbunden sein.

Am Ausgang des Vergleichers Cp sind durch UND-Glieder gebildete Verknüpfungsglieder CIl bis G 18 mit ihrem jeweils einen Eingang angeschlossen. Diese Eingänge der UND-Glieder G 11 bis G 18 stellen damit gewissermaßen Entriegelungseingänge dar. Mit ihren anderen Eingängen sind die UND-Glieder CIl bis C 18 an Ausgängen a 5, a 8, a 9, a 10, all, a 12, a 13 bzw. a 14 eines Zählers Ct angeschlossen. Dieser Zähler Ct ist im vorliegenden Fall ein 16-stufiger 1-aus-n-Zähler. Mit ihren Ausgängen sind die UND-Glieder G 11 bis 18 an den einen Eingängen von Flip-Flops FFl bis FFi angeschlossen. Diese Flip-Flops FFl bis FF8 bilden Registerstufen eines Zwischenregisters. Bei den Flip-Flops FF \ bis FF8 mag es sich um herkömmliche /K-Flip-Flops handeln; sie weisen jeweils Steuereingänge /und K, einen Takteingang T, einen Setzeingang Pr und einen Rückstelleingang Rs sowie einen Ausgang Q auf. Von den UND-Gliedern GIl bis G18 ist das UND-Glied G 11 mit seinem Ausgang am /-Eingang des Flip-Flops FFl angeschlossen; demgegenüber sind die UND-Glieder G 52 bis GiS niii ri'iFcil Ausgängen an den AC-Eingängen der Flip-Flops FF2 bis FF8 angeschlossen.

Der K-Eingang des Flip-Flops FFl liegt hingegen an Masse. Die /-Eingänge der Flip-Flops FF2 bis FF8 sind direkt an den Ausgängen a 7 bis a 13 des Zählers Ct angeschlossen. Die Takteingänge 7"der Flip-Floos FFl bis FF8 sind, ohne daß dies in der Zeichnung n-' τ gezeigt ist. am Ausgang eines Taktgenerators C/ angeschlossen, und zwar vorzugsweise über einen Schalter 51. Die Setzeingänge Pr der Flip-Flops FFl bis FF8 sind mit den Ausgängen von weiteren Verknüpfungsgliedern Gl bis G 8 verbunden, die ebenfalls durch UND-Glieder gebildet sein mögen. Die einen Eingänge dieser UND-Glieder Gl bis G8 sind miteinander verbunden an einem Ausgang a 2 des Zählers Ct angeschlossen. Die anderen Eingänge der UND-Glieder G 1 bis G8 sind an den Ausgängen der Registerstufen eines Eingaberegisters Reg 1 angeschlossen, welches eingangsseitig an einer Leitung PCMan angeschlossen ist, über die dem betreffenden Eingaberegister Reg 1 in Analog-Signale umzusetzende Digital-Signale von einer Signalabgabeeinrichtung zugeführt werden. Dies mögen im vorliegenden Fall PCM-Signale sein. Demgemäß besitzt das Eingaberegister Regt eine der Anzahl der jeweils ein PCM-Wort bildenden Bits entsprechende Anzahl von Registerstufen. Die UND-Glieder Gl bis G 8 sind mit ihren erwähnten anderen Eingängen an den Ausgängen solcher Registerstufen des Eingaberegisters Reg 1 angeschlossen, daß die Reihenfolge der Wertigkeit der einzelnen Bits des umzusetzenden Digitalsignals im Zuge der vorzunehmenden Digital-Analog-Umsetzung richtig berücksichtigt ist.

Mit ihren Rückstelleingängen Rs sind die Flip-Flops FFl bis FF8 gemeinsam an einem Zählerausgang a I und an einem Zählerausgang a 4 des Zählers Ct angeschlossen.

Mit ihren Ausgängen Q sind die Flip-Flops FFl bis FF8 an gesonderten Eingängen des Digital-Analog-Umsetzers DAC angeschlossen. Dieser Digital-Analog-Umsetzer hat die Aufgabe, auf die ihm jeweils zugeführte Codefolge hin ein dieser entsprechendes analoges Ausgangssignal abzugeben. Zu diesem Zweck kann der betreffende Digital-Analog-Umsetzer durch ein herkömmliches R-2R-Netzwerk gebildet sein, bei dem den Verbindungspunkten der einzelnen vorgesehenen Widerstände Konstantströme von gesonderten Konstantstromquellen her zuführbar sind, die durch die Bits des jeweils umzusetzenden Digital-Signals wirksam

steuerbar sind. Ein solcher Digital-Analog-Umsetzer ist z.B. aus der GB-PS 1158 453, Figur2, bekannt; er vermag das ihm jeweils zugeführte Digital-Signal unter Berücksichtigung einer nichtlinearen Knickkennlinie in ein entsprechendes Analog-Signal umzusetzen.

An den (?-Au.,gängen der Flip-Flops FFl bis FF8 sind ferner die einen Eingänge von Verknüpfungsgliedern C 21 bis G 28 angeschlossen, die ebenfalls durch UND-Glieder gebildet sein können. Diese UND-Glieder G 21 bis G 28 sind mit ihren anderen Eingängen gemeinsam an einem Ausgang a 15 des Zählers Ct angeschlossen. Mit ihren Ausgängen sind die UND-Glieder G 21 bis (7 28 an den Eingängen jeweils einer Registerstufe von ein Ausgaberegister Reg 2 bildenden Registerstufen angeschlossen. Dabei sind die (?-Ausgänge der Flip-Flops FFl bis FF8 in solcher Reihenfolge mit den Eingängen des Ausgaberegisters Reg2 verbunden, daß die Bits der von diesem Ausgaberegister

dLJgCgCUCIICII

I- JIgIIdIC III UCI 3CILJCIl TTCI"

tigkeitsreihenfolge auftreten, in der die Bits von Digital-Signalen auftreten, die dem Eingaberegister Reg 1 zugeführt werden. Das Ausgaberegister Reg 2 — das eine der Anzahl der ein Digitalsignal bildenden Bits entsprechende Anzahl von Registerstufen aufweist — ist ausgangsseitig an einer Leitung PCMab angeschlossen, über die Digital-Signale an eine Signalaufnahmeeinrk htung, wie an eine der betrachteten Schaltungsanordnung entsprechende Schaltungsanordnung abgegeben werden können. Bei diesen Digitalsignalen mag es sich im vorliegenden Fall um PCM-Signale handeln. Die erwähnten UND-Glieder G21 bis G28, die nur zu bestimmten Zeitpunkten übertragungsfähig sind, gehören dabei zu einer Signalabgabeschaltung Sab.

Am Ausgang des Digital-Analog-Umsetzers DACkl die oben erwähnte Empfangseinrichtung der Teilnehmerstelle Tn über ein Tiefpaßfilter Lp2 und einen Schalter 53 angeschlossen. Der Schalter 53 und der oben bereits erwähnte Schalter 52 sind mit ihren Betätigungseingängen an einem Ausgang a 5 des Zählers Ct angeschlossen. Der Zähler Ct ist mit einem Zähleingang e hier direkt am Ausgang des bereits erwähnten Taktgeneratc;s C/angeschlossen.

Die vorstehend betrachtete Schaltungsanordnung — umfassend den Zähler Ct. das die Flip-Flops FFI bis FF8 enthaltende Zwischenregister, den diesem Zwischenregister nachgeschalteten Digital-Analog-Umsetzer DAC und den Vergleicher Cp, der mit einem Eingang am Ausgang des Digital-Analog-Umsetzers DACangeschlossen ist, der an seinem anderen Eingang die jeweils in Digital-Signale umzusetzenden Analog-Signale zugeführt erhält und der ausgangsseitig die Abgabe der Zählersignale an das genannte Zwischenregister über die Verknüpfungsglieder GIl bis G 18 zu steuern gestattet — stellt einen nach dem Iterativprinzip arbeitenden Analog-Digital-Wandler dar. Dieser Analog-Digital-Wandler ist in dem Fernmeldesystem teilnehmerstellenindividuell vorgesehen.

Nachdem zuvor der Aufbau der in der Zeichnung dargestellten Schaltungsanordnung erläutert worden ist, sei nunmehr die Arbeitsweise dieser Schaltungsanordnung betrachtet. Zuvor sei jedoch darauf hingewiesen, daß die Taktfolgefrequenz der von dem Taktgenerator Cl abgegebenen Taktimpulse und der Aufbau des Zählers Ct so gewählt sind, daß im Betrieb an den einzelnen Zählerausgängen jeweils in einem bestimmten Rhythmus Zählerausgangssignale auftreten. Dieser Rhythmus stimmt mit dem Rhythmus überein, in dem Digital-Signale auf den Leitungen PCMan und PCMab des Fernmeldeswstems auftreten; er kann eine Dauer von z.B. 125μ$ besitzen. Dieser Wert entspricht der Pulsrahmendauer in herkömmlichen PCM-Zeitmultiplex-Femsprechvermittlungssystemen. Nunmehr sei angenommen, daß sowohl von der Teilnehmerstelle Th ein Analog-Signal abzugeben ist — welches in ein Digital-Signal umgesetzt und als solches an eine Signalaufnahmeeinrichtung abzugeben ist — als auch, daß dem Eingaberegister Reg 1 der betrachteten Schaltungsanordnung ein Digital-Signal von einer .Signalabgabeeinrichtung zugeführt wird — das in ein der Teilnehmerstelle zuzuführendes Analog-Signal umzusetzen ist. Es sei je jedoch darauf hingewiesen, daß die beschriebene Schaltungsanordnung in entsprechen-

'⁵ der Weise auch dann arbeitet, wenn entweder nur Hie Teilnehmerstelle in Digital-Signale umzusetzende An;, log Signale oder nur das Aufnahmeregister Reg 1 in Analog-Signale umzusetzende Digital-Signale liefert.

L'UlllI UIC VUIII I UfVIgCItCI dlUI ULI Uli ULTt I

für eine Vielzahl von entsprechenden Schaltungsanordnungen ausgenutzt sein kann — an den Zählereingang e des Zählers Ct abgegebenen Taktimpulse gibt dieser ständig an seinen Ausgängen aufeinanderfolgend Zählausgangssignale ab. Dabei sei für die folgenden Ausführungen angenommen, daß sich der Zähler O gerade in seiner Ausgangszählerstellung befindet, in der von keinem der in der Zeichnung angegebenen Ausgänge ein Zählerausgangssignal abgegeben wird. Nunmehr läuft also ein neuer Zählzyklus und damit ein mit diesem übereinstimmender Umsetzzyklus ab. Im Zuge des nunmehr ablaufenden Zählzyklus treten Zählerausgangssignale einzeln nacheinander an den bezeichneten Zählerausgängen a 1 bis a 5 sowohl a 7 bis a 15 des Zählers Ct auf. Die betreffenden Zählerausgangssignale mögen dabei in einer Reihenfolge aufeinanderfolgend auftreten, die der Bezeichnung der Ausgänge des Zählers Ct entspricht. Demgemäß wird innerhalb jedes Zählzyklus zunächst am Zählerausgang a 1 ein Zählerausgangssignal auftreten. Sodann wird am Zählerausgang a 2 ein Zählerausgangssignal auftreten, und so weiter, bis schließlich am Zählerau&rang 15 ein Zählerausgangssignal auftritt. Das am Zählerausgang a 15 auftretende Zählerausgangssignal ist das letzte Zählerausgangssignal innerhalb eines jeden Zählzyklus.

Nach Auftreten dieses letzten Zählerausgangssignals tritt dann wieder am Zählerausgang a I ein Zählerausgangssignal auf. Damit beginnt dann wieder ein neuer Zählzyklus. Die Zählerausgangssignale an den einzelnen Zählerausgängen können jeweils dieselbe Dauer besitzen wie jeder der vom Taktgenerator Cl abgegebenen Taktimpulse; sie können im übrigen von anderer Dauer sein als die Bits der auf den Leitungen PCMan und PCMab auftretenden Digital-Signale, die insbesondere PCM-Signale sein mögen.

Mit Auftreten eines ersten Zählerausgangssignals am Zählerausgang a 1 innerhalb des betrachteten Zählzyklus werden die Flip-Flops FFl bis FF8 — also die Registerstufen des Zwischenregisters des Analog-Digital-Wandlers — gelöscht bzw. in ihre Ausgangszustände zurückgebracht. Mit Auftreten des zweiten Zählerausgangssignals am Zählerausgang a2 innerhalb des betrachteten Zählzyklus werden die UND-Glieder G 1 bis G 8 übertragungsfähig gemacht. Dadurch werden die Bits des im Eingaberegister Regt enthaltenen Digital- bzw. PCM-Signals, welches in ein Analog-Signal umzusetzen ist, den Setzeingängen der Flip-Flops FFl bis FF8 zugeführt. Die betreffenden Flip-Flops FFl bis FF8 werden gesetzt, wenn das ihnen jeweils

zugeführte Bit ein »!«-Bit ist; sie verbleiben in ihrem zuvor erreichten Zustand, wenn das üirem zugehörigen Setzeingang zugeführte Bit ein »O«-Bit ist. Dies bedeutet also, daß mit Auftreten des erwähnten zweiten Zählerausgangssignals das im Eingaberegister Reg 1 enthaltene Digital- bzw. PCM-Signal in das die Flip-Flops FFl bis FF8 enthaltende Zwischenregister eingespeichert wird. Die dadurch an den (^-Ausgängen der Flip-Flops FFl bis FF8 auftretenden Signale steuern den Digital-Analog-Umsetzer DAC und bewirken, daß dieser Digital-Analog-Umsetzer an seinem Ausgang ein dem betreffenden Digital-Signal entsprechendes analoges Ausgangssignal abgibt.

Mit Auftreten des dritten Zählerausgangssignals innerhalb des betrachteten Zählzyklus am Zählerausgang a 3 werden die Schalter 52 und 53 geschlossen. Das zu diesem Zeitpunkt noch vom Ausgang des Digital-Analog-Umsetzers DAC abgegebene analoge /Ml!>gaiig>iigMar — uic riip-rmps rr ι uis rr ο ucniiucii sich noch in ihrem zuvor gesetzten Zustand — gelangt über den nunmehr geschlossenen Schalter 53 und das Tiefpaßfilter Lp 2 zu der Empfangseinrichtung der Teilnehmerstelle Tn hin. Außerdem wird durch die Schließung des Schalters 52 das von der Sendeeinrichtung der Teilnehmerstelle Tn abgegebene Analog-Signal über das Tiefpaßfilter Lp 1 dem Kondensator Co zugeführt, auf dem sich nunmehr eine der Augenblicksamplitude des betreffenden Analog-Signals entsprechende Spannung befindet, also :in PAM-Signal.

Mit Auftreten des vierten Zählerausgangssignals innerhalb des betrachteten Zählzyklus am Zählerausgang a 4 werden die Flip-Flops FFl bis FF8 des Zwischenregisters wieder gelöscht. Außerdem öffnen sich die Schalter 52 und 53 wieder. Damit ist also innerhalb des Zählzyklus in einer (ersten) Teilzeitspanne, während der an den Ausgängen al bis a4 — genauer gesagt an den Ausgängen a 2 und a 3 — des Zählers Ct Zählerausgangssignale auftreten, eine Umsetzung eines durch ein PCM-Signal gebildeten Digital-Signals in ein Analog-Signal, das als PAM-Signal an die Empfangseinrichtung der zugehörigen Teilnehmerstelle Tn weitergeleitet wird, vorgenommen worden.

An die zuvor erwähnte (erste) Teilzeitspanne schließt sich eine weitere (zweite) Teilzeitspanne an. Während dieser Teilzeitspanne des Zählzyklus treten an den Zählerausgängen a 5 und a 7 bis a 14 Zäh'erausgangssignale auf. Die Zeitspanne, während der &m Zählerausgang a 4 ein Zählerausgangssignal auftritt, kann als Pause zwischen der ersten Teilzeitspanne und der zweiten Teilzeitspanne eines Zählzyklus betrachtet werden.

Mit Auftreten des fünften Zählerausgangssignals innerhalb des Zählzyklus am Zählerausgang a5 wird das UND-Glied GIl übertragungsfähig gemacht Dem anderen Eingang des UND-Gliedes GIl wird das Ausgangssignal des Vergleichers Cp zugeführt Dieses Ausgangssignal gibt — da der Digital-Analog-Umsetzer DA C zunächst ein Null-Ausgangssignal abgibt — die Polarität des umzusetzenden Analog-Signales an. In Abhängigkeit von dieser Polarität wird das Flip-Flop FFl des Zwischenregisters gesetzt, oder es verbleibt in seinem zurückgestellten Zustand. Der Zustand des Flip-Flops FFl nach Auftreten des fünften Zählerausgangssignals bestimmt, ob in dem Digital-Analog-Umsetzer DAC Konstantstromquellen der einen oder der anderen Polarität eingeschaltet werden.

In der nächsten Zählerstellung des Zählers Ct wird kein Zählerausgangssignal abgegeben. Der Grund hierfür liegt darin, daß sichergestellt sein soll, daß zu Beginn des Auftretens des nächsten Zählerausgangssignals am Zählerausgang a 7 die zuvor eingeschalteten Konstantstromquellen auch tatsächlich konstante Ströme abzugeben vermögen, also jegliche Einschalteeffekte bereits abgeklungen sind. Mit dem daraufhin erfolgenden aufeinanderfolgenden Auftreten von Zählerausgangssignalen an den Zählerausgängen a 7 bis a 14 erfolgt eine solche Ansteuerung des Digital-Analog-Umsetzers DAC, daß dessen analoges Ausgangssignal in der Amplitude allmählich an die Amplitude des auf dem Kondensator Co gespeicherten umzusetzenden Analog-Signals angeglichen wird. Dieses auch als Iterativerfahren zu bezeichnende Umsetzverfahren ist grundsätzlich bekannt (siehe z.B. DE-OS 23 15 9Ü6, Figur I; US-PS 32 34 544) und braucht daher nicht weiter erläutert zu werden. Nach Auftreten eines

/..dme! aüSgdilgSSignüiS din ^dincrdüSgärig α it gGuCu die Flip-Flops FFl bis FF8 des Zwischenregisters an ihren Q-Ausgängen Bits ab, die insgesamt ein Digital-Signal bilden, welches dem auf dem Kondensator Co gespeicherten Analog-Signal entspricht. Mit Auftreten des letzten Zählerausgangssignals am Zählerausgang ,315 werden die UND-Glieder G21 bis G28 übertragungsfähig gemacht. Dies hat zur Folge, daß die von den Flip-Flops FFl bis FF8 abgegebenen Bits nunmehr in die Registerstufen des Ausgaberegisters Reg2 eingespeichert werden. Damit steht das dem genannten

JO Analog-Signal entsprechende Digital-Signal dann für eine Übertragung über die Leitung PCMab zu einer Signalaufnahmeeinrichtung hin zur Verfugung. Nach Auftreten eines Zählerauögangssignals am Zählerausgang a 15 beginnt wieder ein neuer Zählzyklus, was

'5 bedeutet, daß die zuvor beschriebenen Vorgänge erneut ablaufen. Im vorstehenden ist angenommen worden, daß sich der Zähler Ct zu Beginn der beiden erläuterten Umsetzvorgänge (Umsetzung eines Digital-Signals in ein Analog-Signal und Urrretzung eines Analog-Signals

«ο in ein Digital-Signal) in seiner Ausgangszählerstellung befand. Es sei jedoch bemerkt, daß die beschriebene Schaltungsanordnung in ganz ähnlicher Weise arbeitet, wenn der Zähler Crvor Ausführung eines Urrsetzvorgangs ein Zählerausgangssignal von einem seiner

⁴S Ausgänge a 1, a 4, a 5 oder a 7 bis a 15 abgibt. Im Falle der Abgabe eines Zählerausgangssignals von dem Ausgang a 1 würde nämlich das anschließend am Ausgang a 2 auftretende Zählerausgangssignal in der oben beschriebenen Weise die Übernahme und Umsetzung eines Digital-Signals von dem Eingaberegister Reg 1 steuern, und die danach an den weiteren Ausgängen des Zählers auftretenden Zählerausgangssignale würden die oben beschriebenen Funktionen ausführen, also die Umsetzung eines Analog-Signals in ein Digital-Signal steuern. Im Falle des Auftretens eines Zählerausgangssignals an einem der Ausgänge a 4, a 5 oder a 7 bis a 15 würde innerhalb des laufenden Zählzyklus weder ein in dem Eingaberegister Reg\ enthaltenes Digital-Signal von der betrachteten Schaltungsanordnung in ein Analog-Signal umgewandelt werden, noch würde ein von der zugehörigen Teilnehmerstelle abgegebenes Analog-Signal von der betrachteten Schaltungsanordnung in ein Digital-Signal umgewandelt werden. Gibt der Zähler Ct hingegen vor einer Umsetzung an seinem Ausgang a 2 ein Zählerausgangssignal ab, so erfolgt innerhalb des gerade laufenden Zählzyklus lediglich die Umsetzung eines von der zugehörigen Teilnehmerstelle Tn abgegebenen Analog-

Signals in ein Digital-Signal, und erst zu Beginn des folgenden Zählzyklus wird ein in dem Eingaberegister Reg 1 enthaltenes Digital-Signal durch die betrachtete Schaltungsanordnung in ein der zugehörigen Teilnrhmerstelle zuzuführendes Analog-Signal umgesetzt In diesem Fall folgin die beiden oben erwähnten Teilzeitspannen, innerhalb der die Umsetzungen erfolgen, also in anderer Reihenfolge aufeinander.

Abschließend sei noch bemerkt, daß sich die beschriebene Schaltungsanordnung — abgesehen von to dem zentral ausnutzbaren Taktgenerator CIi, der Teilnehmerstelle Tn und den Tiefpaßfiltern Lp\ und

Lp 2 — besonders gut für die Ausführung in integrierter Technik auf einem einzigen Halbleiterchip eignet Ferner sei noch bemerkt, daß in Abweichung von den erläuterten Verhältnissen der bei der erfindungsgemäßen Schaltungsanordnung vorgesehene Zähler Ct als 4-stufiger Binärzähler mit nachgeschaltetem Decoder ausgebildet sein kann, der jeweils an einem von sechzehn Ausgängen ein Ausgangssignal abgibt Dabei können in entsprechender Weise, wie oben erläutert, bestimmte Ausgangssignale nicht ausgenutzt sein (und zwar in der Zählerstellung »Null« und »Sechs«).

Hierzu 1 Blair iLcichnungen

Claims

Patentansprüche;

1. Verfahren zur Umsetzung von Anajog-Signalen, insbesondere PAM-Signalen, in Pigital-Signale, insbesondere PCM-Signale, und zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in Analog-Signale, insbesondere PAM-Signale_r in Fernmeldeanlagen mit Teilnehmerstellen, die jeweils eine Analog-Signale abgebende Sendeeinrichtung und eine Analog-Signale aufnehmende Emp- "> fangseinrichtung aufweisen, die ferner jeweils während der Dauer von Zeitfächern von Zeitfachfolgen, mit zyklisch -yiederholt in Pulsrahmen auftretenden Zeitfächern mit Digital-Signale aufnehmenden Signalaufnahmeeinrichtungen bzw. mit Digital- >⁵ Signale abgebenden Signalabgabeeinrichtungen verbindbar sind und denen jeweils für die Umsetzung der Analog-Signale in Digital-Signale ein Analog-Digital-Wandler zugehörig ist, dessen für die Abgabe des dem jeweils umzusetzenden Analog-Si- ^Μ gnal entsprechenden Digital-Signals dienender Schaiiungsieii für die Aufnahme eines in ein Analog-Signal umzusetzenden Digital-Signals ausgenutzt wird, dadurch gekennzeichnet, daß bei Verwendung eines nach dem Iterativprinzip arbeitenden teilnehmerstellenindividuellen Analog-Digital-Wandlers mit einem ZShler (Ct), einem durch dessen Zählersignale steuerbaren Zwischenregister (FFX bis FFS), einem diesem Zwischenregister (FF 1 bis FFS) nachgeschalteten Digital-Analog- *> Umsetzer (DAC) und einem mit einem Eingang am Ausgang die ss Digital-Analog-Umsetzers (DAC) angeschlossenen Verpleicher (Cp), dem an einem anderen Eingang die jeweils in Digital-Signale umzusetzenden Analog-Signale zugeführt werden und der mit seinem Ausgangssignal die Abgabe der Zählersignale an das genannte Zwischenregister (FFX bis FFS) zu steuern vermag, während einer einem Pulsrahmen entsprechenden Dauer innerhalb einer Teilzeitspanne das in ein der Empfangseinrichtung der betreffenden Teilnehmerstelle (Tn) zuzuführendes Analog-Signal umzusetzende Digital-Signal nach Einspeicherung in das genannte Zwischen register (FFX bis FFi) in dem zugehörigen Digital-Analog-Umsetzer (DAC) und innerhalb einer anderen Teilzeitspanne das von der zugehörigen Sendeeinrichtung der betreffenden Teilnehmerstefle (Tn) abgegebene, in ein Digital-Signal umzusetzende Analog-Signal in dem zugehörigen Analog-Digital-Wandler umgesetzt wird. ™

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Teilzeitspannen durch unterschiedliche Zählerstellungen des genannten Zählers (Ct) festgelegt werden, derart, daß die erste Teilzeitspanne eine kürzere Dauer besitzt als die " zweite Teilzeitspanne.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Teilzeitspanne so gelegt wird, daß sie erst nach Ablauf einer Pause nach der ersten Teilzeitspanne beginnt.

4. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3 mit einem nach dem Iterativprinzip arbeitenden teilnehmerstellenindividuellen Analog-Digital-Wandler, umfassend einen Zähler, ein durch dessen Zählersignale steuerbares Zwischenregister, einen diesem Zwischenregister nachgeschalteten Digital-Analog-Umsetzer und einen mit einem Eingang am Ausgang dieses Digital-Analog-Umsetzers angeschlossenen Vergleicher, dem an einem anderen Eingang die jeweils in Digital-Signale umzusetzenden Analog-Signale zugeführt werden und der mit seinem Ausgangssignal die Abgabe der Zählersignale an das genannte Zwischenregister zu steuern vermag, dadurch gekennzeichnet, daß der genannte Zähler (Ct) so ausgelegt ist, daß er in bestimmten Zählerstellungen die Zuführung eines in eir Analog-Signal umzusetzenden Digital-Signals an den Digital-Analog-Umsetzer (DAC) freigibt und in bestimmten anderen Zählerstellungen die Einbeziehung des Digital-Analog-Umsetzers (DAC) für die Umsetzung eines Analog-Signals in ein Digital-Signal wirksam schaltet, daß an den Ausgängen der Registerstufen (FFl bis FF8) des Zwischenregisters die Eingänge eines Ausgaberegisters (Reg2) angeschlossen sind, von welchem das jeweils umgesetzte Digital-Signal abgebbar ist, und daß an den Setzeingängen der Registerstufen (FFX bis FF8)des Zwischenregisters die Ausgänge eines Eingaberegisiers (Reg 1) angeschlossen sind, dem die jeweils in Analog-Signale umzusetzenden Digital-Signale zuführbar sind.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Registerstufen (FF \ bis FF8) des Zwischenregisters mit Riiokstelleingängen (Rs) an einem ersten Zählerausgang (a X) angeschlossen sind, der innerhalb eines Zählzyklus in einer ersten Zählerstellung des Zählers (Ct) ein Zählerausgangssignal abgibt

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Ausgänge der Registerstufen des Eingabe-Registers (Reg\) an den Setzeingängen (Pr) der Registerstufen (FF \ bis FF8) des Zwischenregisters über Verknüpfuiigsglieder (Gi bis G 8) angeschlossen sind, die mit Entriegelungseingängen an einem zweiten Zählerausgang (al) angeschlossen sind, der innerhalb eines Zählzyklus ein zweites Zählerausgangssign&r abgibt.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß an einem dritten Zählerausgang (a 3), der innerhalb eines Zählzyklus ein drittes Zählerausgangssignal abgibt, der Betätigungseingang eines den Ausgang des Digital-Analog-Umsetzers (DAC) mit der Empfangseinrichtung der Teilnehmerstelle (Tn) für die Aufnahme von Analog-Signalen verbindenden Schalters (S3) und der Betätigungseingang eines die zugehörige Sendeeinrichtung der Teilnehmerstelle (Tn) mit dem genannten einen Eingang des Vergleichers (Cp) verbindenden Schalters fS2) angeschlossen sind.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Registerstufen (FFX bis FF8) des Zwischenregisters mit ihren Rückstelleingängen (Rs) an einem vierten Zählerausgang (aA) angeschlossen sind, der innerhalb eines Zählzyklus ein viertes Zählerausgangssignal abgibt.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß an einem fünften Zählerausgang (a 5), der innerhalb eines Zählzyklus ein fünftes Zählerausgangssignal führt, diejenige Registerstufe (FFX) des Zwischenregisters angeschlossen ist, in der ein die Polarität des umzusetzenden Analog-Signals angebendes Zustandssignal speicherbar ist.

10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die übrigen Registerstufen (FFl bis FF8) des Zwischenregisters eingangs-

seitig an Zählerausgängen (9 7 bis a 14) angeschlossen sind, die — beginnend mit dem siebten Zahlerausgangssignal — eine der Anzahl der betreffenden übrigen Registerstufen (FFI bis FFS) des Zwischenregisters entsprechende Anzahl von aufeinanderfolgenden Zählerausgangssignalen abgeben.

11. Schaltungsanordnung nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, daß an demjenigen Zählerausgang (a 15), der innerhalb ι ο eines Zählzyklus das letzte Zählerausgangssigna! abgibt, die Entriegelungseingänge von Verknüpfungsgliedern (G 21 bis G 28) angeschlossen sind, weiche die Ausgänge der Registerstufen (FFi bis FFS) des Zwischenregisters mit den Eingängen des Ausgaberegisters (RegT) verbinden.