DE3126380A1 - "schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal" - Google Patents
"schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal"Info
- Publication number
- DE3126380A1 DE3126380A1 DE3126380A DE3126380A DE3126380A1 DE 3126380 A1 DE3126380 A1 DE 3126380A1 DE 3126380 A DE3126380 A DE 3126380A DE 3126380 A DE3126380 A DE 3126380A DE 3126380 A1 DE3126380 A1 DE 3126380A1
- Authority
- DE
- Germany
- Prior art keywords
- counter
- analog
- signal
- digital
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
: : .· : : PateCitaSTAA/ältfeJ '· I |
» β · * ■ β α a · ö · · |
3126380 | |
Dipl -!no | Dipl.-Chom | Dipl.-Ing | |
E. Prinz | Dr. G. Hauser | G. Leiser | |
FriisboigorBtfBtnr 19 | |||
8 München 60 |
3. Juli 1981
TEXAS INSTRUMENTS DEUTSCHLAND GMBH
Haggertystraße 1
8050 Freising
Haggertystraße 1
8050 Freising
Schaltungsanordnung zum Umsetzen eines analogen Wechselspannungssignals
in ein digitales Signal
Die Erfindung bezieht sich auf eine Schaltanordnung zum Umsetzen eines analogen Wechselspannungssignals in ein digitales
Signal mit einer Abtastvorrichtung, die das analoge Wechselspannungssignal zyklisch abtastet und analoge Abtastwerte
bildet, und einem Analog-Digital-Umsetzer zum Umsetzen der analogen Abtastwerte in digitale Abtastwerte.
Eine solche Schaltungsanordnung wird beispielsweise bei der Übertragung von als analoge Wechselspannung-vorliegenden Nachrichtensignalen
unter Anwendung der Pulscodemodulation eingesetzt. Bei diesem Übertragungsverfahren werden die Nachrichtensignale
abgetastet, die dadurch gebildeten analogen Abtastwerte in digitale Abtastwerte umgesetzt und die digitalen
Abtastwerte der Übertragungsstrecke zugeführt. Zur verzerrungsfreien
Übertragung darf dem Wechselspannungssig-
nal kein Störsignal in Form einer Gleichspannungskomponente
(Offset) überlagert sein. Die für die Anwendung der Pulscodemodulation
notwendige Filterung des Nachrichtensignals vor der Abtastung kann jedoch zu einer solchen störenden
Gleichspannungskomponente führen.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung
der eingangs angegebenen Art so auszubilden, daß sie die Kompensation einer im umzusetzenden Signal
enthaltenen Gleichspannungskomponente ermöglicht.
Erfindungsgemäß wird diese Aufgabe gelöst durch einen Vorzeichenintegrator,
der die Vorzeichen der digitalen Abtastwerte integriert, einen Kompensationsspannungsgenerator,
der abhängig vom Integrationsergebnis eine Kompensationsspannung erzeugt, und eine Kombinationsschaltung,
der die Kompensationsspannung mit dem analogen Abtastwert
aus der Abtastvorrichtung kombiniert und das •Kombinationsergebnis an den Analog-Digital-Umsetzer anlegt.
In der erfindungsgemäßen Schaltungsanordnung enthält das Integrationsergebnis des Vorzeichenintegrator eine Aussage
darüber, ob die Anzahl der positiven Abtastwerte gleich, größer oder kleiner als die Anzahl der negativen
Abtastwerte ist. Die Schaltungsanordnung -bildet dabei einen Regelkreis, in dem das Integrationsergebnis zur Erzeugung
einer Kompensationsspannung ausgenutzt wird, die im Sinne einer Kompensation einer im umzusetzenden Signal
gegebenenfalls enthaltenen Gleichspannungskomponente mit dem analogen Abtastwert kombiniert wird. Die Schaltungsanordnung
enthält ausschließlich elektronische Bauelemente, die integrierbar sind, so daß die Schaltungsanordnung in
ihrer Gesamtheit als integrierte Schaltung hergestellt werden kann. Ein Vorteil der erfindungsgemäßen Schaltungsan-
Ordnung besteht darin, daß die Kompensationsspannung in einem Warte- oder Bereitschaftsbetrieb gespeichert werden
kann, so daß bei einer erneuten Aktivierung der Schaltungsanordnung nur eine kurze Einschwingzeit benötigt wird. Sie
erreicht also schnell den Zustand, bei dem eine im umzusetzenden Signal enthaltene Gleichspannungskomponente
kompensiert ist.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
- JtCp
Die Erf induing wird anhand der Zeichnung beispielshalber
erläutert. Es zeigen:
Fig. 1 ein Schaltbild der erfindungsgemäßen Schaltungsanordnung,
Fig. 2 ein Diagramm zur Erläuterung der zeitlichen Aufeinanderfolge
der von der Steuerschaltung von Fig. 1.erzeugten Signale und
Fig. 3 eine Tabelle zur Erläuterung der Arbeitsweise des Hauptzählers von Fig. 1.
Bevor die in Fig. 1 dargestellte Schaltungsanordnung beschrieben wird, sei zunächst kurz das beabsichtigte Anwendungsgebiet
erläutert, da die Kenntnis dieses Anwendungsgebiets das Verständnis der zu beschreibenden Schaltungsanordnung
erleichtert. Nachrichtensignale werden in zunehmendem Maße nicht in Form analoger Signale, sondern
in Form digitaler Signale übertragen, wobei insbesondere von der Pulscodemodulation Gebrauch gemacht wird. Bei diesem
Übertragungsverfahren wird das Analogsignal mit einer vorgegebenen Taktfrequenz abgetastet, und die dabei entstehenden
Abtastwerte werden in einem Analog-Digital-Umsetzer in digitale Werte, sogenannte PCM-Wörter, umgesetzt.
Diese digitalen Werte werden dann übertragen, wobei die bekannten Vorteile der digitalen Signalübertragung, beispielsweise
der gute Störabstand, erzielt werden. Auf Seiten des Empfängers werden die analogen Abtastwerte durch
eine Digital-Analog-Umsetzung aus den digitalen Signalen zurückgewonnen, und das ursprüngliche Signal wird dadurch
erhalten, daß die Abtastwerte durch einen Tiefpaß geschickt werden. Für die unverfälschte Rückgewinnung des Analogsignals ist es erforderlich, daß die Abtastfrequenz, mit
der das ursprüngliche Analogsignal abgetastet wird, min-
destens zweimal so hoch wie die höchste im Analogsignal
vorkommende Frequenz ist. In der Praxis wird das Frequenzband des Analogsignals mittels eines Tiefpasses begrenzt,
und die Abtastfrequenz wird dann doppelt so groß wie die höchste, von dem Tiefpaß durchgelassene Frequenz gewählt.
Der zur Begrenzung des Frequenzbandes des zu übertragenden Analogsignals verwendete Tiefpaß wird vorzugsweise unter
Verwendung aktiver Filter aufgebaut, die bekanntlich Operationsverstärker enthalten. Solche Aktivfilter mit
Operationsverstärkern erzeugen an ihrem Ausgang eine Offsetspannung, die zur Folge hat, daß das zu übertragende
Analogsignal eine unerwünschte Gleichspannungskomponente aufweist. Diese unerwünschte Gleichspannungskomponente
muß vor dem Umsetzen der Abtastwerte des Analogsignals beseitigt werden, damit eine Verfälschung der Information
vermieden wird. Die zu beschreibende Schaltungsanordnung gestattet die Umsetzung der Abtastwerte der Analogspannung
in digitale Signale bei gleichzeitiger Kompensation einer in der Analogspannung enthaltenen Gleichspannungskomponente.
Die in Fig. 1 dargestellte Schaltungsanordnung weist eine Eingangsklemme 10 auf, an der ihr das zu übertragende
Analogsignal zugeführt wird, nachdem dieses durch den zuvor erwähnten Tiefpaß geschickt worden ist. Die Eingangsklemme 10 ist mit einem Signaleingang 11 eines Schalters S1
verbunden, der in einer seiner Schaltstellungen, die in der Darstellung gestrichelt angegeben ist, ein an der
Eingangsklemme 10 anliegendes Analogsignal einem Kondensator C1 zuführt, dessen eine Klemme mit dem Ausgang 12
des Schalters S1 verbunden ist. Die Stellung des Schalters S1 wird durch ein an seinen Steuereingang 21 anlegbares
Schaltsignal bestimmt. Die andere Klemme des Kondensators C1 ist mit einem Eingang 14 eines Komparators KOM
verbunden, an dessen zweitem Eingang 15 eine Klemme eines zweiten Kondensators C2 angeschlossen ist. Die andere
— φΰ e*ma
Klemme dieses Kondensators C2 liegt an Masse. Zwischen dem Eingang 14 des Komparators KOM und Masse liegt
ein Schalter S2, der den Eingang 14 und die daran angeschlossene Klemme des Kondensators C1 an Masse legen kann.
Die Stellung des Schalters S2 wird durch ein an seinen Steuereingang 22 anlegbares Schaltsignal bestimmt. Der
Ausgang 17 des Komparators KOM ist mit jeweils einem Eingang einer Reihe von UND-Schaltungen U1 bis U8 verbunden.
Die anderen Eingänge dieser UND-Schaltungen U1 bis U8 sind mit Schreibsignalausgängen SS1 bis SS8 einer Steuerschaltung
STS verbunden.
Der Komparator KOM ist ein mit Differenzeingang ausgestatteter Operationsverstärker, dessen Rückkopplungskreis offen ist,
so daß die Spannung am Ausgang 17 einen dem Signalwert "1" zugeordneten hohen Wert hat, wenn die Spannung am Eingang 14 niedriger
als die Spannung am Eingang 15 ist, während sie einen dem Signalwert "0" zugeordneten niedrigen Wert hat,
wenn die Spannung am Eingang 14 höher als die Spannung am Eingang 15 ist.
Die Schaltungsanordnung enthält ferner ein Ausgangsregister A, das aus acht, jeweils von einem Flipflop gebildeten
Stufen A1 bis A8 besteht. In der Zeichnung sind aus Vereinfachungsgründen nicht alle diese Stufen dargestellt,
was durch die Unterbrechungen der Umfangslinien des Ausgangsregisters A zum Ausdruck gebracht worden ist.
Die' einzelnen Stufen A1 bis A8 besitzen jeweils einen
Dateneingang AD, einen Takteingang ACL und einen Ausgang AQ. In der Zeichnung sind diese Anschlüsse jeweils durch
Hinzufügen der Ziffern 1 bis 8 den Stufen A1 bis A8 zugeordnet. Die die einzelnen Stufen A1 bis A8 bildenden Flipflops werden jeweils in den Zustand versetzt, den das
Signal am Dateneingang AD im Zeitpunkt des Auftretens des Taktsignals am Takteingang ACL hat. Am Ausgang AQ jeder
Stufe wird ein den Zustand des Flipflops repräsentierendes Signal, also entweder ein Signal mit dem Wert "O"
oder ein Signal mit dem Wert "1" abgegeben. Mittels ein einem Rückstelleingang AR zugeführten Impulses kann das
Ausgangsregister A zurückgestellt werden.
Mit den Dateneingängen AD der Ausgangsregisterstufen A2 bis A8 sind die Ausgänge von ODER-Schaltungen 02 bis 08
verbunden, die einen mit einem Einstellsignalausgang ES der Steuerschaltung STS verbundenen Eingang und einen mit
dem Ausgang Jeweils einer UND-Schaltung U verbundenen Eingang aufweisen. Wie bereits erwähnt wurde, ist ein
Eingang jeder der UND-Schaltungen U mit dem Ausgang 17 des Komparators KOM verbunden, und ein weiterer Eingang
jeder dieser UND-Schaltungen ist mit einem Schreibsignalausgang SS der Steuerschaltung STS verbunden. Die zu den
jeweiligen Stufen A1 bis A8 des Ausgangsregisters A gehörigen ODER-Schaltungen O, UND-Schaltungen U, Schreibsignalausgänge
SS, Taktsignalausgänge TS und Einstellsignalausgänge ES sind durch die jeweils hinzugefügte Nummer
der Ausgangsregisterstufe gekennzeichnet.
Die Steuerschaltung STS weist einen Haupttakteingang 18 auf, an dem sie ein der Klemme 19 zugeführtes Haupttaktsignal
empfängt. An einem Ausgang SWO gibt die Steuerschaltung STS ein aus dem Haupttaktsignal gewonnenes Taktsignal
ab, dessen Zweck noch erläutert wird. Die Steuerschaltung STS gibt an einem weiteren Ausgang SW1 das
Schaltsignal ab,' das zur Betätigung des Schalters S1 an dessen Steuereingang 21 angelegt wird. Die Steuerschaltung
STS gibt an einem weiteren Ausgang SW2 das den Schalter S2.betätigende Schaltsignal ab. Ein an einem Ausgang
SW3 der Steuerschaltung STS abgegebenes Schaltsignal gelangt
zum Steuereingang 23 eines weiteren Schalters S3 und zum Steuereingang 24 eines Mehrfachschalters S4.
Die Schaltungsanordnung enthält einen Digital-Analog-Umsetzer DAU, dessen Ausgangssignal an den Signaleingang
26 des Schalters S3 angelegt ist und abhängig von dessen Schaltzustand an den Signaleingang des Schalters S1 oder
an den Eingang 15 des !Comparators KOM angelegt werden kann. Der Digital-Analog-Umsetzer DAU weist Eingänge 27
auf, die das von den Ausgängen 28 des Mehrfachschalters S4 abgegebene Signal empfangen. Der Mehrfachschalter S4
schaltet je nach seiner Stellung entweder seine Signaleingänge
29 oder seine Signaleingänge 30 zu seinen Ausgängen 28 durch. Die Signaleingänge 29 des Mehrfachschalters S4
sind mit den Ausgängen AQ1 bis AQ8 des Ausgangsregisters A
verbunden, wobei die Verbindungsleitung eine mehradrige Leitung ist. Somit wird der Inhalt des Ausgangsregisters A
einschließlich des Vorzeichenbits parallel über den Mehrfachschalter S4 bei entsprechender Schalterstellung zum
Digital-Analog-Umsetzer DAU übertragen.
Die Schaltungsanordnung enthält außerdem einen binären Vorzähler VZ mit fünf Zählerstufen VZ1 bis VZ5. Dieser Vorzähler
VZ ändert seinen Zählerstand mit jedem an seinen Takteingang VZCL angelegten Taktimpuls vom Ausgang SWO der
Steuerschaltung STS. Ein seinem Eingang VZU/D zugeführtes Signal, das vom' Ausgang AQ1 der Stufe A1 des Ausgangsregisters
A kommt, bestimmt, ob der Vorzähler VZ aufwärts oder abwärts zählt. Mittels eines Signals am Eingang VZR
kann der Vorzähler VZ zurückgestellt werden. Die Ausgänge VZQ1 bis VZQ4 des Vorzählers VZ sind mit vier Eingängen
einer NOR-Schaltung N verbunden; an diesen Ausgängen VZQ1
bis VZQ4 geben die Stufen VZ1 bis VZ4 des Vorzählers VZ
jeweils ein dem Stand der betreffenden Stufe entsprechendes Signal in nicht negierter Form ab. Der Ausgang VZQ5
der Zählerstufe VZ5 ist ebenfalls mit einem Eingang der NOR-Schaltung N verbunden; dieser Ausgang VZQ5 gibt ein
dem Stand der Zählerstufe VZ5 entsprechendes Signal in
negierter Form ab. Der Ausgang 31 der NOR-Schaltung N ist mit dem Dateneingang FFD eines Flipflops FF verbunden,
das einen mit dem Eingang VZR des Vorzählers VZ verbundenen Ausgang FFQ aufweist. Das Flipflop FF weist außerdem
einen Takteingang FFCL auf, der mit dem Ausgang SWO der Steuerschaltung STS verbunden ist. Der Takteingang FFCL
des Flipflops FF ist so ausgebildet, daß er auf die negative Flanke eines ihm zugeführten Taktimpulses anspricht,
was bedeutet, daß der am Dateneingang FFD vorhandene Signalwert mit der negativen Flanke des Taktsignals in das
Flipflop FF übernommen wird.
Der Ausgang 31 der NOR-Schaltung N ist auch mit dem Takteingang HZCL eines Hauptzählers HZ verbunden, der ein üblicher
Binärzähler mit zehn Zählerstufen HZ1 bis HZ1O ist. Der Hauptzähler HZ zählt abhängig von dem seinem Eingang
HZU/D zugeführten Signal im Takt der seinem Takteingang HZCL zugeführten Impulse aufwärts oder abwärts. Jede Stufe des
Hauptzählers HZ weist einen nicht negierenden Ausgang HZQ und einen negierenden Ausgang HZCl auf; die Zuordnung der
Ausgänge zu den jeweiligen Zählerstufen HZ1 bis HZ1O ist
durch Hinzufügen der der Stufenzahl entsprechenden Ziffer
erkennbar.
Ein Mehrfachschalter S5 verbindet, je nach seiner Stellung,
wahlweise die nicht negierenden Ausgänge HZQ oder die negierenden Ausgänge HZQ" der Zählerstufen HZ1 bis HZ9 mit den
Signaleingängen 30 des Mehrfachschalters S4. Die Stellung des Mehrfachschalters S5 wird durch das an seinen Steuereingang
25 angelegte Signal bestimmt, das vom nicht negierenden Ausgang HZQ10 der Zählerstufe HZ1O kommt. Wenn
O © O O Ο φ
dieses Signal den Wert "0" hat9 nimmt der Mehrfachschalter
S5 die in ausgezogenen Linien dargestellte Schaltstellung ein, in der die nicht negierenden Ausgänge HZQ1 "bis HZQ9
mit den Signaleingängen 30 des Mehrfachschalters S4 verbunden sind. Wenn dagegen dieses Signal den Wert "1" hat,
verbindet der Mehrfachschalter S5 die negierenden Ausgänge HzfäT bis HZO9' mit den Signaleingängen 30 des Mehrfachschalters
S4. Das Signal am negierenden Ausgang HZQ1O wird ständig
zu einem zugeordneten Eingang 30 des Mehrfachschalters S4 übertragen, der zu dem Eingang 29 gehört, der das Vorzeichenbit
von der Stufe A1 des Ausgangsregisters A empfängt.
Die aus dem Hauptzähler HZ und dem Mehrfachschalter S5 bestehende
Anordnung stellt einen algebraischen-Binärzähler dar, der positive und negative Zahlenwerte zählen kann,
wobei das in der Zählerstufe HZ10 stehende Bit das Vorzeichen angibt, während der Inhalt der neun Zählerstufen
HZ1 bis HZ9 den Betrag darstellt» Der Hauptzähler HZ hat somit eine Zählkapazität von -511 bis +511 ο Es wird die
Übereinkunft getroffen«, daß der Wert "1" am Ausgang HZQ10
der Zählerstufe HZ1O das positive Vorzeichen darstellt. Wenn der Wert "1" am Ausgang HZQ10 besteht^ also das Vorzeichen
negativ ist, wird infolge der Umschaltung des Mehrfachschalters S5 der Zählerstand der Zählerstufen HZ1
bis HZ9 nicht von den direkten Ausgängen HZQ1 bis HZQ9,
sondern von den komplementären Ausgängen HZEfT bis HZQ9 abgenommen.
Dadurch wird erreicht, daß die Beträge der negativen Zahlen, ausgehend von 0„ in der gleichen dualen .
Zahlendarstellung wie die Beträge der positiven Zahlen erscheinen.
Je nach der Stellung des Schalters S3 kann die vom Digital-Analog-Umsetzer
DAU abgegebene Spannung dem Eingang d@s Komparators KOM oder bei entsprechender Stellung des
Sehaltars S1 dem Kondensator C1 zugeführt werden. Mittels
·« σ e ο * ο
des Schalters S1 kann dem Kondensator C1 auch das an der Eingangsklemme 10 anliegende Analogsignal zugeführt werden,
wie oben bereits erwähnt wurde.
Mit Hilfe der beschriebenen Schaltungsanordnung kann ein
an der Eingangsklemme 10 als Wechselspannung vorhandenes Analogsignal in ein am Ausgang 32 abgreifbares Digitalsignal
umgesetzt werden. Eine im Wechselspannungssignal enthaltene unerwünschte Offsetspannung, also eine Gleichspannungskomponente,
wird durch die Schaltungsanordnung kompensiert. Wie dies erreicht wird, soll nun im einzelnen
beschrieben werden.
Für die Beschreibung der Wirkungsweise sei zunächst angenommen, daß das an der Eingangsklemme 10 anliegende Analogsignal
ein offsetfreies Signal ist, also keine Gleichspannungskomponente
enthält. Ferner sei angenommen, daß alle Stufen des Ausgangsregisters A, des Vorzählers VZ und des
Hauptzählers HZ den Inhalt "0" haben, und daß sich die Schalter S1, S2, S3, S4 und S5 in den mit ausgezogenen Linien
angegebenen Schaltstellungen befinden.
Die Folge der anschließend erwähnten, von der Steuerschaltung STS im Verlauf eines Abtastzyklus abgegebenen Impulse
ist in dem Diagramm von Fig. 2 angegeben. Dabei sind am linken Rand jeweils die Bezugszeichen der Ausgänge angegeben,
an denen die Impulse erscheinen. Zur Vereinfachung werden die Impulse mit den gleichen isezugszeichen bezeichnet.
Die Steuerschaltung STS erzeugt diese Impulse unter der Synchronisation durch das ihrem Haupttakteingang 18
zugeführte Taktsignal.
Vor dem Beginn des Abtastzyklus gibt die Steuerschaltung STS am Ausgang SW3 einen Impuls ab, der als Schaltsignal zum
Steuereingang 23 des Schalters S3 und zum Steuereingang
des Mehrfachschalters S4 übertragen wird, so daß diese beiden Schalter in ihre jeweils mit gestrichelten Linien
angegebenen Schaltstellungen umgeschaltet werden. Der Schalter S3 verbindet in dieser Schaltstellung den Ausgang
des Digital-Analog-Umsetzers DAU mit dem Eingang 15 des !Comparators KOM, und der Mehrfachschalter S4 verbindet
in dieser Schaltstellung die mit den Signaleingängen 30 verbundenen Ausgänge des Hauptzählers HZ mit den Eingängen
27 des Digital-Analog-Umsetzers DAU. Unter den gegebenen Anfangsbedingungen sind die Ausgänge H2Q1 bis HZQ9 über
die Mehrfachschalter S5 und S4 mit dem Digital-Analog-Umsetzer DAU verbunden, weil die Stufe HZ1O des Hauptzählers
HZ den Inhalt "0" hat, so daß der Mehrfachschalter S5 die mit vollen Linien gezichnete Schaltstellung einnimmt. Der
Digital-Analog-Umsetzer DAU empfängt an seinen Eingängen somit eine durch digitale Signale dargestellte Zahl mit positivem
Vorzeichen und dem Betrag Null, die er in eine Kompensationsspannung mit dem Wert 0 V umsetzt und an den Eingang
15 des comparators KOM anlegt. Der Kondensator C2 speichert
den vom Digital-Analog-Umsetzer DAU an den Komparatoreingang 15 angelegten Spannungswert für die ganze Dauer
des Abtastzyklus, wenn der Schalter S3 nach dem Endes des Schaltimpulses SW3 wieder in die mit voller Linie dargestellte
Schaltstellung zurückgegangen ist.
Gleichseitig mit dem Schalter S3 geht auch der Mehrfachschalter
S4 am Ende des Schaltimpulses SW3 in die mit vollen Linien dargestellte Stellung zurück. Dadurch werden
die Ausgänge AQ1 bis AQ8 des Ausgangsregisters A mit
den Eingängen 27 des Digital-Analog-Umsetzers DAU verbunden,,
Da zunächst alle Stufen A1 bis A8 des Ausgangsregisters A den Zustand "0" haben, gibt der Digital-Analog-Umsetzer
DAU an seinem Ausgang eine Spannung mit dem Wert 0 V ab, die über den Sehalter S3 zum Signaleingang 13 des Schal-
ters S1 übertragen wird.
Wie das Impulsdiagramm von Fig. 2 erkennen läßt, wird am Besinn, des Abtastzyklus von der Steuerschaltung STS ein
Impuls SW1 erzeugt, der zum Steuereingang 21 des Schalters
S1 gelangt, so daß dieser Schalter in die mit gestrichelten Linien angegebene Schaltstellung umschaltet und die seinem
Signaleingang 11 zugeführte Analogspannung von der Eingangsklemme 10 zu seinem Ausgang 12 und somit zum Kondensator
C1 überträgt. Gleichzeitig mit dem Impuls SW1 erzeugt die Steuerschaltung STS auch einen Impuls SW2, der den
Schalter S2 scnließt, so daß die mit dem Eingang 14 des !Comparators KOM verbundene Klemme des Kondensators C1 an
Masse gelegt wird. Dieser Kondensator C1 wird dadurch auf die am Ende des Impulses SW2 an der Eingangsklemme 10 anliegende
Analogspannung aufgeladen. Es sei angenommen, daß die Analogspannung an der Eingangsklemme 10 im Zeitpunkt
ihrer Abtastung einen positiven Wert hat.
Mit der Beendigung des Impulses SW2 wird der Schalter S2 geöffnet. Die auf dem Kondensator C1 gespeicherte Spannung
stellt dann den Abtastwert der Analogspannung dar, der für die ganze Dauer des Abtastzyklus bis zum nächsten
Schließen des Schalters S2 erhalten .bleibt, weil sich die Ladung des Kondensators über den hochohmigen Eingang des
Komparators KOM nicht ändern kann. Der Impuls SW2 endet vorzugweise früher als der Impuls SW1, damit ein.
Entladen des Kondensators C1. vermieden wird. Der Schalter S1 kehrt mit der Beendigung des Schaltimpulses
SW1 ebenfalls wieder in seine mit voller Linie dargestellte Schaltstellung zurück. Dies hat zur Folge, daß
nun am Eingang 14 des Komparators KOM eine Spannung anliegt, die der Differenz der am Signaleingang 13 anliegenden
Spannung und dem auf dem Kondensator C1 gespeicherten Abtastwert entspricht. Wie erwähnt, gibt der Digital-Analog-
O Θ
β O
• O
Umsetzer DAU in diesem Stadium an seinem Ausgang eine Spannung mit dem Wert 0 V ab, die über den Schalter S3
zum Signaleingang 13 übertragen wird. Der Komparator KOM empfängt somit am Eingang 14 eine negative Spannung mit
dem.Betrag des Abtastwertes, während am Eingang 15 die auf
dem Kondensator C2 gespeicherte Kompensationsspannung von O V anliegt. Da somit die Spannung am Eingang 15 höher als
die Spannung am Eingang 14 ist, gibt der Komparator KOM an einem Ausgang 17 ein Signal mit dem Wert "1" ab. Mit diesem
vom Komparator KOM durchgeführten ersten Vergleich kann das Vorzeichen der vom Schalter S1 an der Eingangsklemme 10 abgetasteten Analogspannung festegestellt werden.
Das am Ausgang 17 des Komparators KOM erscheinende Signal
mit dem Wert "1" gelangt zu einem Eingang jeder der UND-Schaltungen U1 bis U8, wie aus Fig. 1 zu erkennen ist.
Das Impulsdiagramm von Fig. 2 zeigt, daß die Steuerschaltung STS nun an ihrem Schreibsignalausgang SS1 und an ihrem
Taktsignalausgang TS1 gleichzeitig einen Impuls abgibt. Diese Impulse haben zur Folge, daß die Stufe A1 des Ausgangsregisters
A auf den Stand "1" gesetzt wird, so daß am Ausgang AQ1 dieser Stufe ein Signal mit dem Wert."1" abgegeben
wird. Die Stufe A1 enthält das Vorzeichen-Bit der digitalen Information im Ausgangsregister A; im geschilderten Fall
bedeutet der Wert "1" in der Stufe A1 ein positives Vorzeichen der abgetasteten Analogspannung. Das Signal am
Ausgang AQ1 gelangt zum Eingang VZU/D des Vorzählers VZ und zum Eingang HZU/D des Hauptzählers HZ. Die beiden Zähler
werden von diesem Signal in den Aufwärtszählbetrieb eingestellt.
Die Steuerschaltung STS gibt nun an ihren Ausgängen ES2 bis ES8, SS2 bis SS8 und TS2 bis TS8 in der aus dem Impulsdiagramm
von Fig. 2 erkennbaren zeitlichen Folge Impulse ab, die die quantisierte Bestimmung der am Eingang 14 des Korn-
parators KOM anliegenden Analogspannung und deren Umsetzung
in einen digitalen Wert im Ausgangsregister A ermöglichen.
Zunächst gibt die Steuerschaltung STS am Ausgang ES2 einen Impuls ab, der über die ODER-Schaltung 02 an den Dateneingang
AD2 der Stufe A2 des Ausgangsregisters A gelangt. Gleichzeitig mit dem Impuls am Ausgang ES2 erscheint am
Ausgang TS2 ein Impuls, der an den Takteingang AC12 des
Ausgangsregisters A gelangt und bewirkt, daß die Stufe A2 in den Zustand "1" gesetzt wird. Das Ausgangsregister A
enthält nun in seiner Stufe A1, die die das Vorzeichen
der an der Eingangsklemme 10 abgetasteten Analogspannung kennzeichnende Information enthält, sowie in der Stufe A2
jeweils den Signalwert "1", während alle anderen Stufen den Signalwert "0" enthalten. Da sich der Mehrfachschalter
S4, wie oben erwähnt wurde, in der mit voller Linie dargestellten Schaltstellung befindet, gelangt das im Ausgangsregister
A enthaltene digitale Signal zürn Digital-Analog-Umsetzer DAU, der es in eine analoge Spannung umsetzt,
die den dem höchsten binären'"Stellenwert zugeordneten Betrag und das in der Stufe A1 gespeicherte Vorzeichen
hat, im angenommenen Fall also positiv ist. Diese Spannung wird über die Schalter S3 und S1 zum Kondensator C1 übertragen.
Am Eingang 14 des Komparators KOM erscheint somit eine Spannung, die der Differenz des auf dem Kondensator C1
gespeicherten Abtastwerts und der nun vom Digital-Analog-Umsetzer DAU abgegebenen Spannung entspricht. Wenn die am
Eingang 14 anliegende Spannung immer noch niedriger als die Spannung von 0 V am Eingang 15 des Komparators KOM
ist, gibt der Komparator KOM am Ausgang 17 wieder ein Signal mit dem Wert "1" ab, das an jeweils einen Eingang
der UND-Schaltungen U1 bis U8 gelangt. Die Steuerschaltung STS gibt jetzt an ihren Ausgängen SS2 und TS2 einen Impuls
ab, was zur Folge hat, daß die UND-Schaltung U2 ein
Signal mit dem Wert "1" abgibt, das über die ODER-Schaltung
02 zum Dateneingang AD2 der Stufe A2 des Ausgangsregisters A gelangt. Der dem Takteingang ACL2 der Stufe A2
zugeführte Impuls bewirkt die Übernahme der am Dateneingang AD2 anliegenden Information in die Stufe A2 des Ausgangsregisters
A5 doch hat dies im geschilderten Beispiel keine
Wirkung, da in dieser Stufe A2 bereits ein Signal mit dem Wert "1" gespeichert war.
Nun erscheint am Ausgang ES3 der Steuerschaltung STS ein Impuls, der über die ODER-Schaltung 03 zum Dateneingang AD3
der Stufe A3 des Ausgangsregisters A gelangt. Mit dem gleichzeitig erscheinenden Taktimpuls am Ausgang TS3 der
Steuerschaltung STS wird die Stufe A3 in den Zustand "1" gesetzt. Die nach diesem Schritt im Ausgangsregister A3
enthaltene digitale Information wird wieder vom Digital-Analog-Umsetzer
DAU in eine Analogspannung umgesetzt, die an den Kondensator C1 angelegt wird. Am Eingang 14 des
!Comparators KOM ergibt sich dabei die Differenz zwischen dem auf dem Kondensator C1 gespeicherten Abtastwert und
dem Spannungswert aus dem Digital-Analog-Umsetzer DAU. Es sei angenommen, daß die Spannung am Eingang 14 nun höher
als die Spannung am Eingang 15 ist, was zur Folge hat, daß der Komparator KOM an seinem Ausgang 17 ein Signal mit
dem Wert "0" abgibt. Dieses Signal gelangt an die angeschlossenen Eingänge der UND-Schaltungen U1 bis U8. Die
Steuerschaltung STS gibt nun an den Ausgängen SS3 und TS3 einen Impuls ab, wobei der Impuls am Ausgang TS3 bewirkt,
daß der am Dateneingang AD3 vorhandene Signalwert in die Stufe A3 des Ausgangsregisters übernommen wird. Da am
Eingang der UND-Schaltung U3 der Signalwert "0" vorhanden ist, gibt die UND-Schaltung an ihrem Ausgang ein Signal
mit dem Wert "0" ab, das über die ODER-Schaltung 03 zum
Dateneingang AD3 gelangt. In di© Stufe A3 des Ausgangsregisters A wird daher der Wert "0" geschrieben.
Nun werden nacheinander die übrigen Stufen des Ausgangsregisters
A in der geschilderten Weise auf den Wert "1" gesetzt, worauf vom Digital-Analog-Umsetzer DAU eine der
Information im Ausgangsregister A entsprechende Analogspannung erzeugt wird, die dann an den Kondensator C1 angelegt
wird. Der Komparator KOM vergleicht dann die an seinen Eingängen 14 und 15 anliegenden Analogspannungen
miteinander. Abhängig davon, ob die Spannung am Eingang oder am Eingang 15 höher ist, gibt der Komparator KOM an
seinem Ausgang 17 ein Signal mit dem Wert "0" oder "1" ab, das in die jeweils zuletzt von der Steuerschaltung STS auf
den Wert "1" gesetzte Stufe des Ausgangsregisters A geschrieben wird. Nachdem die letzte Stufe A8 des Ausgangsregisters
A von der Steuerschaltung STS auf den Wert "1" gesetzt worden ist und in die Stufe A8 das am Ausgang 17
des Komparators KOM erscheinende Ausgangssignal eingegeben
worden ist, enthält das Ausgangsregister A den der an der Eingangklemme 10 abgetasteten Analogspannung entsprechenden
Digitalwert, der am Ausgang 32 für die weitere Verarbeitung entnommen werden kann.
Das in Fig. 1 dargestellte Ausgangsregister besteht aus
acht Stufen A1 bis A8, von denen die erste das Vorzeichen des im Ausgangsregister gespeicherten digitalen Zahlenwerts
angibt, während die Stufen A2 bis A8 den Betrag des Zahlenwerts enthalten. Dies bedeutet, daß für die an der
Eingangsklemme 10 anliegende Analogspannung insgesamt 128 Quantisierungsstufen zur Verfügung stehen. Wenn beispielsweise
die Analogspannung an der Eingangsklemme 10 Werte zwischen +2,5 V und - 2,5 V haben kann, dann entspricht
bei linearer Umsetzung der kleinste Quantisierungsschritt, der durch das niedrigstwertige Bit in der Stufe A8
des Ausgangsregisters A ausgedrückt werden kann, 0,0195 V.
Nach der vollständigen Umsetzung der an der Eingangsklemme
abgetasteten Analogspannung in einen entsprechenden Digitalwert im Ausgangsregister A und der Entnahme dieses
Digitalwerts gibt die Steuerschaltung STS vor dem Beginn des nächsten Abtastzyklus am Ausgang SWO einen Impuls ab,
der zum Eingang VZCL des Vorzählers VZ gelangt, so daß dieser vom Stand "0" in den Stand "1" fortgeschaltet wird, da
er wegen des Signalwerts "1" in der Stufe A1 des Ausgangsregisters A in den Aufwärtszählbetrieb geschaltet ist. Der
gleiche Impuls SWO wird über eine Verzögerungsschaltung an den Rückstelleingang AR des Ausgangsregisters A angelegt,
wodurch alle Stufen A1 bis A8 auf "0" zurückgestellt werden.
Vor dem Beginn des nächsten Abtastzyklus wird wieder ein Impuls am Ausgang SW3 der Steuerschaltung STS abgegeben,
der die Schalter S3 und S4 in die mit gestrichelten Linien dargestellten Schaltstellungen bringt. In diesen Schaltstellungen empfängt der Digital-Analog-Umsetzer DAU über
den Schalter S4 die im Hauptzähler HZ enthaltene Information, und er legt eine dieser Information entsprechende
Kompensationsspannung an den Eingang 15 des Komparators KOM an. Da sich der Stand des Hauptzählers HZ in der Zwischenzeit
nicht geändert hat, wird an den Eingang 15 des Komparators KOM wieder die Spannung 0 V angelegt, die am
Kondensator C2 gespeichert wird.
Eine Änderung des Zählerstandes des Hauptzählers HZ erfolgt durch jedes vom Ausgang 31 der NOR-Schaltung N abgegebene
Signal des Wertes "1". Die NOR-Schaltung N gibt jedesmal dann ein Signal "1" ab, wenn in den Zählerstuf en VZ1 bis VZ4
der Wert "0" und in der Zähler stufe VZ5 der Wert "1" steht;
sie bildet also einen Decodierer, der das Erreichen des Zählerstandes "16" im Vorzähler VZ feststellt.
Durch das Vorschalten des Vorzählers VZ und der NOR-Schal-
tung N vor den Hauptzähler HZ soll erreicht werden, daß sich der Zählerstand des Hauptzählers HZ nur dann ändert,
wenn die an der Eingangsklemme 10 anliegende Analogspannung offsetbehaftet und noch nicht kompensiert ist.Wenn die an
die Eingangsklemme 10 angelegte Analogspannung völlig offsetfrei
ist, also keinen Gleichspannungsanteil enthält, haben die vom Schalter S1 abgetasteten Analogspannungswerte
über eine größere Anzahl von Perioden der Analogspannung betrachtet, ebenso viele positive wie negative
Werte. Die Stufe A1 des Ausgangsregisters A, in der das das Vorzeichen der umgesetzten digitalen Information repräsentierende
Bit gespeichert ist, enthält daher über einen längeren Zeitraum betrachtet, ebenso oft den Wert "1" (entsprechend
einem positiven Wert der abgetasteten Analogspannung) wie den Wert "0" (entsprechend einem negativen
Wert der abgetasteten Analogspannung). Da die in der Stufe A1 enthaltene Information die Zählrichtung des Vorzählers
VZ bestimmt, erreicht der Vorzähler VZ nie den Zählerstand, bei dem die NOR-Schaltung N ein Signal "1" abgibt, wenn
die Bedingung eingehalten ist, daß dieser Zählerstand größer als die größte vorkommende Anzahl der in einer
Halbperiode der Analogspannung gebildeten Abtastwerte ist. In dem in Fig. 1 dargestellten Beispiel erfolgt das Erreichen
des Zählerstandes bei gleichbleibender Zählrichtung mit dem 16. Taktimpuls am Takteingang VZCL; die
Analogspannung an der Eingangsklemme 10 darf also in der längsten vorkommenden Halbperiode nicht öfter als sechzehnmal
abgetastet werden, oder, anders betrachtet, die Frequenz der Analogspannung darf einen entsprechenden
unteren Grenzwert nicht unterschreiten.
Da der Hauptzähler HZ nur dann einen Impuls empfängt und seinen Zählerstand ändert, wenn im Vorzähler VZ der
Zählerstand "16" erreicht wird, die NOR-Schaltung N also
einen Ausgangsimpuls am Ausgang 31 abgibt, wird im angenommenen Fall einer offsetfreien Analogspannung der
Stand des Hauptzählers HZ nicht verändert. Dieser Zählerstand des Vorzählers VZ wird nämlich nicht erreicht,
da der Vorzähler VZ wegen der auftretenden gleichen Anzahl positiver und negativer Abtastwerte stets abwechselnd aufwärts
und abwärts zählt und dabei die Zählrichtung bereits ändert, ehe der Zählerstand "16" auftritt. Der unveränderte
Stand des Hauptzählers HZ bedeutet, daß vor Beginn jedes Abtastzyklus vom Digital-Analog-Umsetzer DAU stets die
gleiche Kompensationsspannung mit dem Wert O V an den Eingang 15 des Komparators KOM angelegt wird»
Die obige Schilderung betraf die Umsetzung einer offsetfreien Analogspannung an der Eingangsklemme 10 in eine am
Ausgang 32 abgreifbare Folge digitaler Abtastwerte. Solche
offsetfreien Analogspannungen treten jedoch in der Praxis kaum auf, da, wie einleitend bereits geschildert wurde,
die Analogspannung vor der Anlegung an die Eingangsklemme 10 zur Erfüllung des Shannonschen Abtasttheorems durch
Tiefpaßfilter geschickt wird= Diese Tiefpaßfilter, die in integrierbaren Schaltungen als aktive Filter ausgebildet
sind, können zur Erzeugung einer unerwünschten Gleichspannungskomponente
der umzusetzenden Wechselspannung führen. Darüber hinaus können auch andere Teile der Schaltungs
beispielsweise der Komparator KOM, zum Entstehen dieser unerwünschten Gleichspannungskomponente beitragen.
Wie sich die in Fig. 1 dargestellte Schaltungsanordnung bei der Umsetzung von Analogspannungssignalen mit Gleichspannungskomponente
und insbesondere bei der Kompensation dieser unerwünschten Gleichspannungskomponente verhält,
wird nun erläutert.
Es sei angenommen, daß die der Eingangsklemme 10 zugeführte Analogspannung eine positive Gleichspannungskomponente
enthält. Wie bereits beim obigen Beispiel erfolgt in einem ersten Schritt die Bildung eines Abtastwertes
der Analogspannung durch Umschalten des Schalters S1 mittels eines Impulses, dan die Steuerschaltung STS am Ausgang
SW1 abgibt. Dieser .Abtastwert wird in der gleichen
Weise, wie oben ausführlich geschildert wurde, in einen entsprechenden digitalen Wert im Ausgangsregister A umgesetzt.
Anfänglich liegt dabei wie zuvor am Eingang 15 des Komparators KOM die Spannung 0 V, da der Digital-Analog-Umsetzer
DAU diese Spannung aus der im Hauptzähler HZ enthaltenen Information erzeugt hat, dessen Inhalt anfänglich
auf den Wert "0" gestellt worden ist. Wegen der positiven Gleichspannungskomponente in der Analogspannung
an der Eingangsklemme 10 werden über eine größere Anzahl von Perioden der Analogspannung gesehen, mehr positive
als negative Abtastwerte am Kondensator C1 auftreten, so daß das Vorzeichen-Bit in der Stufe A1 des Ausgangsregisters
A öfter den das positive Vorzeichen anzeigenden Wert "1" als den das negative Vorzeichen anzeigenden Wert "0" annimmt.
Dies hat zur Folge, daß der Vorzähler VZ vom Bit der Stufe A1 öfter in den Aufwärtszählbetrieb als in den
Abwärtszählbetrieb geschaltet wird. Über einen längeren Zeitraum gesehen wird der Vorzähler VZ aufgrund der Fortschaltung
durch Taktsignale an seinem Eingang VZCL schließlich vom Zählerstand "15" (01111) in den Zählerstand "16"
(10000) übergehen, was die Abgabe eines Signals "1" am
Ausgang der NOR-Schaltung N zur Folge hat. ·
Die entsprechende Wirkung tritt ein, wenn die Anzahl der negativen Abtastwerte überwiegt, so daß der Vorzähler VZ
öfter in den Abwärtszählbetrieb als in den Aufwärtszählbetrieb geschaltet wird. Beim ersten überwiegenden negativen
Vorzeichen geht der Vorzähler VZ vom Zählerstand "0" (00000) abwärts in den Zählerstand "31" (11111) über,
und beim sechzehnten überwiegenden Zählimpuls in der Abwärtsrichtung
erfolgt ein Übergang vom Zählerstand "17"
(10001) in den Zählerstand "16" (10000), der die Abgabe
eines Signals mit dem Wert "1" am Ausgang 31 der NOR-Schaltung N verursacht.
Das Signal mit dem Wert "1" am Ausgang 31 der NOR-Schaltung
N gelangt zum Takteingang HZCL des Hauptzählers HZ und hat zur Folge, daß dessen Stand in der vom Vorzeichen-Bit
in der Stufe A1 des Ausgangsregisters A bestimmten Zählrichtung
um eine Zähleinheit fortschaltet. Der Hauptzähler HZ steht nun nicht mehr auf dem Stand "0", so daß am
Anfang des nächsten Umsetzungszyklus der Digital-Analog-Umsetzer DAU eine diesem von Null verschiedenen Zählerstand
entsprechende Analogspannung am Eingang 15 des !Comparators KOM erzeugt. In der höchstwertigen Stufe HZ1O
des Hauptzählers HZ ist das das-Vorzeichen der Information im Hauptzähler HZ repräsentierende Bit enthalten, so daß
der Digital-Analog-Umsetzer DAU die Analogspannung unter Berücksichtigung des Vorzeichens erzeugt. Bei dem zuvor
angenommenen Beispiel einer überwiegenden Anzahl der positiven Abtastwerte erfolgt die Fortschaltung des Hauptzählers
HZ, während in der Stufe A1 des Ausgangsregisters A der das positive Vorzeichen darstellende Wert "1" gespeichert
ist, so daß der Hauptzähler HZ in Aufwärtszählrichtung
geschaltet ist. Er geht also vom Zählerstand "O" (00...00) in den Zählerstand "+1" (00...01) über, da
der Wert "0" in der Stufe HZ10 das positive Vorzeichen bedeutet. Der Digital-Analog-Umsetzer DAU, der vom Ausgang
HZQ1Ö den Signalwert "1" empfängt, erzeugt daher eine
positive Kompensationsspannung mit dem kleinsten vorgesehenen Stufenwert.
Die vom Digital-Analog-Umsetzer DAU dem Eingang 15 des Komparators KOM zugeführte und am Kondensator C2 gespeicherte
Analogspannung wirkt dauernd im Sinne einer Kompensation der in der Analogspannung am Eingang 10 ent-
haltenen Gleichspannungskomponente entgegen. Eine vollständige
Kompensation der Gleichspannungskomponente ist dann erreicht, wenn in die Stufe A1 des Ausgangsregisters A
über einen längeren Zeitraum betrachtet, ebenso viele Bits mit dem ¥ert "O" wie Bits mit dem Wert "1" gelangen.
Reicht die an den Eingang 15 des Komparators KOM angelegte Kompensationsspannung zur vollständigen Kompensation der
positiven Gleichspannungskomponente noch nicht aus, dann wird der Vorzähler VZ weiterhin öfter in Aufwärtsrichtung
als in Abwärtsrichtung zählen und demzufolge weiter Ausgangsimpulse am Ausgang 30 der NOR-Schaltung N erzeugen,
die den Stand des Hauptzählers HZ erhöhen. Der erhöhte Stand des Hauptzählers HZ führt dazu, daß der Digital-Analog-Umsetzer
DAU eine höhere Kompensationsspannung an den Eingang 15 des Komparators KOM anlegt. Sobald die
Gleichspannungskomponente vollständig kompensiert ist, empfängt der Hauptzähler HZ keine Impulse mehr aus dem
Vorzähler VZ, so daß demzufolge auch der Spannungswert am Eingang 15 des Komparators KOM nicht mehr verändert
wird.
Beim Vorliegen einer negativen Gleichspannungskomponente im Analogsignal an der Eingangsklemme 10 ist der Haupt-.zähler
HZ bei der Fortschaltung durch den vom Ausgang 31 der NOR-Schaltung N kommenden Impuls in Abwärtszählrichtung
geschaltet, da in der Stufe A1 des Ausgangsregisters A der das negative Vorzeichen darstellende Wert "0" steht.
Ausgehend vom Zählerstand "00...00" geht der Hauptzähler HZ in den Zählerstand "11...11" über; es findet also eine
Änderung des Inhalts der Zählerstufe HZ10 statt, die einen Vorzeichenwechsel bedeutet. Da der Digital-Analog-Umsetzer
DAU nun vom Ausgang HZQ10 den Signalwert "0"
empfängt, erzeugt er eine negative Kompensationsspannung.
Der Betrag dieser negativen Kompensationsspannung ist
durch die Komplementärwerte der in den Zählerstufen HZ1
bis HZ9 stehenden Binärziffern bestimmt, da gleichzeitig mit dem Vorzeichenwechsel eine Umschaltung des Mehrfachschalters
S 5 stattfindet, so daß der Digital-Analog-Umsetzer DAU die digitale Information nunmehr von den negierenden
Ausgängen HZQ1 bis HzW erhält. Einzelheiten
der Zählweise des Hauptzählers HZ und der Übertragung der in ihm enthaltenen Information werden später anhand von
Fig. 3 noch genauer erläutert.
In Fig. 1 ist zu erkennen, daß das vom Ausgang 31 der NOR-Schaltung N abgegebene Signal "1" auch an den Dateneingang
FFD des Fllpflops FF angelegt wird. Mit der Hinterflanke des nächsten Taktsignals am Ausgang SWO der
Steuerschaltung STS wird daher das Flipflop FF in den Zustand "1" gesetzt, so daß es an seinem Ausgang FFQ einSignal
abgibt, das den Vorzähler VZ auf den Stand "0" zurückstellt. Diese Maßnahme bewirkt, daß der Vorzähler VZ
stets erst dann erneut den Zählerstand "16" erreicht, wenn die Anzahl der in einer Zählrichtung erfolgenden
Fortschaltvorgänge um sechzehn größer war als die Anzahl der Fortschaltvorgänge, die in der anderen Zählrichtung
stattgefunden haben. Ohne diese Schaltungsmaßnahme könnte es vorkommen, daß der Vorzähler VZ, nachdem er den Zählerstand
"16" erreicht hat, bei dem die NOR-Schaltung N ein Signal "1" abgibt, bei schnellem Wechsel der Zählrichtung
öfter zwischen den Zählerständen "15" und "16" oder "16" und "17" hin- und herpendelt, wobei dann Jedesmal ein
Signal "1" am Ausgang 31 abgegeben würde. Durch Verwendung der NOR-Schaltung N und des Flipflops FF erfolgt nach jedem
Erreichen des Zählerstandes "16" ein Rückstellen des Vorzählers VZ, so daß ein erneutes Erreichen dieses Zählerstandes
erst mit dem sechzehnten überwiegenden Fortschaltimpuls in der gleichen Zählrichtung stattfinden kann.
Wie oben bereits erläutert wurde, dient die Stufe HZ1O
- 35"-
des Hauptzählers HZ dazu, dem Digital-Analog-Umsetzer DAU eine Information über das Vorzeichen der zu erzeugenden
Analogspannung zu übermitteln. Gleichzeitig bestimmt der Inhalt der Stufe HZ1O auch, ob der Inhalt der Stufen HZ1
bis HZ9 in direkter Form oder in komplementierter Form zum Digital-Analog-Umsetzer DAU übertragen wird. Diese
Maßnahme hat folgenden Zweck:
Wie oben bereits erwähnt wurde, wird die im Hauptzähler HZ enthaltene digitale Information vom Digital-Analog-Umsetzer
DAU in eine Analogspannung umgesetzt, die über den Schalter S3 dem Eingang 15 des !Comparators KOM als Kompensationsspannung
für eine eventuell im Eingangssignal vorhandene Gleichspannungskomponente zugeführt wird. Die
Information im Hauptzähler HZ besteht aus neun Bits, die in den Stufen HZ1 bis HZ9 gespeichert sind, sowie aus
einem in der zehnten Stufe HZ1O gespeicherten Vorzeichen-Bit. Der Hauptzähler HZ zählt mit jedem seinem Takteingang
HZCL zugeführten Impuls abhängig vom Signal am Eingang HZU/D aufwärts oder abwärts.
Zum besseren Verständnis der Funktionsweise des Hauptzählers HZ sind in der Tabelle von Fig. 3 untereinander
die Ausgangssignale dargestellt, die für mehrere nacheinander dem Takteingang HZCL zugeführte Signale an den Ausgängen
der Zählerstufen erhalten werden. Zur Vereinfachung sind nur die Ausgangssignale an den vier Zählerstufen HZ1,
HZ2, HZ3 und HZ1O gezeigt. Die Signalwerte an den nicht negierenden Ausgängen HZQ1, HZQ2, HZQ3... HZQ1O stimmen
mit dem Inhalt der Zählerstufen überein. Für jeden Zählerstand ist der entsprechende digitale Zahlenwert mit dem
durch den Inhalt der Zählerstufe HZ1O bestimmten Vorzeichen angegeben. Ein Stern bezeichnet die Signale, die
entsprechend der Stellung des Mehrfachschalters S5 zum
Digital-Analog-Umsetzer DAU übertragen werden. Schließlich ist das Signal am Eingang HZU/D dargestellt, das die
Zählrichtung bestimmt und vom Ausgang AQ1 des Ausgangsregisters A kommt.
Es wird von der Anfangsstellung "O" ausgegangen, in der
alle Zählerstufen HZ1 bis HZ10 den Inhalt "O" haben. Dies
entspricht dem Zahlenwert "0". Der Inhalt "O" der Stufe HZ10 gibt das positive Vorzeichen an. Demzufolge werden
die Signale an den nicht negierenden Ausgängen HZQ1 bis HZQ9 zum Digital-Analog-Umsetzer DAU übertragen. Dieser
erzeugt eine Kompensationsspannung von 0 V.
Das Signal am Eingang HZU/D hat den Wert "1", der die Aufwärtszählrichtung bedeutet. Demzufolge bringt der
erste am Takteingang HZCL ankommende Impuls die Zählerstufe HZ1 in den Zustand "1", während die übrigen Zählerstufen
den Zustand "0" beibehalten. Dieser Zählerstand entspricht dem Zahlenwert "+1", der dem Digital-Analog-Umsetzer
DAU zugeführt wird. Dieser erzeugt eine positive Kompensationsspannung, deren Betrag der kleinsten
vorgesehenen Kompensationsspannungsstufe entspricht.
Wenn die auf diese Weise erzeugt Kompensationsspannung
noch nicht ausreicht, um die positive Gleichspannungskomponente der Analogspannung zu kompensieren, besteht
bei der Zuführung des nächsten Zählimpulses wieder das Signal "1" am Eingang HZU/D, so daß der Hauptzähler HZ
erneut in der Aufwärtsrichtung fortgeschaltet wird« Sein Zählerstand entspricht dann dem Zahlenwert "+2",
der zum Digital-Analog-Umsetzer DAU übertragen wird, der daraufhin eine entsprechend größere positive Kompensationsspannung
erzeugt.
Der gleiche Vorgang kann sich in der Aufwärtszählrich-
tung fortsetzen, bis ein Zählerstand erreicht ist, der
einem die vollständige Kompensation der Gleichspannungskomponente bewirkenden positiven Zahlenwert entspricht.
In Fig. 3 ist angenommen, daß beim Anlegen der nächsten Zählimpulse nach dem Erreichen des Zahlenwertes "+3" am
Hauptzähler die Abwärtszählrichtung eingestellt ist, was dann eintritt, wenn die zu kompensierende Gleichspannungskomponente niedriger wird. Die folgenden Zählimpulse werden
daher in der Abwärtsrichtung gezählt, so daß der Hauptzähler HZ die Zahlenwerte "+2" und "+1" in der
Rückwärtsrichtung durchläuft, bis er wieder den Zählerstand 11O" erreicht, in dem alle Zählerstufen HZ1 bis
HZ1O den Zustand "0" haben.
Beim nächsten in der Abwärtsrichtung gezählten Impuls gehen alle Zählerstufen HZ1 bis HZ1O in den Zustand "1".
"Dies entspricht dem höchstmöglichen Zählerstand des Binärzählers. Da die Zustandsänderung in der Zählstufe
HZ1O den Vorzeichenwechsel vom positiven zum negativen Vorzeichen bedeutet, würde der neue Zählerstand dem
Zahlenwert "-511" entsprechen, wenn weiterhin die direkten
Ausgangssignale von den Ausgängen HZQ1 bis HZQ9 zum
Digital-Analog-Umsetzer DAU übertragen würden. Dieser unerwünschte Zustand wird dadurch vermieden, daß gleichzeitig
der Mehrfachschalter S5 in die andere Schaltstellung gebracht wird, so daß nunmehr die Komplementärsignale
von den negierenden Ausgängen HZQ1 bis HZQ9 zum Digital-Analog-Umsetzer DAU übertragen werden. Dieser
empfängt daher an allen Signaleingängen den Digitalwert
"0", wobei der Signalwert "0" am Vorzeicheneingang das
negative Vorzeichen bedeutet, und die Signalwerte "0" an den übrigen Signaleingängen den Betrag "0" ergeben.
Der Digital-Analog-Umsetzer DAU interpretiert diesen
Zustand als den Zahlenwert "-0", der die Erzeugung einer
Kompensationsspannung von "-0 V" bewirkt.
Für den Digital-Analog-Umsetzer DAU ist somit ein Übergang vom Zahlenwert "+O" zum Zahlenwert "-O" erfolgt. Das zweifache
Auftreten des Zahlenwerts "0" ist jedoch bedeutungslos, da der Hauptzähler HZ in einem Regelkreis liegt, der
sich schließlich auf den erforderlichen Kompensationswert einspielt.
Beim nächsten in Abwärtsrichtung gezählten Impuls ändert sich nur der Inhalt der Zählerstufe HZ1 von "1" auf "0".
In den zum Digital-Analog-Umsetzer DAU übertragenen Signalen ergibt dies eine Änderung der letzten Binärstelle
von "0" auf "1", während alle übrigen Binärstellen und das Vorzeichen-Bit den Wert "0" beibehalten. Für den
Digital-Analog-Umsetzer DAU bedeutet dies den Zahlenwert "-1", der in eine negative Kompensationsspannung der
kleinsten Spannungsstufe umgesetzt wird.
Die weiteren in der Abwärtsrichtung gezählten Impulse ergeben die Zahlenwerte "-2" und "-3"» die in entsprechend
größere negative Kompensationsspannungen umgesetzt werden.
In Fig. ist angenommen, daß nach dem Erreichen des Zahlenwerts "-3" wieder ein Wechsel der Zählrichtung stattfindet,
-so daß der Hauptzähler der Reihe nach Zählerstände durchläuft, die den Zahlenwerten "-2", »-1», »-0% "+0",
"+1" entsprechen. Beim Übergang vom Zahlenwert "-0" zum
Zahlenwert "+0" erfolgt der Vorzeichenwechsel und die Umschaltung des Mehrfachschalters S5S so daß anschließend
der Digital -Analog-Umsetzer DAU wieder die direkten Ausgangssignale
von den Ausgängen HZQ1 bis HZQ9 empfängt.
Die vorstehende Schilderung läßt erkennen, daß der Haupt-
zähler HZ in Verbindung mit dem Vorzähler VZ einen Vorzeichenintegrator
bildet, der das Vorzeichen der Abtastwerte der Analogspannung fortlaufend integriert. Das
jeweils erreichte Integrationsergebnis enthält eine Aussage darüber, ob die Anzahl der positiven Abtastwerte
gleich, größer oder kleiner als die Anzahl der negativen Abtastwerte ist. Die Ausführung als Zähler hat den Vorteil,
daß er auch eine quantitative Aussage ergibt, die unmittelbar in eine entsprechende Kompensationsspannung
umgesetzt werden kann. Dieses Integrationsergebnis wird
mit dem Abtastwert so kombiniert, daß die gewünschte Kompensation der Gleichspannungskomponente eintritt.
In der dargestellten Schaltungsanordnung ist die Anzahl der Stufen des Hauptzählers HZ größer als die Anzahl der
Stufen des Ausgangsregisters A. Die Mehrfachschalter S4 und S5 sind so ausgebildet, daß die Ausgangssignale der
Stufen HZ1 bis HZ1O zum Digital-Analog-Umsetzer DAU durchgeschaltet werden können. Dabei enthält der Schalter
S5 neun Umschalter, mit denen die Ausgangssignale der Stufen HZ1 bis HZ9 zu den Eingängen 30 des Umschalters
S4 durchgeschaltet werden können. Das vom Ausgang HZQ1O abgegebene Signal der Stufe HZ10 ist direkt an einen
der Eingänge 30 gelegt. Der Mehrfachschalter S4 enthält zehn Umschalter, mit deren Hilfe er die seinen Eingängen
29 oder 30 zugeführten Signale zum Digital-Analog-Umsetzer DAU durchschalten kann. Die Ausgänge der Stufen A1
bis A8 sind so an die Eingänge 29 des Mehrfachschalters S4 geführt, daß der Ausgang der Stufe A1 zu dem Umschalter
führt, der auch für die Durchschaltung des Vorzeichensignals aus der Stufe HZ10 des Hauptzählers HZ zuständig
ist, und die Ausgänge der Stufen A2 bis A8 sind der Reihe nach an die Umschalter im Mehrfachschalter S4 angeschlossen,
die für die Durchschaltung der Signale aus den Stufen HZ9 bis HZ3 zuständig sind. Wegen der geringe-
312638Ό
ren Anzahl der Stufen im Ausgangsregister A bleiben in der
in Fig. mit vollen Linien dargestellten Schaltstellung der Umschalter im Mehrfachschalter S4 die Eingänge 29 der zwei
Umschalter unbelegt, die der gestrichelten Schaltstellung
die Ausgangssignale der Stufen HZ1 und HZ2 des Hauptzählers HZ zum Digital-Analog-Umsetzer DAU durchschalten.
Dies ist eine vorteilhafte Ausgestaltung der Schaltungsanordnung, weil dadurch erreicht wird, daß das Auflösungsvermögen der dem Komparator KOM zugeführten Kompensationsspannung kleiner als die noch aufzulösenden Änderungen des
der Eingangsklemme 10 zugeführten Abtastwerts sind. Somit haben beispielsweise Änderungen der Kompensationsspannung
um einen minimalen Änderungsschritt bei gleichbleibendem
Abtastwert an der Eingangsklemme 10 keine Änderung des Standes des Ausgangsregisters A zur Folge» Die Schaltungsanordnung
muß so ausgebildet sein, daß sie kleine Änderungen der Kompensationsspannung toleriert/ da die Schaltungsanordnung
selbst im eingeschwungenen Zustand systembedingte Änderungen der Kompensationsspannung um einen
Änderungsschritt in positiver und in negativer Richtung
aufweisen kann.
Diese Änderung der Kompensationsspannung im eingeschwungenen Zustand kann sich ergeben, weil der Komparator KOM
die exakte Gleichheit der seinen Eingängen 14 und 15 zugeführten
Spannungen nicht feststellen kannj er zeigt stets nur an, ob die seinem Eingang 14 zugeführte Spannung
höher oder niedriger als die seinem Eingang 15 zugeführte
Kompensationsspannung ist. Dies bedeutet, daß selbst nach Einstellen des richtigen Kompensationsspannungswerts der
Vorzähler VZ seinen Zählerstand "16" erreichen und damit die Abgabe eines Impulses an den Hauptzähler HZ auslösen
kann. Dieser Impuls, der die in der Stufe HZ1 gespeicherte Information ändert, hat zwar eine Änderung der vom Digital-Analog-Umsetzer
DAU erzeugten Kompensationsspannung
zur Folge, doch ist diese Änderung so gering, daß sie keine Auswirkung auf die im Ausgangsregister A enthaltene
Information zur Folge hat, wie oben bereits angegeben wurde.
In der beschriebenen Schaltungsanordnung ist der Wert der
jeweils benötigten !Compensationsspannung in digitaler
Form im Hauptzähler HZ gespeichert. Dies ergibt den Vorteil, daß die Einschwingzeit der Schaltungsanordnung nach
einer Betriebsunterbrechung stark verkürzt wird, da der Kompensationsspannungswert nicht erst in einer größeren
Anzahl von Betriebszyklen gebildet werden muß, sondern bereits in digital gespeicherter Form vorliegt. Dabei
kann angenommen werden, daß der nach einer Betriebsunterbrechung benötigte Kompensationsspannungswert wenig von
dem vor der Betriebsunterbrechung eingestellten Wert abweicht.
In der beschriebenen Schaltungsanordnung wird die der Eingangsklemme 10 zugeführte Analogspannung mit der in
der PCM-Technik üblichen Frequenz abgetastet, die beispielsweise in der Fernsprechtechnik 8 kHz beträgt.
Hierzu werden die Schalter S1 und S2 mit diese Folgefrequenz aufweisenden Impulsen SW1 aus der Steuerschaltung
STS jeweils kurzzeitig in die mit gestrichelter Linie angegebene Schaltstellung umgeschaltet. In der Pause zwischen
zwei Abtastimpulsen erfolgt die Umsetzung in den schließlich im Ausgangsregister A gebildeten Digitalwert,
wie oben ausführlich erläutert wurde. Für diesen Umsetzungsvorgang wird nicht der gesamte zwischen zwei Abtastimpulsen
zur Verfügung stehende Zeitraum benötigt. Im Anschluß an den Umsetzungsvorgang wird noch vor einem
neuen Abtastimpuls die Kompensationsspannung durch Umsetzen der im Hauptzähler HZ enthaltenen Information erzeugt
und an den Eingang 15 des Komparators KOM angelegt.
Für die Analog-Digital-Umsetzung des anschließend abgetasteten Analogspannungswerts wird die Kompensationsspannung am Kondensator C2 gespeichert.
Der in Fig.1 dargestellte Komparator KOM hat zwei Funktionen;
er kombiniert die seinen Eingängen 14 und 15 zugeführten Spannungen durch Differenzbildung und er entscheidet,
ob das Kombinationsergebnis über oder unter einem vorbestimmten Schwellenwert liegt» Der Komparator KOM könnte daher auch
aus einem Summierglied und einer Schwellenwertschaltung bestehen.
Die Schalter S3 und S4 ermöglichen die doppelte Ausnutzung des Digital-Analog-Umsetzers DAU5 nämlich einmal für die
Umsetzung des analogen Abtastwerts in einen digitalen Abtastwert und einmal für die Erzeugung der Kompensationsspannung. Es wäre auch möglich, für jede dieser Funktionen
einen eigenen Digital-Analog-Umsetzer zu verwenden, so daß sich dann die Schalter S3 und S4 sowie der Kondensator C2
erübrigen würden.
Die Umschalter in den Mehrfachschaltern S4 und S5 sind in der Praxis elektronische Schalter aus komplementär gesteuerten
Feldeffekttransistoren.
Die beschriebene Schaltungsanordnung kann in Form einer integrierten Schaltung aufgebaut werden, so daß sie
kostengünstig in großen Stückzahlen produziert werden kann. Sie kann überall dort eingesetzt werden, wo Signale
unter Anwendung der Pulscodemodulationsverfahrens übertragen werden sollen, beispielsweise in der Fernsprechtechnik
und bei der digitalen Ton·= oder Bildaufzeichnung.
Leerseite
Claims (1)
-
Patentanwälte.,· • ·- - ' ι : Dipl -Ing Dipl.-Chem Dipl-lng E. Prinz Dr. G. Hauser G. Leiser Ernsbergerstrasi. e 19 8 München 60 3. Juli 1981TEXAS INSTRUMENTS DEUTSCHLAND GMBH Haggertystraße 1
FreisingUnser Zeichen; T 3400Patentansprüchey. Schaltanordnung zum Umsetzen eines analogen Wechselspannungssignals in ein digitales Signal mit einer Abtastvorrichtung, die das analoge Wechselspannungssignal zyklisch abtastet und analoge Abtastwerte bildet, und einem Analog-Digital-Umsetzer zum Umsetzen der analogen Abtastwerte in digitale Abtastwerte, gekennzeichnet durch einen Vorzeichenintegrator (VZ, HZ), der die Vorzeichen der digitalen Abtastwerte integriert, einen Kompensationsspannungsgenerator (DAU), der abhängig vom Integrationsergebnis eine Kompensationsspannung erzeugt, und eine Kombinationsschaltung (KOM), der die Kompensationsspannung mit dem analogen Abtastwert aus der Abtastvorrichtung kombiniert und das Kombinationsergebnis an den Analog-Digital-Umsetzer (A, STS, DAU, KOM) anlegt.2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Vorzeichenintegrator (VZ, HZ) ein Zähler ist, dessen Zählrichtung abhängig vom Vorzeichen des digitalen Abtastwerts umschaltbar ist.8.1.3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Kompensationsspannungsgenerator ein Digital-Analog-Umsetzer (DAU) ist, der die durch den Stand des Zählers (VZ, HZ) repräsentierte Information in die Kompensationsspannung umsetzt.4. Schaltungsanordnung nach Anspruch 3f dadurch gekennzeichnet, daß ein Speicherelement (C2) vorgesehen ist, das die vom Kompensationsspannungsgenerator abgegebene Kompensationsspannung speichert.5. Schaltungsanordnung nach Anspruch 2, 3 oder 4, dadurch ge kennzeichnet, daß der Zähler einen Vorzähler (VZ) und einen Hauptzähler (HZ) enthält und daß eine Decodierschaltung (N) vorgesehen ist, die das Erreichen des der halben Zählkapazität des Vorzählers (VZ) entsprechenden Zählerstandes feststellt und abhängig davon ein Signal an den Fortschalteingang (HZCL) des Hauptzählers (HZ) anlegt und die Rückstellung des Vorzählers (VZ) auslöst.6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Decodierschaltung eine NOR-Schaltung (N) ist, die einen mit dem negierenden Ausgang der höchstwertigen Stufe (VZ5) des Vorzählers (VZ) verbundenen Eingang und mit den nicht negierenden Ausgängen der übrigen Stufen (VZ1 bis VZ4) des Vorzählers (VZ) verbundene Eingänge aufweist, daß der Ausgang (31) der NOR-Schaltung (N) mit dem Takteingang (HZCL) des Hauptzählers (HZ) verbunden ist und daß an den Ausgang (31) der NOR-Schaltung (N) eine bistabile Kippschaltung (FF) angeschlossen ist, die beim Auftreten eines Ausgangssignals am Ausgang (31) der NOR-Schaltung (N) ein Rückstellsignal an den Rückstelleingang (VZR) des Vorzählers (VZ) abgibt.7. Schaltungsanordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Anzahl der Stufen des Hauptzäh-lers (HZ) größer als die Anzahl der Bits der digitalen Abtastwerte ist.8. Schaltungsanordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß zwischen den Digital-Analog-Umsetzer (DAU) und die nicht negierenden Ausgänge (HZQ1 bis HZQ9) sowie die negierenden Ausgänge (HZQ1 bis HZQ9) der Stufen (HZ1 bis HZ9) des Hauptzählers (HZ) mit Ausnahme der höchstwertigen Stufe (HZ1O) des Hauptzählers (HZ) ein Mehrfachschalter (S5) eingefügt ist, der abhängig von der Information in der höchstwertigen Stufe (HZ1O) des Hauptzählers (HZ) so umschaltbar ist, daß die von den nicht negierenden Ausgängen (HZQ1 bis HZQ9) oder die von den negierenden Ausgängen (HZQ1 bis HZQ9) der Stufen (HZ1 bis HZ9) des Hauptzählers (HZ) abgegebenen Signale zum Digital-Analog-Umsetzer (DAU) durchgeschaltet werden.9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß der Mehrfachschalter komplementär geschaltete Feldeffekttransistoren enthält.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3126380A DE3126380A1 (de) | 1981-07-03 | 1981-07-03 | "schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal" |
EP82105712A EP0069317A1 (de) | 1981-07-03 | 1982-06-28 | Schaltungsanordnung zur Umsetzung analoger Wechselspannung in ein digitales Signal |
US06/394,980 US4524346A (en) | 1981-07-03 | 1982-07-02 | Circuit arrangement for converting an analog AC voltage signal to a digital signal |
JP57115280A JPS5838030A (ja) | 1981-07-03 | 1982-07-02 | アナログ交流電圧信号をデジタル信号へ変換するための回路構成 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3126380A DE3126380A1 (de) | 1981-07-03 | 1981-07-03 | "schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal" |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3126380A1 true DE3126380A1 (de) | 1983-01-20 |
Family
ID=6136088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3126380A Ceased DE3126380A1 (de) | 1981-07-03 | 1981-07-03 | "schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal" |
Country Status (4)
Country | Link |
---|---|
US (1) | US4524346A (de) |
EP (1) | EP0069317A1 (de) |
JP (1) | JPS5838030A (de) |
DE (1) | DE3126380A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4232101A1 (de) * | 1992-09-25 | 1994-03-31 | Rohde & Schwarz | Schaltung zum Unterdrücken störender Gleichspannungsanteile von Wechselspannungssignalen |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6089167A (ja) * | 1983-10-22 | 1985-05-20 | Ricoh Co Ltd | 多ノズル記録における印写ずれ防止方法 |
US5245340A (en) * | 1989-06-27 | 1993-09-14 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Communications | Digital transmultiplexer with automatic threshold controller |
US5053770A (en) * | 1990-05-18 | 1991-10-01 | Analogic Corporation | Digital autozero circuit operable in a plurality of modes with separate storage for offset corrections for each mode |
SE515322C2 (sv) * | 1995-03-07 | 2001-07-16 | Saab Automobile | Elektroniskt styrd strömställarkrets |
US7489263B1 (en) | 2007-09-28 | 2009-02-10 | Cirrus Logic, Inc. | Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application |
US7492296B1 (en) | 2007-09-28 | 2009-02-17 | Cirrus Logic, Inc. | Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with input signal and common-mode current nulling |
GB201006394D0 (en) * | 2010-04-16 | 2010-06-02 | Dyson Technology Ltd | Controller for a brushless motor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1289104B (de) * | 1966-09-16 | 1969-02-13 | Siemens Ag | Einrichtung zur Umsetzung eines Analogsignals in ein pulscodemoduliertes Signal |
DE1537188A1 (de) * | 1966-11-22 | 1970-02-19 | Int Standard Electric Corp | Anordnung zur Nullpunktsnachregelung eines Coders in Pulseodemodulationssystemen |
DE2636241A1 (de) * | 1976-08-12 | 1978-02-16 | Telefonbau & Normalzeit Gmbh | Verfahren zur umwandlung von pam-signalen einer fernmelde-, insbesondere fernsprechvermittlungsanlage in pcm-signale |
CH621023A5 (de) * | 1976-04-01 | 1980-12-31 | Int Standard Electric Corp |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3654560A (en) * | 1970-06-26 | 1972-04-04 | Keithley Instruments | Drift compensated circuit |
US3740532A (en) * | 1971-05-25 | 1973-06-19 | Kureha Chemical Ind Co Ltd | Digital counter averaging system |
FR2171960B1 (de) * | 1972-02-17 | 1978-03-03 | Labo Cent Telecommunicat | |
JPS547525B2 (de) * | 1973-12-28 | 1979-04-07 | ||
JPS6011849B2 (ja) * | 1976-02-10 | 1985-03-28 | 日本電気株式会社 | オフセツト補償回路 |
FR2396463A1 (fr) * | 1977-06-30 | 1979-01-26 | Ibm France | Circuit pour compenser les decalages du zero dans les dispositifs analogiques et application de ce circuit a un convertisseur analogique-numerique |
JPS55143855A (en) * | 1979-04-25 | 1980-11-10 | Fujitsu Ltd | Offset compensating circuit |
JPS5952574B2 (ja) * | 1979-06-04 | 1984-12-20 | 富士通株式会社 | オフセット補償回路 |
-
1981
- 1981-07-03 DE DE3126380A patent/DE3126380A1/de not_active Ceased
-
1982
- 1982-06-28 EP EP82105712A patent/EP0069317A1/de not_active Withdrawn
- 1982-07-02 JP JP57115280A patent/JPS5838030A/ja active Pending
- 1982-07-02 US US06/394,980 patent/US4524346A/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1289104B (de) * | 1966-09-16 | 1969-02-13 | Siemens Ag | Einrichtung zur Umsetzung eines Analogsignals in ein pulscodemoduliertes Signal |
DE1537188A1 (de) * | 1966-11-22 | 1970-02-19 | Int Standard Electric Corp | Anordnung zur Nullpunktsnachregelung eines Coders in Pulseodemodulationssystemen |
CH621023A5 (de) * | 1976-04-01 | 1980-12-31 | Int Standard Electric Corp | |
DE2636241A1 (de) * | 1976-08-12 | 1978-02-16 | Telefonbau & Normalzeit Gmbh | Verfahren zur umwandlung von pam-signalen einer fernmelde-, insbesondere fernsprechvermittlungsanlage in pcm-signale |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4232101A1 (de) * | 1992-09-25 | 1994-03-31 | Rohde & Schwarz | Schaltung zum Unterdrücken störender Gleichspannungsanteile von Wechselspannungssignalen |
Also Published As
Publication number | Publication date |
---|---|
US4524346A (en) | 1985-06-18 |
EP0069317A1 (de) | 1983-01-12 |
JPS5838030A (ja) | 1983-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3686697T2 (de) | Fehlertoleranter kodierer zur umwandlung eines thermometerkodes in einen binaeren kode. | |
DE2315986C3 (de) | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer | |
DE2605724C2 (de) | Digital-Analog-Umsetzer für PCM-codierte Digitalsignale | |
DE68926734T2 (de) | Mit schrittweiser Annäherung arbeitendes Analog-Digitalwandlungsgerät | |
DE2549626A1 (de) | Analog-digital-wandler | |
DE2753616A1 (de) | Verfahren und einrichtung zum umsetzen von impulskodemodulierter information in einen impulsdichtekode | |
DE2216349C3 (de) | Analog-Digital-Umsetzer für bipolare Eingangssignale | |
DE2451983A1 (de) | Digital-/analogwandler | |
DE3329242A1 (de) | Schaltungsanordnung zum ueberpruefen des zeitlichen abstands von rechtecksignalen | |
DE3126380A1 (de) | "schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal" | |
DE2534109B2 (de) | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Dighal-Signale und von Digital-Signalen in Analog-Signale | |
DE1276736B (de) | Schaltung zur Verstaerkungssteuerung | |
DE3033914A1 (de) | Digital/analog-umsetzer und pcm-codierer damit. | |
DE2229398A1 (de) | Differentielles Puls-Code-Modulations-System mit periodischer Änderung des Modulator-Schrittes | |
DE2813338C2 (de) | "Anordnung zum interpolierenden Umcodieren eines Deltamodulationssignals" | |
DE2552369C2 (de) | Schaltungsanordnung zum Umwandeln eines analogen Signals in ein digitales, pulscodemoduliertes (PCM)-Signal | |
DE1300967B (de) | Rueckkopplungscoder fuer die Pulscodemodulation | |
DE2734724A1 (de) | Digital-analog-wandler | |
DE2205474C3 (de) | Bezugssignalgenerator für PuIs-Code-Modulation | |
DE2439712C2 (de) | PCM-Codierer | |
DE2624173A1 (de) | Signal-erkennungsschaltung | |
DE3342739C2 (de) | A/D- und D/A-Wandlung | |
DE2432976A1 (de) | Codier- und decodiereinrichtung fuer zeitmultiplex-fernsprechsysteme | |
DE2451356A1 (de) | Nichtlinearer digital-analog-wandler | |
DE1142385B (de) | Anordnung zur nichtlinearen Codierung und Decodierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H03M 1/10 |
|
8131 | Rejection |