DE2439712C2 - PCM-Codierer - Google Patents

Description

Fig. 2 eine Ausführungsmöglichkeit für ein digitales Filter für die Anordnung nach Fig. 1,

F i g. 3 eine andere Ausführung für ein digitales Filter für die Anordnung nach Fig. 1,

F i g. 4 ein logisches Schaltbild einer praktischen Ausführung des digitalen Filters nach F i g. 3 und

F i g. 5 ein Blockschaltbild einer Abwandlung der Anordnung nach F' g. 1.

Bei der in F i g. 1 dargestellten Anordnung wird ein

wird erreicht, daß ein wirksames Ausgangssignal von der ersten S'tufe 30 nur einmal alle 504 Worte abgenommen wird. Die anderen 503 Berechnungen werden nicht benötigt, so daß in einem Vielfachsystem die erste Stufe 30 im Zeitvielfach auch für andere Kanäle arbeiten kann.

Fig.4 zeigt eine Ausführungsmöglichkeit für die zwei Stufen der Filter nach Fig.3 unter Verwendung von Zählern. Die zweite Stufe kann ein einfacher 9-Bit-

pulsdichtemoduliertes Signal PDM an ein digitales FiI- io Vorwärtszähler 41 sein, der mit jeder 16-kHz-Periode

ter 10 angelegt, das so ausgebildet ist, daß es so weit wie gelöscht wird. Am Ende einer solchen Periode enthält möglich Geräusche hoher Frequenzen unterdrückt. Das
gefilterte Signal wird dann an einen Abtastkreis 11 an

gelegt, der jede /me Gruppe von η Impulsen durchschal-

der Zähler die Summe der letzten 504 Bit des pulsdichtemodulierten Signales und muß mit 32 multipliziert werden, damit das richtige Resultat erhalten wird. Diese tet. Als Beispiel soll ein System betrachtet werden, in 15 Multiplikation geschieht durch Verschiebung um fünf dem die Rate der Pulsdichtemodulation 8,064 Mb/s be- Bit bei der Übertragung in das Register 43. Die erste trägt. Das Ausgangssignal des Filters kann als ein willkürlicher Strom von Worten mit 14 Bit betrachtet wer

den, die eine Wortrate von 8,064 Millionen Worte pro

Stufe des Filters kann als ein Fünf-Bit-V01 wärtszähler 45 mit einem Addierer 46 und einem Akkumulator 42 realisiert werden, durch die für eine Periode von 31 Bit

Sekunde haben. Wenn jetzt jedes 504. Wort mit !4 Bit 20 der Inhalt des Zählers in ein Register 40 gezählt wird.

durchgeschaltet wird, erhält man am Ausgang '-in PCM-Signal mit 16.000 Worten pro Sekunde. Mit diesen Zahlen hat man ein System, das bei den augenblicklich entwickelten digitalen Frequenzmultiplextelefonsystemen einsetzbar ist

In Fig.2 ist das digitale Filter als zweistufiges Filter dargestellt. Jede Stufe hat ein getrenntes nicht-rekursives Filter mit Anzapfungen mit dem Verstärkungsfaktor 1. Die erste Stufe 20, an die das pulsdichtemodulierte

Am Ende dieser Periode ist das erste Bit vom Pulsdichtemodulator einmal gezählt worden, das zweite Bit zweimal, das dritte Bit dreimal, usw. Im Addierer 47 wird das Ausgangssignal des Registers 43 zu dem in der Verzögerungseinrichtung 44 um eine 16-kHz-Periode verzögerten Ausgangssignal des Registers 40 addiert und davon das unverzögerte Ausgangssignal des Registers 40 abgezogen. Am Ausgang der an die Addierstufe angeschlossenen Serienparallelwandler48 und 49 erhält

Signal PDM angelegt wird, hat 32 Abschnitte. Die Aus- 30 man dann ein 14-Bit-PCM-Wort mit der 16-kHz-Rate.

gangssignale aller 32 Abschnitte werden an eine Sum- In der Praxis kanu angenommen werden, daß die

mierungsschaltung 21 angelegt. Das Ausgangssignal der pulsdichtemodulierten Eingangsbits die Werte 0 oder

Torschaltung 21 ist ein Datenstrom mit der gleichen +1 haben. Bei fehlendem Eingangssignal ist das puls-

Wortrate wie beim pulsdichtemodulierten Eingangssi- dichtemodulierte Ausgangssignal eine Folge 101010...,

gnal. jedoch jetzt in der Form von Worten mit fünf Bit 35 und der Umwerter gibt dann eine feste Vorspannung ab.

Dieses Ausgangssignal mit fünf Bit wird dann an die die 252 · 32 geringstwertigen Bits entspricht. Um dieses

zweite Stufe 22 angelegt die ähnlich der ersten Stufe ist, zu verhindern, ist es vorteilhaft, den 9-Bitzähler 41 auf

jedoch mit 504 Abschnitten. Die Ausgangssignale aller —252 einzustellen, statt ihn zu löschen. Der Zähler

Abschnitte der zweiten Stufe werden ebenfalls sum- bleibt wie bisher mit der Ausnahme, daß dem höchst-

miert, und das Ausgangssignal der SummierungEtor- 40 wertesten Bit das Gewicht—256 zugeordnet wird. Das

schaltung 23 ist jetzt ein Datenstrom in Form von Übertragungsregister 43 muß so geändert werden, daß

14-Bit-Worten die die gleiche Wortrate wie das puls- das Vorzeichenbit zu den Extrabits weitergeliitet wird,

dichtemodulierte Eingangssignal haben. Dieses Aus- wenn die Wortlänge vergrößert wird, z. B. auf 18 Bit, um

gangssignal wird an den Abtastkreis 11 in Fig. 1 ange- eine Kompabilität mit bestimmten Frequenzmultiplex-

lcgt, der jedes 504. Wort mit 14 Bit als PCM-Ausgangs- 45 systemen zu ermöglichen.

signal durchschaltet. Bei der in F i g. 5 dargestellten Anordnung ist das digi-Ein anderer möglicher Aufbau des Filters ist in F i g. 3 tale Filter in zwei Stufen aufgeteilt. Das pulsdichtemodargestellt. Während in F i g. 2 die zwei Stufen hinter- dulierte Eingangssignal wird zuerst in dem Filter 50 digieinander geschaltet waren, sind sie in Fig. 3 parallelge- tal gefiltert und man erhält 14-Bit-Worte, die in dem schaltet. Die erste Stufe 30 hat 31 Anzapfungen, von 50 Abtastkreis 51 mit 32 kHz abgetastet werden. In einem denen jede tine gewichtete Verstärkung hat, von der zweiten Filter 52 findet dann wiederum eine digitale Verstärkung 1 an der letzten Anzapfung bis zur Ver- Filterung statt, deren Ausgangssignai in dem Abtaststärkung χ 31 an der ersten Anzapfung. Die Ausgangs- kreis 53 mit 16 kHz abgetastet wird. Man kann dadurch signale der Anzapfungen werden in der Summierschal- auf ein teueres Tief-aß-LC-Filter am Anaiojpeingang tung 32 aufsummiert, und das summierte Ausgangssi- 55 verzichten, wenn das Eingangssignal Komponenten augnal wird dann an eine Verzögerungseinrichtung 33 für ßerhalb der gewünschten Bandbreite enthält, und dafür

Worte angelegt. Das verzögerte Ausgangssignal wird dann in der Summierungsstufe 35 von dem unverzögerten Ausgangssignal abgezogen. An die zweite Stufe 36, die 504 Anzapfungen mit der Verstärkung 1 hat, wird das pulsdichtemodulierte Signal PDM gleichfalls angelegt. Die Ausgangssignale der Anzapfungen werden in der Summierschaltung 37 aufsummien. Die AusgHngssignale der Summierschaltungen 35 und 37 werden dann in der Summierschaltung 38 zusammenaddicrt. Das Ausgangssignui dieser Schaltung 38 wird dann ebenfalls an den Abtastkreis 11 in F i g. 1 angelegt. Durch die Einfügung der Verzögerungseinrichtung 33

ein billigeres RC-Filter einsetzen.

Hierzu 3 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Schaltungsanordnung zur Umwandlung eines analogen Eingangssignals in ein PCM-kodiertes digitales Ausgangssignal, dadurch gekennzeichnet, daß sie einen ersten Teil aufweist, der das analoge Eingangssignal in ein pulsdichtemoduliertes Signal umwandelt und einen zweiten Teil, der das pulsdichtemoduüerte Signal in das PCM-Signal umwandelt

2. Schaltungsanordnung nach Anspruch I₁ dadurch gekennzeichnet, daß der zweite Teil aus einem digitalen Filter (10) mit Tiefpaßcharakteristik besteht, an das das pulsdichtemodulierte Signal angelegt wird, und aus logischen Schaltkreisen (11), an die die Ausgangssignale des digitalen Filters (10) angelegt werden und die jedes /me n-Bit-Wort als pulsdichtemoöuiiertes Signal (PCM) abgeben.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das digitale Filter zwei nicht rekursive Mehrabschnittsfilterstufen (20, 22) mit Anzapfungen mit der Verstärkung 1 enthält, daß die Ausgänge aller Abschnitte jeder Stufe an je eine stufenindividuelle Summierschaltung (21, 23) angelegt werden, daß das pulsdichtemodulierte Signal an den Eingang einer Stufe angelegt wird, die summierten Ausgangssignale dieser Stufe an den Eingang der zweiten Stufe angelegt werden und die summierten Ausgangssig.iale der zweiten Stufe an die logischen Schaltkreise.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, da3 da' digitale Filter eine erste Mehrabschnittsfilterstufe (30) enthält, deren Anzapfungen ansteigend gewichtctc Verstärkungen haben, wobei die Verstärkung an der ersten Anzapfung den Wert 1 hat, daß die Ausgangssignale aller dieser Abschnitte an eine erste Summierstufe (32) angelegt werden, daß die summierten Ausgangssignale an eine Verzögerungsanordnung (33) angelegt werden, daß ein Subtraktionskreis (35) vorgesehen ist, in dem das Eingangssignal der Verzögerungsanordnung von ihrem Ausgangssignal abgezogen wird, daß das digitale Filter weiterhin eine zweite nicht rekursive Mehrabschnittsfilterstufe (36) mit Anzapfungen mit der Verstärkung 1 enthält, daß das pulsdichtemodulierte Signal (PDM) an den Eingang dieser zweiten Stufe angelegt wird, deren Ausgangssignale an eine zweite Summierstufe (37) angelegt werden und daß eine dritte Summierstufe (38) vorgesehen ist, in der die Ausgangssignale der zweiten Summierstufe (37) und der Subtrahierstufe (35) zusammengefaßt werden und das Eingangssignal für die logischen Schaltkreise bilden.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Filterstufe einen getakteten Digitalzähler (45) und einen Akkumulator (42) enthält, mit denen der Inhalt des Zählers in ein Register (40) entsprechend dem Zustand des pulsdichtemodulierten Signales addiert wird.

6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die zweite Filterstule einen Vorwärtszähler (41) enthält, der durch das pulsdichtemoduüerte Signal weitergeschaltet wird, daß der Zähler periodisch zurückgestellt wird und daß der Inhalt des Zählers unmittelbar vor jeder Rückstellung multipliziert wird.

Die Erfindung betrifft eine Schaltungsanordnung zur Umwandlung eines analogen Eingangssignals in ein PCM-codiertes digitales Ausgangssignal.

Eine derartige Schaltungsanordnung ist beschrieben in den SEL-Nachrichten 16 (1968) Heft 1, Seite 1 bis

7. Sie wird auch als PCM-Codierer bezeichnet. Bei diesem PCM-Codierer wird das kontinuierliche Eingangssignal in regelmäßigen Zeitabständen abgetastet, so daß diskrete Amplitudenwerte, die Analogwerte sind, entstehen. Diesen Schritt nennt man Pulsamplitudenmodulation (PAM). Erst bei der Quantisierung und Digitalisierung der PAM-Signale entsteht ein digitales Signal. Die meisten Schaltkreise eines solchen PCM-Codierers sind daher Analogschaltkreise. Im Zuge der zunehmenden Verbreitung von digitalen Schaltkreisen wäre ein PCM-Codierer interessant, bei dem die Digitalisierung der Eingangssignale bereits in einem früheren Stadium stattfindet, als dies beim bekannten PCM-Codierer der Fall ist.

Ein von dem bekannten PCM-Codierer grundsätzlich verschiedener Codierer oder Modulator ist ein Delta-Sigma-Modulator, der ein kontinuierliches analoges Eingangssignal in ein digitales Delte-Sigma-moduliertes Signal umsetzt Diese Modulation, die aus dem Aufsatz von H. Inose et al »New Modulation Technique simplifies Circuits«, Electronics, January 25,1963, Seite 52 bis 55 bekannt ist, wird auch als Pulsdichtemodulation bezeichnet.

Bei einem Pulsdjchtemodulationssystem wird die augenblickliche Amplitude eines analogen Eingangssignals durch das Verhältnis von Bits mit dem Wert 1 zu Bits mit dem Wert 0 in einem binären Signal dargestellt. Während bei einem üblichen PCM-System die Ausgangsbitrate im wesentlichen das Produkt der Abtastrate und der Zahl der Bits je Wort ist, z. B. 64 kHz für ein 8-Bit-Codewort mit einer Abtastrate von 8 kHz für einen Sprachkanal von 0 bis 4 kKz, muß in einem PuIsdichtemodulationssystem für den ^Liehen Kanal eine Bitrate von 8 MHz vorgesehen werden.

Ein System, bei dem pulsdichtemodulierte Signale übertragen werden, ist daher aus übertragungstechnischen Gründen einem PCM-System unterlegen.

Aus »The Bell System Technical Journal«, Vol. 52, Nr. 2, Febr. 1973, Seiten 183 bis 204, ist ein PCM-Codierer bekannt, der das analoge Eingangssignal zunächst in ein delta-moduliertes digitales Signal, dann dieses mittels eines Vorwärts-Rückwärtszählers in ein absolut codiertes Signal umsetzt und dieses nach digitaler Filterung in ein PCM-Signal umsetzt.

Die bekannten Nachteile der Deltamodulation, daß keine Gleichstromanteile übertragbar sind, daß Fehler sich fortpflanzen, der als »slope overload« bekannte Nachteil u. ä. sind auch bei diesem PCM-Codierer unverändert vorhanden.

Es ist daher die Aufgabe der Erfindung, eine Schaltungsanordnung zur Umwandlung eines analogen Eingangssignals in ein PCM-codiertes digitales Ausgangssignal anzugeben, die die Nachteile des vorstehend genannten PCM-Codierers vermeidet.

Die Aufgabe wird wie im Patentanspruch 1 angegeben gelöst, Weiterbildungen ergeben sich aus den Unteransprüchen.

Die Erfindung wird nun anhand der in den Zeichnungen dargestellten Ausführungsbeispiele näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild einer Anordnung zur Umwandlung von Pulsdichteniodulation in Pulscodemodulation.