DE3221483A1

DE3221483A1 - Analog/digital-wandler mit einer selbstvorspannungsschaltung

Info

Publication number: DE3221483A1
Application number: DE19823221483
Authority: DE
Inventors: Masaru Yamato Kanagawa Moriyama
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1981-06-08
Filing date: 1982-06-07
Publication date: 1983-01-05
Also published as: GB2102643B; US4498072A; FR2507413A1; GB2102643A; KR890001261B1; JPS57202128A; NL8202288A; KR840001020A; DE3221483C2; CA1187185A; FR2507413B1

Description

TD- .".""JiA."*.."" .""..". Patentanwälte und

EDTKE — DUHLING* TV iXlNNjE". . .". y Vertreter beim EPA

gm^ _n ""' j\ "··**··* '--■-:.- Dipl.-lng. H. Tiedtke

VaRUPE - PeLLMANN - IaRAMS Dipl.-Chem. G. Bühling

Dipl.-lng. R. Kinne Dipl.-lng. R Grupe

- 4 - ' Dipl.-lng. B. Pellmann

• Dipl.-lng. K. Grams

Ti O O 1 / QQ Bavariaring 4, Postfach 202403

OLL I 4 O O 8000 München 2

Tel.: 089-539653

Telex: 5-24845 tipat

cable: Germaniapatent München

7, Juni 1982

DE 2205

case G4-8212-MN

Victor Company of Japan, Limited Yokohama, Japan

Analog/Digitai.-Wandler mit einer Selbstvorspannungsschaltung

Die Erfindung bezieht sich allgemein auf Analog/Digital-Wandler zur Umsetzung von analogen Signalen wie Tonfrequenzsignalen in digitale Signale wie Impulscodemodulations- bzw. PCM-Signale. Im einzelnen betrifft die Erfin dung ein Verfahren zur Verringerung von Störungen, die bei der Analog/Digital-Umsetzung aufzutreten pflegen.

In der letzten Zeit sind auf dem Markt Impulscodemodulations-Aufzeichnungsgeräte zum Aufzeichnen von PCM-Signalen mittels eines Magnetbandgeräts oder dergleichen sowie Wiedergabegeräte für die Reproduktion von PCM-Schallplatten erschienen, auf denen Tonfrequenzssignale als PCM-Signale aufgezeichnet sind. Zur Gestaltung der PCM-Geräte für eine allgemeine breite Anwendung ist es erforderlich, sie den Kunden zu geringen Kosten zu liefern. Es sind jedoch mancherlei Probleme zu lösen, um PCM-Einrichtungen mit einer vorgegebenen Leistungsfähigkeit unter Verwendung kostengünstiger Schaltungsteile zu gestalten.

A/22

Deutsche Bank (München) KIo. 51/61070 Dresdner Bank (München) KIo. 3939 B44 Postscheck (München) Kto. 670-43-804

-5- DE 2205

Eines dieser Probleme besteht darin, einen nachstehend als A/D-Wandler bezeichneten Analog/Digital-Wandler mit einer vorgegebenen Leistungsfähigkeit unter geringen Kosten zu erzielen, der zum Umsetzen von analogen Signalen in digitale Signale eingesetzt wird

Als A/D-Wandler sind mancherlei Arten von einem Integrations-Wandler bis zu einem Hochgeschwindigkeits-Parallel-Wandler bekannt, wobei im Hinblick auf hohe Geschwindigkeit, die Genauigkeit und die Kosten gewöhnlich zur A/D-Umsetzung eines Tonfrequenzsignals ein Wandler mit aufeinanderfolgendem Vergleich bzw. sukzessiver Approximation, nämlich schrittweiser Näherung eingesetzt wird. Da ferner das umzusetzende Eingangssignal ein Wechselstromsignal _mit positiver und negativer Polung ist, wird gewöhnlich ein A/D-Wandler mit binärer Versetzung bzw. binärem Offset eingesetzt, der eine Gleichvorspannung auf einem Wert an der Hälfte des vollen Umsetzungsbereichs hat.

Bei einem derartigen herkömmlichen A/D-Wandler kann jedoch aus verschiedenerlei Gründen in Verbindung mit dem werthöchsten Bit MSB, das an einen in dem A/D-Wandler verwendeten D/A-Wandler angelegt wird, eine Fehlerspannung auftreten. Eine derartige Fehlerspannung bewirkt einen fal-

*° sehen logischen Zustand des werthöchsten Bits, woraus sich ein falsches analoges Ausgangssignal des D/A-Umsetzers ergibt. Dieses fehlerhafte analoge Ausgangssignal wird mit dem analogen Eingangssignal verglichen, wodurch dem analogen Eingangssignal unerwünschte Störsignale über-

lagert, werden. Im einzelnen verschlechtern sich bei kleiner Amplitude des analogen Eingangssignals die überlagerten Störsignale die Qualität des Tonfrequenzsignals, das durch Decodierung des digitalen Ausgangssignals des A/D-Wandlers reproduziert wird.
35

-6- DE 2205

Dieses Problem des Einführens von Störsignalen kann zwar bei Verwendung kostspieliger Bauteile hoher Genauigkeit für den Aufbau des A/D-Wandlers verhindert werden, jedoch steigen durch ein derartiges Vorgehen die Herstellungskosten, so daß es für A/D-Wandler für allgemeine breite Anwendung nicht geeignet ist.

Die Erfindung ist auf das Beheben der vorstehend beschriebenen Unzulänglichkeiten gerichtet, die den herkömmlichen A/D-Wandlern anhaften.

Der Erfindung liegt daher die Aufgabe zugrunde, einen A/D-Wandler zu schaffen, der insofern zufriedenstellende Eigenschaften hat, als auf einem fehlerhaften werthöchsten Bit beruhende Störsignale wirkungsvoll verhindert werden können.

Gemäß einem Merkmal des erfindungsgemäßen Wandlers ist eine automatische bzw. Selbstvorspannungsschaltung so gestaltet, daß eine Bezugsspannung eines Vergleichers, der auf eine Spannung an einem Summierpunkt anspricht, an dem das analoge Eingangssignal, ein analoges Ausgangssignal eines D/A-Wandlers und eine Versetzungsvorspannung addiert werden, in der Weise verändert wird, daß dem analogen Eingangssignal überlagerte Störungen nicht zu der Erzeugung eines fehlerhaften Ausgangssignals des Vergleichers führen, wenn die Amplitude des Eingangssignals unterhalb eines vorbestimmten Pegels liegt. Die Bezugsspannung ändert sich mit einem Anstieg der Amplitude des Ein-

gangssignals, so daß ein ausreichender Dynamikbereich gewährleistet werden kann.

Der erfindungsgemäße A/D-Wandler hat einen Vergleicher, der ein analoges Eingangssignal mit einem Bezugssignal

vergleicht, um ein Ausgangssignal zu erzeugen, wenn das Eingangssignal größer als das Bezugssignal ist, und der

322U83

-7- DE 2205

zwei Eingänge hat, an denen er jeweils das Vergleichs-Eingangssignal und das Bezugssignal aufnimmt, ein Sukzessiv-Approximations-Register bzw. Schrittnäherungsregister, das auf Taktimpulse und das Ausgangssignal des Vergleichers durch Erzeugung eines digit en Signals mit einer vorbestimmten Bitanzahl ansprich , einen D/A-Wandler, der auf das digitale Signal durch Erzeugen eines analogen Ausgangssignals anspricht, eine Versetzungsvorspannungsschaltung zur Erzeugung einer vorbestimmten Versetzungsvorspannung, eine Summierschaltung für die Speisung des Vergleichers mit der Summe aus dem Wandler-Eingangssignal, dem analogen Ausgangssignal des D/A-Wandlers und der Versetzungsvorspannung und eine automatische bzw. Selbstvorspannungsschaltung, die an die beiden Eingänge des Vergleiches angeschlossen ist, um das Bezugssignal entsprechend der Summe zu verändern.

• Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erlautert.

Fig. 1 ist ein Schaltbild, das ein Beispiel für den Aufbau eines herkömmlichen A/D-Wandlers zeigt.

²^ Fig. 2A bis 2F und 3A sowie 3B zeigen Kurvenformen für die Erläuterung der Betriebsweise des herkömmlichen A/D-Wandlers nach Fig. 1.

Fig. 4 ist ein schematisches Schaltbild, das das Funk-

tionsprinzip bei dem A/D-Wandler gemäß dem Ausführungsbeispiel veranschaulicht.

Fig. 5 ist ein schematisches Schaltbild des Ausführungsbeispiels des A/D-Wandlers.

322H83

-8- DE 2205

* Fig. 6 zeigt Kurvenformen zur Erläuterung der Funktionsweise des Wandlers nach Fig. 5.

Fig. 7 und 8 zeigen Kurvenformen zur Erläuterung des Unterschieds zwischen dem herkömmlichen Wandler

nach Fig. 1 und dem Wandler nach Fig. 5 gemäß

dem AusfUhrungsbeispiel bei dem Auftreten von

Störsignalen.

In der Zeichnung sind durchgehend gleiche oder einander entsprechende Bauelemente und Teile mit den gleichen Bezugszeichen bezeichnet.

Vor der Beschreibung des Ausführungsbeispiels des A/D- *° Wandlers wird zunächst zur besseren Verdeutlichung des Ausführungsbeispiels ein herkömmlicher A/D-Wandler beschrieben.

Die Fig. 1 ist ein Blockschaltbild, das ein Beispiel eines ^ herkömmlichen A/D-Wandlers mit Binär-Versetzung zeigt. In der Fig. 1 ist 1 ein Eingangsanschluß für ein analoges Signal mit positiver und negativer Polung; COMP ist eine Spannungs-(oder Strom-) Vergleichsschaltung, die nachstehend vereinfacht als Vergleicher bezeichnet wird; SAR ist ein Sukzessiv-Approximations-Register bzw. Schrittnäherungsregister; DAC ist ein Digital/Analog- bzw. D/AWandler; 2 ist ein Ausgangsanschluß zur Ausgabe eines digitalen Signals. In der Fig. 1' ist ferner 3 ein Eingangsanschluß für ein Startsignal; 4 ist ein Eingangsan-

schluß für ein Taktsignal; 5 ist ein Ausgangsanschluß

für ein Betriebszustandssignal; SE ist eine Versetzungsvorspannungsquelle, die bei dem dargestellten Beispiel in den D/A-Wandler DAC eingebaut ist; CS ist eine Ausgangsstromquelle des D/A-Wandlers DAC.
35

322U83

-9- DE 2205

Bei dem herkömmlichen Binärversetzungs-A/D-Wandler nach Fig. 1 wird die an den Eingangsanschluß 1 angelegte analoge Eingangsspannung über einen Widerstand Ri einem Summierpunkt a zugeführt, der an einem Ausgangsanschluß c des D/A-Wandlers DAC sowie ferner üt r einen Vorspannungs-. widerstand RB an einen Ausgangsanschluß b der Versetzungsvorspannungsquelle SE angeschlossen ist und der mit einem Vergleichssignal-Eingang des Vergleichers COMP verbunden ist.

Der Vergleicher COMP ist so geschaltet, daß sein Bezugssignal-Eingang mit Masse verbunden ist und sein Ausgang mit einem Seriell-Eingangsanschluß d des Schrittnäherungs-Registers SAR verbunden ist. Der Vergleicher COMP gibt in Abhängigkeit davon, ob das Potential an dem Summierpunkt a oberhalb eines in dem Vergleicher COMP voreingestellen Schwellenwerts liegt oder nicht, an den Seriell-Eingangsanschluß d des Registers SAR den logischen Pegel "1" oder "0" ab. D.h., wenn das Potential an dem Summierpunkt höher als das Massepotential ist, wird dem Eingangsanschluß d des Registers SAR ein logisches Signal "1" zugeführt.

Das Schrittnäherungs-Register SAR führt im Ansprechen * auf das an den Eingangsanschluß 3 angelegte Startsignal (siehe Fig.2A) und das an den Eingangsanschluß 4 angelegte Taktsignal (Fig.2C) einen vorgegebenen Betriebsvorgang in der Weise aus, daß es ein digitales Signal erzeugt. D.h., das werthöchste Bit MSB wird auf den logischen Pegel "1" geschaltet und es wird die analoge Ausgangsspannung an dem Ausgangsanschluß c des D/A-Wandlers DAC, die der Hälfte der analogen Eingangsspannung für den vollen Eingangssignalbereich entspricht, mit dem analogen Eingangssignal verglichen. Wenn die Ausgangsspannung niedriger

als das Eingangssignal ist, wird das werthöchste Bit MSB

322U83

-10- DE 2205

eingeschaltet gelassen und das nächste Bit versucht. Wenn andererseits das analoge Ausgangssignal des D/A-Wandlers höher als das analoge Eingangssignal ist, wird das werthöchste Bit abgeschaltet, wenn das Bit mit dem nächsthöhe- ren Stellenwert eingeschaltet wird. Dieser Vergleichsvorgang wird für jedes Bit abwärts bis einschließlich des wertniedrigsten Bits LSB fortgesetzt.

Daher ändert sich der über den Ausgangsanschluß c des D/A-Wandlers DAC fließende Strom in der Weise, daß -.sich das Potential an dem Summierpunkt a dem Wert "0" nähert. D.h. , mit dem Ablauf der Zeit wird das Potential an dem Summierpunkt a gleich dem Massepotential. Das eine vorbestimmte Bitanzahl umfassende digitale Signal aus dem Register SAR wird auch einem Satz von Ausgangsanschlüssen 2 zugeführt.

Die Fig. 2B zeigt das an dem Anschluß 5 gebildete Betriebszustandsignal, welches zur Anzeige der Ausführung der Umsetzung im A/D-Wandler herangezogen wird. Die Fig. 2D bis 2F sind Diagramme von Beispielen, die zeigen, wie der logische Wert einer jeden Stelle des dem Eingang des D/A-Wandlers DAC zugeführten digitalen Signals von der werthöchsten bis zu der wertniedrigsten Stelle entsprechend dem Potential an dem Summierpunkt a in einer vorge gebenen Abtastperiode bestimmt wird. Die gestrichelten Teile an den linken Seiten der Fig. 2D bis 2F sind Informationsteile, die in den Speicherstellen des Schrittnäherungsregisters in der Zeit vor dem Löschen bei dem Empfang des Startsignals gespeichert sind. Die Fig. 3A zeigt ein Beispiel für die Ausgangszustände an dem Ausgangsanschluß c des D/A-Wandlers DAC unter der Annahme, daß in einer vorgegebenen Abtast- bzw. Abfrageperiode alle Bits des dem D/A-Wandler DAC zugeführten digitalen Signals von dem werthöchsten Bit MSB bis zu dem wertniedrigsten Bit

322U83

-11- DE 2205

LSB den logischen Pegel "1" haben.

Wenn bei dem beschriebenen herkömmlichen Binärversetzungs-A/D-Wandler nach Fig. 1, dps dem Eingangsanschluß 1 zugeführte analoge Eingangssigr 1 die Amplitude "0" hat, wird aus der Versetzungsvor; ,annungsquelle SE über den Vorspannungswiderstand RB eine Versetzungsvorspannung . in der Weise zugeführt, daß das Potential an dem Summierpunkt a die Hälfte des analogen Eingangssignals für den vollen Bereich bzw. das Bereichsende beträgt, wenn der Summierpunkt a kein analoges Ausgangssignal aus dem D/AWandler empfängt. Da jedoch zu diesem Zeitpunkt das werthöchste Bit den logischen Pegel "1" hat und die übrigen Bits den logischen Pegel "0" haben, führt der D/A-Wandler

dem Summierpunkt a eine Spannung zu, die der Hälfte des analogen Vollbereichs-Eingangssignals entspricht. Das Schrittnäherungs-Register SAR ist so ausgebildet, daß sie ein digitales Signal im natürlichen binären Code abgibt. Aufgrund der vorangehend genannten Versetzungsvor-

spannung ist bei dem vorstehend beschriebenen Zustand das Potential an dem Summierpunkt a gleich dem Massepotential.

Falls das dem Summierpunkt a von dem Eingangsanschluß

1 über den Widerstand Ri zugeführte Eingangssignal ein

Wechselspannungssignal mit positiven und negativen Polaritäten ist, dessen Spitzen/Spitzen-Wert gleich dem vollen Umsetzungsbereich des A/D-Wandlers ist, nimmt beispielsweise das von dem Schrittnäherungs-Register SAR dem D/A-30

Wandler DAC sowie den Ausgangsanschlüssen des A/D-Wandlers zugeführte digitale Signal bei dem positiven Spitzenwert des Eingangssignals den Zustand ein, daß alle Bits vom werthöchsten Bit MSB bis zum wertniedrigsten Bit LSB den

logischen Pegel "1" haben, während andererseits alle Bits 35

von dem werthöchsten Bit MSB bis zu dem wertniedrigsten

322U83

-12- DE 2205

Bit LSB des digitalen Signals den logischen Pegel "0" haben, wenn das Eingangssignal seinen negativen Spitzenwert einnimmt.

Selbstverständlich nimmt das von dem A/D-Wandler abgegebene digitale Signal entsprechend der Spannungsänderung zwischen dem positiven und dem negativen Spitzenwert einen Zustand zwischen den vorstehend genannten beiden Zuständen seiner Bits ein.
10

Als A/D-Wandler in Meßvorrichtungen wurden bisher der vorstehend beschriebene Binärversetzungs-A/D-Wandler sowie ein A/D-Wandler mit Zweierkomplement-Bildung eingesetzt. Da es jedoch bei Meßvorrichtungen notwendig ist, die zu messende Größe genau zu messen, muß der dort eingesetzte D/A-Wandler so genau sein, daß die Abweichung beispielsweise eines Kettennetzwerks oder anderer Teile eine Ungenauigkeit von weniger als der Hälfte des wertniedrigsten Bits LSB eines digitalen Signals ergibt, wobei die Bitan- ^ zahl des digitalen Signals im Hinblick auf den Quantisierungsfehler bestimmt wird. Wegen des Einsatzes kostspieliger Teile sind folglich die Kosten für derartige, in Meßvorrichtungen eingesetzte A/D-Wandler hoch, so daß daher im Hinblick auf den Preis ein solcher A/D-Wandler nicht für den allgemeinen Gebrauch verwendet werden kann.

Daher war es sehr anzustreben, einen A/D-Wandler zu entwickeln, der so preiswert ist, daß er in digitalen Einrichtungen für den allgemeinen Gebrauch wie Tonfrequenz-

PCM-Einrichtungen für den Heimgebrauch eingesetzt werden kann, und der bestimmte erwünschte Leistungseigenschaften hat.

Bei einem A/D-Wandler für die Umsetzung eines angelegten 35

Tonfrequenzsignals sollte bei dem Verarbeiten des Tonfre-

-13- DE 2205

quenzsignals das Auftreten von Störsignalen bzw. Rauschsignalen und Verzerrungen vermieden werden. Da bei einem A/D-Wandler mit sukzessiver Approximation bzw. Schrittnäherung, bei dem die Umsetzung mit den anhand der Fig. 1 beschriebenen Betriebsvorgängen e folgt, die A/D-Umsetzung eines jeden Signalteils in einer jeweiligen Abfrageperiode in der Weise erfolgt, daß zuerst der logische Wert des werthöchsten Bits MSB des digitalen Signals ermittelt wird und danach nacheinander die logischen Werte der wertniedrigeren Bits ermittelt werden, wird das reproduzierte Signal in einem außerordentlich starken Ausmaß beeinträchtigt, wenn aus irgendwelchen Gründen bei der Ermittlung des logischen Werts des werthöchsten Bits MSB ein Fehler auftritt.

Andererseits enthalten Tonfrequenzsignale viel Musikinformationen auch dann, wenn das Signal niedrigen Pegel hat; daher ist es notwendig, ein derartiges Signal mit niedrigem Pegel mit einer gegebenen Auflösung zu verarbeiten.

Da darüberhinaus bei derartigen Signalen niedrigen Pegels keine Überdeckungswirkung zu erwarten ist, müssen bei der Verarbeitung dieser Signale niedrigen Pegels das Auftreten und Einführen von Störsignalen vermieden werden.

Bei einem A/D-Wandler ist es jedoch unvermeidbar, daß in einem einen Bestandteil des A/D-Wandlers bildenden D/A-Wandler eine MSB-Fehlerspannung für das werthöchste Bit auftritt, daß in peripheren logischen Schaltungen logische Geräusch- bzw. Störsignale auftreten und daß i_m D/A-Wandler, dem Vergleicher und anderen Schaltungen eine Gleichspannungs-Abwanderung bzw. -Drift auftritt. Daher erfolgt bei niedrigem Pegel eines umzusetzenden Eingangssignals wegen der in das den Gegenstand der A/D-Umsetzung bildende Tonfrequenzsignal eingeführten Störsignale die A/D-Umsetzung nicht ordnungsgemäß, so daß das

322U83

-14- DE 2205

Umsetzungs-Auflösungsvermögen für Signale niedrigen Pegels verschlechtert wird und Störsignale sowie Verzerrungen in den reproduzierten Signalen auftreten können,

Als ein Verfahren zum Verhindern einer Verschlechterung der Auflösung aufgrund der Beeinträchtigung durch die MSB-Fehlerspannung für das werthöchste Bit ist ein Verfahren bekannt, bei dem ein Vorzeichengrößen-D/A-Wandler eingesetzt wird, der so ausgebildet ist, daß D/A-Nichtlinearitäts-Spannungsspitzen für seine positiven und negativen Eingangssignale symmetrisch sind. Selbst bei der Anwendung dieses Verfahrens bestehen jedoch in Verbindung mit dem Schaltungsaufbau mancherlei Probleme wie beispielsweise dadurch, daß aufgrund der Gleichspannungs-

Drift keine Kontinuität bei dem Positiv/Negativ-Wechsel gewährleistet werden kann; diese verschiedenartigen Probleme können durch Einsatz eines Vorzeichengrößen-D/AWandlers nicht gelöst werden.

Wie schon vorangehend beschrieben wurde, ist es zwar möglich, die genannten verschiedenartigen Probleme durch den Aufbau eines A/D-Wandlers unter Verwendung von Teilen mit hoher Genauigkeit zu lösen, jedoch kann ein derartiger Wandler nicht für digitale Vorrichtungen zum allgemeinen Gebrauch eingesetzt werden.

Gemäß dem Ausf ührungs'be i spiel wurde es als Ergebnis von Untersuchungen ermöglicht, einen A/D-Wandler mit dem notwendigen Leistungsvermögen hinsichtlich der Tonfrequenz-

³^ signal-Verarbeitung unter geringen Kosten durch Aufbauen eines A/D-Wandlers in der Weise' zu schaffen, daß bei einem Tonfrequenzsignal als zu verarbeitendes Signalobjekt den folgenden drei Bedingungen genügt wurde: (1) Es ist lediglich notwendig, eine monoton verlaufende Funktion sicherzustellen, selbst wenn sich keine absolute Genauigkeit

322H83

-15- DE 2205

ergibt. (2) Eine Gleichspannungs-Driftversetzung muß nicht umgesetzt werden, da der umgesetzten Gleichspannungs-Driftversetzung entsprechende Änderungen der Gleichspannungskomponente des reproduzierten Signals vom menschlichen Gehör nicht erfaßt werden. · ⁵) Es ist notwendig, eine ausreichende Auflösung bei Signalen niedrigen Pegels zu erhalten.

Nachstehend werden die Einzelbestandteile des A/D-Wandlers gemäß dem Ausführungsbeispiel anhand der Zeichnung beschrieben. Die Fig. 4 ist ein Schaltbild, das das Aufbauprinzip des A/D-Wandlers gemäß dem Ausführungsbeispiel veranschaulicht, während die Fig. 5 ein Schaltbild des Ausführungsbeispiels des Wandlers ist.
15

In den Fig. 4 und 5 sind Schaltungen und Elemente, die denjenigen in dem in Fig. 1 gezeigten Wandler entsprechen, mit den gleichen Bezugszeichen bezeichnet. Zunächst werden anhand der Fig. 4 der Grundaufbau und das Funktionsprinzip des A/D-Wandlers gemäß dem Ausführungsbeispiel beschrieben.

Der A/D-Wandler gemäß dem Ausführungsbeispiel unterscheidet sich von dem in Fig. 1 gezeigten herkömmlichen Wandler ^° dadurch, daß eine zusätzliche Vorspannungsschaltung AB vorgesehen ist. Die zusätzliche Zusatzvorspannungsschaltung AB, die gemäß der späteren Beschreibung als automatische bzw. Selbstvorspannungsschaltung arbeitet, umfaßt einen Widerstand Rs, der zwischen den ersten und den zwei-

ten Eingang (+, -) des Vergleichers COMP geschaltet ist, und einen Kondensator Cb (Vorspannungsbildungs-Kondensator), der zwischen den zweiten Eingang (-) des Vergleichers COMP und Masse geschaltet ist. Der erste Eingang (+) des Vergleichers COMP ist mit dem Summierpunkt a verbunden. Auf diese Weise wird wegen des Einschaltens der

322U83

-16- DE 2205

zusätzlichen Vorspannungsschaltung AB in den A/D-Wandler nach Fig. 4 der Vorspannungsbildungs-Kondensator CB durch einen Durchschnittsstrom aus einer Differenzspannung zwischen der über den Widerstand Ri dem Summierpunkt a zugeführten Spannung des analogen Eingangssignals und der Ausgangsspannung des D/A-Wandlers DAC geladen.

Daher erfolgt mittels des Vergleichers COMP der Vergleich in der Weise, daß die Spannung an dem Summierpunkt a mit der Anschlußspannung an dem nicht mit Masse verbundenen Anschluß des Vorspannungsbildungs-Kondensators Cb verglichen wird.

Da sich die Spannung an dem Kondensator Cb entsprechend der Durc.hschnittsspannung bzw. Mittelspannung an dem Summierpunkt a ändert, arbeitet die Reihenschaltung aus dem Widerstand Rs und dem Kondensator Cb als automatische bzw. Selbstvorspannungsschaltung, die die Bezugsspannung des Vergleichers COMP verändert. Daher wird die Bezugsspannung entsprechend dem Pegel des analogen Eingangssignal so verschoben, daß dem analogen Signal an dem Summierpunkt a überlagerte Störsignale keie Erzeugung eines fehlerhaften Ausgangssignals des Vergleichers herbeiführen, solange die Amplitude der Störsignale nicht einen vorbestimmten Wert übersteigt. Folglich wird bei kleiner Amplitude des analogen Eingangssignals das werthöchste Bit MSB aus dem Schrittnäherungs-Register SAR unabhängig von den überlagerten Störsignalen auf den logischen Pegel

"0" festgelegt.
30

Selbst wenn sich daher aufgrund von in das Eingangssignal eingeleiteten Störsignalen oder in anderen Teilen des A/D-Wandlers erzeugten Störsignalen die Spannung an dem Summierpunkt a verändert, erfolgt keine Änderung des logischen Werts des werthöchsten Bits MSB des an den D/A-

322U83

-17- DE 2205

Wandler DAC angelegten digitalen Eingangssignals, so daß daher die A/D-Umsetzung eines analogen Eingangssignals mit einem sehr niedrigen Pegel unter ausreichender Auflösung erfolgen kann, wobei während der Umsetzung die Erzeugung von Störsignalen verhindert wij J.

Falls die Amplitude des analogen Eingangssignals den vorangehend genannten vorbestimmten Bereich übersteigt, wird der Festlegungszustand des logischen Werts des werthöch-

^O sten Bits des digitalen Sigals aufgehoben. Statt dessen ändert sich die Vorspannung der Selbstvorspannungsschaltung in der Weise, daß die Differenz gegenüber der ursprünglichen Versetzungsvorspannung des A/D-Wandlers, die gleich der Spannungsdifferenz zwischen der analogen

*° Signalspannung aus dem Ausgangsanschluß c des D/A-Wandlers DAC und der analogen Eirigangssignalspannung ist, gleich einer vorbestimmten Spannung ist. Daher kann der A/D-Wandler selbst dann, wenn die Amplitude des analogen Eingangssignals so ansteigt, daß sie dem vollen Umsetzungsbe^w reichs-Endwert entspricht, eine symmetrische A/D-Umsetzung für die beiden positiven bzw. negativen Wellen des analogen Eingangssignals ausführen.

Bei dem in Fig. 4 gezeigten A/D-Wandler werden der Widerstand Rs und der Kondensator Cb, die die Zusatzvorspannungsschaltung AB bilden, in der Weise gewählt, daß die von ihnen gebildete Zeitkonstante ausreichend größer als die der .niedrigsten Frequenz des analogen Eingangssignals

entsprechende Periode ist.
30

Das Potential an dem Summierpunkt a beim Fehlen eines analogen Ausgangssignals des D/A-Wandlers DAC kann bei dem analogen Eingangssignal "0" auf die Hälfte des vollen Umsetzungsbereichs eingestellt werden oder auf einen Wert eingestellt werden, der bei dem analogen Eingangssignal

• ·

322H83

-18- DE 2205

»ο» geringfügig entweder in positiver oder in negativer Richtung von der Hälfte des vollen Umsetzungsbereichs abweicht.

Es wird nun das in Fig. 5 gezeigte Ausführungsbeispiel des A/D-Wandlers beschrieben. Der Wandler nach Fig. 5
ist so aufgebaut, daß die Einführung von Störsignalen auf zufriedenstellende Weise verhindert werden kann, obzwar eine Neigung zur Störeinstreuung aus digitalen Schaltungen in analoge Schaltungen besteht, wenn lineare Schaltungen wie der Vergleicher COMP und die Versetzungsvorspannungsquelle SE und digitale Schaltungen wie das
Schrittnäherungsregister. SAR und nicht dargestellte logische Eingangsschaltungen und Ausgaberegister des D/A-Wandlers DAC in dem A/D-Wandler zusammengesetzt sind.

D.h., es wird allgemein ein Schaltungsaufbau für den Betrieb mit positiven und negativen Stromversorgungen für lineare Schaltungen eingesetzt, so daß als deren Stromversorgungen positive und negative Stromquellen verwendet werden, wogegen die digitalen Schaltungen so aufgebaut sind, daß sie allein mit einer positiven (oder negativen) Stromversorgung arbeiten. Wenn die linearen und die digitalen Schaltungen beide zusammen in dem gleichen Schaltungsaufbau zusammengesetzt sind, muß im Hinblick auf das Verhindern einer Störsignaleinstreuung in und aus linearen und digitalen Schaltungen große Aufmerksamkeit auf die Trennung des Masseanschlusses einer jeden Stromquelle gelegt werden.

Da bei dem A/D-Wandler nach Fig. 5 für die digitalen
Schaltungen nur eine positive Stromquelle verwendet wird, wird das- Potential an dem Summierpunkt a bei dem analogen Eingangssignal "0" geringfügig negativer als die Hälfte des vollen Umcetzungsbereich-Endwerts gewählt, so daß

322H83

-19- DE 2205

eine auf in den digitalen Schaltungen erzeugte positive Störsignale beruhende Fehlfunktion bei dem Vergleich in dem Vergleicher COMP verhindert ist. Dies wird durch die zwischen die Versetzungsvorspannungsquelle SE und den Summierpunkt a geschaltete Scha' :ung erreicht.

Die positive Spannung der Versetzungsvorspannungsquelle SE wird mittels einer Rechenverstärkerschaltung FB mit Widerständen R- und R_? und einem Rechenverstärker OA in eine v.orbe stimm te negative Spannung umgesetzt, die über einen Widerstand RA dem zweiten bzw. Bezugssignal-Eingang (-) des Vergleichers COMP zugeführt wird.

Demzufolge wird das Potential an dem Summierpunkt a auf eine Spannung eingestellt, die geringfügig zur negativen Seite von der Spannung abweicht, die beim Fehlen des analogen Ausgangssignals des D/A-Wandlers DAC die Hälfte des vollen Umsetzungsbereich-Endwerts ist. Diese Spannung kann auf bekannte Weise durch Verändern der Werte der widerstände R.. und R„ auf einen erwünschten Wert eingestellt werden.

Selbst wenn bei dem Einschalten dieser Schaltungsanordnung das Potential an dem Summierpunkt a aufgrund überlagerter Störsignale verschoben wird, wird die relative Spannungsdifferenz zwischen dem ersten bzw. Vergleichssignal-Eingang (+) und dem zweiten bzw. Bezugssignal-Eingang (-) des Vergleichers COMP nicht verändert, da die Spannung an dem zweiten Eingang (-) um den Betrag der Verschiebung

der Spannung an dem Summierpunkt a verschoben wurde; daher wird durch das Einschalten der vorstehend beschriebenen Schaltungsanordnung der grundsätzliche Vergleichsvorgang in dem Vergleicher COMP nicht beeinflußt.

Der in Fig. 5 gezeigte Kondensator Cb ist äquivalent dem Kondensator Cb in dem A/D-Wandler nach Fig. 4, während

322Η83

-20- DE 2205

ein Widerstandsnetzwerk Ro, Ra und Rc eingesetzt wird, das im wesentlichen wie die Kombination aus dem Widerstand Rb und dem weiteren Widerstand Rs nach Fig. 4 arbeitet. D.h., die Kombination aus dem Widerstandsnetzwerk und dem Kondensator Cb arbeitet bei dem Ausführungsbeispiel nach Fig. 5 als Selbstvorspannungsschaltung. Die Widerstände Ro, Ra und Rc sind zwar in Dreieckschaltung geschaltet, jedoch können sie auch in Sternschaltung oder in einer anderen Weise geschaltet werden. Mit dieser
Schaltungsanordnung wird der Unterschied zwischen dem analogen Ausgangssignal des D/A-Wandlers DAC und dem analogen Eingangssignal, das um die Versetzungsvorspannung verschoben ist, mit der automatisch vorgespannten bzw.

Selbstvorspannungs-Bezugsspannung verglichen.
15

Die Fig. 6 ist ein Kurvenformdiagramm zur Erläuterung der Betriebsweise des A/D-Wandlers nach Fig. 5. Eine Linie X-X in Fig. 6 stellt das Potential an dem Summierpunkt a dar, wenn beim Fehlen des analogen Ausgangssignals des D/A-Wandlers DAC das analoge Eingangssignal O V hat. Diese Spannung an dem Summierpunkt a wurde gemäß der vorangehenden Beschreibung von der Hälfte des vollen Umsetzungsbereich-Endwerts mittels der Rechenverstärkerschaltung FB. um eine vorbestimmte Spannung zu der negativen Seite verschoben.

Wenn an den Eingangsanschluß 1 nach Fig. 5 ein analoges
Signal angelegt wird, wird in dem Fall, daß das analoge Eingangssignal eine kleine Amplitude hat, an dem Summier-

punkt a eine Spannung entwickelt, die gleich der Summe aus der Ausgangsspannung des D/A-Wandlers DAC, der über den Widerstand Ro angelegten Versetzungsvorspannung und der über den Widerstand Ri angelegten Spannung des analogen Eingangssignals ist. Diese Spannung wird über das Widerstandsnetzwerk aus den drei Widerständen Ro, Ra und

322U83

-21- DE 2205

Rc dem Selbstvorspannungs-Kondensator Cb zugeführt, so daß dieser mit einem durchschnittlichen Strom mit der in Fig. 6 gezeigten Vergleichskurvenform geladen wird, wodurch die Spannung an dem nicht mit Masse verbundenen Anschluß des Kondensators Cb zu d· c Spannung gemäß Z-Z in Fig. 6 wird. Die Vergleichskux yenform χ stellt die Spannungsänderung an dem Summierpunkt a dar, wobei die Kurvenform so dargestellt ist, daß sie wegen der schrittweisen Näherung bzw. sukzessiven Approximation auf der vorangehend genannten kleinen negativen Spannung konvergiert.

Sobald die Amplitude des analogen Eingangssignals ansteigt, wird wegen des Ladens des Selbstvorspannungs-Kon-•■*·° denstors Cb mit einem Signal einer Vergleichskurvenform y, dessen Pegel aufgrund des höheren analogen Eingangssignals an dem Summierpunkt a höher als derjenige des Signals mit der Kurvenform χ ist, die Bezugsspannung des Vergleichers COMP zu einer Linie Y-Y hin verschoben. D.h., die

^ Linie Y-Y zeigt die Bezugsspannung, nämlich die Anschlußspannung des Selbstvorspannungs-Kondensators Cb, die erzielt wird, wenn die Amplitude des analogen Eingangssignals gleich dem vollen Umsetzungsbereich-Endwert ist. Eine weitere Kurve ζ zeigt eine Spannung an dem Summierpunkt a, die auf die gleiche Weise wie die Spannung mit der Kurvenform x, jedoch in anderer Richtung auf einer vorbestimmten Spannung konvergiert, nämlich von einer großen negativen Spannung zu einer kleinen negativen Spannung.
30

Aus dem Vorstehenden ist ersichtlich, daß die automatische bzw. Selbstvorspannung in der Weise herbeigeführt wird, daß die Bezugsspannung des Vergleichers COMP entsprechend

dem Potential an dem Summierpunkt a verändert bzw. ver-35

schoben wird.

322 U 8

-22- DE 2205

Wenn aufgrund des Polaritätswechsels des analogen Ausgangssignals des D/A-Wandlers die Polarität der Spannung an dem Summierpunkt a von positiv auf negativ (oder von negativ auf positiv) wechselt, ändert sich auch die Vorspannung an dem Kondensator Cb. Die Änderung der Vorspannung, nämlich der an dem zweiten Eingang (-) des Vergleichers COMP anliegenden Bezugsspannung erfolgt jedoch allmählich auf die gleiche Weise wie eine Gleichspannungs-Drift. Daher ergibt die Änderung der Vorspannung aus der Selbstvorspannungsschaltung keinerlei Probleme, da sie bei der Reproduktion gehörmäßig nicht erfaßbar ist.

Wenn bei dem A/D-Wandler gemäß dem AusfUhrungsbeispiel unter Einschaltung der Selbstvorspannungsschaltung die Amplitude des analogen Eingangssignals innerhalb eines vorbestimmten kleinen Bereichs liegt, übersteigt aufgrund der Selbstvorspannung, die automatisch mittels der Selbstvorspannungsschaltung gestellt wird, das analoge Signal mit einer kleinen Amplitude niemals den in dem Vergleicher eingestellten Schwellenwert, wodurch der logische Wert des werthöchsten Bits MSB des digitalen Signals ständig auf einen vorbestimmten Wert festgelegt wird, so daß in zufriedenstellender Weise die Erzeugung von Störsignalen verhindert wird, die beim Empfang eines analo.gen Ein gangssignals mit niedrigem Pegel zu einem Problem werden könnte. Wenn andererseits die Amplitude des analogen Eingangssignals über dem vorbestimmten Bereich liegt, wird der Festlegungszustand des logischen Werts des werthöchsten Bits MSB des digitalen Signals aufgehoben, während

"¹^ sich die mittels der Selbstvorspannungsschaltung gebildete Vorspannung so verändert, daß bei dem Empfang der Amplitude "0" des analogen Eingangssignals die ursprüngliche Versetzungsvorspannung des A/D-Wandlers eine vorbestimmte Spannungsdifferenz hat. Daher wird bei der Eingabe eines
analogen Signals großer Amplitude, die dem vollen Umset-

-23- DE 2205

zungsbereich entspricht, die A/D-Umsetzung für die positiven und die negativen Halbwellen des analogen Eingangssignals in symmetrischer Weise herbeigeführt, wodurch ein ausreichender Dynamikbereich sichergestellt wird und dabei keine Verzerrungen auftreten.

Die Fig. 7 zeigt die Kurvenform eines analogen Signals A₁, das durch D/A-Umsetzung des Ausgangssignals eines herkömmlichen Binärversetzungs-A/D-Wandlers mittels eines D/A-Wandlers mit ausreichenden Eigenschaften erzielt wird, und die Kurvenform eines werthöchsten Bits MSB des. digitalen Signals D., das an den D/A-Wandler angelegt ist, der das analoge Signal A. abgibt. Die Fig. 8 zeigt die Kurvenform eines analogen Signals Ap, das durch D/A-Umsetzung des Ausgangssignals des A/D-Wandlers gemäß dem Ausführungsbeispiels mittels eines D/A-Wandlers mit ausreichenden Eigenschaften erzielt wird, und die Kurvenform des werthöchsten Bits MSB eines digitalen Signals D_?, das an den D/A-Wandler angelegt wird, der das analoge Signal A₂

abgibt.

Wie aus dem Vergleich zwischen den Fig. 7 und 8 ersichtlich ist, werden im Gegensatz zu dem Umstand, daß bei dem herkömmlichen Binärversetzungs-A/D-Wandler wegen der Änderung des logischen Werts des werthöchsten Bits während der A/D-Umsetzung eines Eingangssignals mit niedrigem
Spannunspegel in der Weise, daß Störsignale teilweise über ursprüngliche Quantisier-Störsignale ansteigen, in das analoge Eingangssignal bzw. Meßsignal Störsignale einge-

führt werden, bei dem A/D-Wandler gemäß dem Ausführungsbeispiel Überlagerungen von Störsignalen auf das analoge Eingangssignal wirkungsvoll verhindert, da durch die von der Selbstvorspannungsschaltung bei dem Empfang von Signalen niedrigen Pegels erzeugte Vorspannung der logische Wert des werthöchsten Bits auf entweder den logischen Pegel "1" oder den logischen Pegel "0" festgelegt wird. Da-

WW WW

322U83

-24- DE 2205

her kann die A/D-Umsetzung mit ausreichender Auflösung vorgenommen werden.

Gemäß der vorangehenden Beschreibung ist es entsprechend dem Verfahren bei dem Wandler gemäß dem Ausführungsbeispiel leicht möglich, durch das Einsetzen der Selbstvorspannungsschaltung einen A/D-Wandler mit preisgünstigen Teilen und Schaltungen zu schaffen, der eine überlegene Leistungsfähigkeit hat.
10

In einem Analog/Digital-Wandler mit. schrittweiser Annäherung wird eine Selbstvorspannungsschaltung zum automatischen Verändern der Bezugsspannung eines Vergleichers eingesetzt. Die Selbstvorspannungsschaltung spricht auf eine

!5 Spannung an einem Summierpunkt an, an dem ein analoges Eingangssignal, eine Versetzungsvorspannung und ein analoges Ausgangssignal eines D/A-Wandlers addiert werden.
Die Selbstvorspannungsschaltung enthält einen Widerstand und einen Kondensator in der Weise, daß der Kondensator durch einen über den mit dem Summierpunkt verbundenen Widerstand fließenden mittleren Strom geladen wird und die Spannung an dem Kondensator als Bezugsspannung des Vergleichers herangezogen wird. Wenn die Amplitude des analogen Eingangssignals klein ist, wird die Bezugsspannung _so verschoben, daß der Spannung an dem Summierpunkt überlagerte Störsignale an dem Vergleicher keine fehlerhaften Ausgangssignale hervorgerufen, mit denen der Zustand eines werthöchsten Bits nachteilig verändert wird. Sobald die Amplitude des Eingangssignals ansteigt, steigt die Bezugs-

• spannung an, um einen ausreichenden Dynamikbereich und einen symmetrischen Betrieb sowohl für positive als auch für negative Halbwellen sicherzustellen.

Claims

Patentansprüche

[1/. Analog/Digital-Wandler, gekennzeichnet durch einen Vergleicher (COMP), der ein analoges Eingangssignal mit einem Bezugssignal vergleicht, um ein Ausgangssignal zu erzeugen, wenn das Eingangssignal größer als das Bezugssignal ist, und der zwei Eingänge für den Empfang des analogen Eingangssignals bzw. des Bezugssignals hat, ein Schrittnäherungs-Register (SAR), das auf Taktimpulse und das Ausgangssignal des Vergleichers durch Erzeugen eines digitalen Signals mit einer vorbestimmten Bitanzahl anspricht, einen Digital/Analog-Wandler (DAC), der auf das digitale Signal durch Erzeugen eines analogen Ausgangssignals anspricht, eine Versetzungsvorspannungsschaltung (SE, LB) zum Erzeugen einer vorbestimmten Versetzungsvorspannung, eine Summierschaltung (R., R, ) zum Speisen des Vergleichers mit der Summe aus dem analogen Eingangssignal, dem analogen Ausgangssignal des Digital/Analog-Wandlers und der Versetzungsvorspannung, und eine Selbstvorspannungsschaltung (AB, C, , R_), die an die beiden Eingänge des Vergleichers angeschlossen ist, um das Bezugssignal entsprechend der Summe zu ändern.

A/22

Deutsche Bank (München) KIo. 51/61070

Dresdner Bank (München) Klo. 3939844

Postacheck (München) Kto. 670-43-804

-2- DE 2205
2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Selbstvorspannungsschaltung (AB, C, , R) einen zwischen die beiden Eingänge des Vergleichers (COMP) geschalteten Widerstand (R ) und einen zwischen einen der

beiden Eingänge und Masse geschalteten Kondensator (C,) aufweist.
3. Wandler nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Versetzungsvorspannungsschaltung (SE, LB) eine Spannungsquelle (SE) und eine Invertierschaltung (SB) zum Umkehren der Polarität der Spannung aus der Spannungsquelle aufweist.
4. Wandler nach Anspruch 3, dadurch gekennzeichnet, daß die Invertierschaltung (FB) einen mit einem Eingangswiderstand (R₁) und einem Gegenkopplungswiderstand (Rp) verbundenen Rechenverstärker (OA) aufweist.
5. Wandler nach Anspruch 4, dadurch gekennzeichnet, daß der Eingangswiderstand (R₁) und der Gegenkopplungswiderstand (Rp) so gewählt sind, daß unabhängig von der Amplitude des analogen Eingangssignals die an den Vergleicher (COMP) angelegte Bezugsspannung entweder positive

oder negative Polarität annimmt.
25
6. Analog/Digital-Wandler, gekennzeichnet durch einen Vergleicher (COMP), der ein Vergleichs- Eingangssignal mit einem Bezugssignal vergleicht, um ein Ausgangssignal zu erzeugen, wenn das Vergleichs-Eingangssignal größer als das

^O Bezugssignal ist, und der einen ersten und einen zweiten Eingangsanschluß hat, die jeweils das Vergleichs-Eingangssignal bzw. das Bezugssignal aufnehmen, ein Schrittnäherungs-Register (SAR), das auf Taktimpulse und das Ausgangssignal des Vergleichers durch Erzeugen eines digitalen Signals mit einer vorbestimmten Bitanzahl anspricht, einen Digi-

322U83

-3- DE 2205

tal/Analog-Wandler (DAC), der auf das digitale Signal durch Erzeugen eines analogen Ausgangssignals anspricht, eine Versetzungs-Vorspannungsschaltung (SE, FB) zum Erzeugen einer vorbestimmten Versetzungsvorspannung, eine Summierschaltung (R., R , c), die den *sten Eingangsanschluß des Vergleichers mit der Summe au? ainem analogen Eingangssignal, dem analogen Ausgangssignal des Digital/Analog-Wandlers und der Versetzungsvorspannung speist und die einen ersten Widerstand (R.) zum Durchlassen des analogen Eingangssignals und einen an die Versetzungsvorspannungsschaltung angeschlossenen zweiten Widerstand (R ) hat, und eine Selbstvorspannungsschaltung (R , C. ), die zwisehen die beiden Eingangsanschlüsse des Vergleichers geschaltet ist, um das Bezugssignal entsprechend der Summe zu ändern, und die einen zwischen den ersten und den zweiten Eingangsanschluß des Vergleichers geschalteten dritten Widerstand (R ) und einen zwischen den zweiten Eingangs-

anschluß und Masse geschalteten Kondensator (C.) hat, wobei der zweite Eingangsanschluß des Vergleichers über

nungsschaltung verbunden ist.

einen vierten Widerstand (R ) mit der Versetzungsvorspan-
7. Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Selbstvorspannungsschaltung (AB, R , C, ; R , . C.) eine Zeitkonstante mit einem Wert hat, der weitaus größer als die Periode der niedrigsten Frequenz des analögen Eingangssignals ist.