DE3147578C2

DE3147578C2 -

Info

Publication number: DE3147578C2
Application number: DE3147578A
Authority: DE
Inventors: Shinji Sagamihara Kanagawa Jp Kaneko
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-12-03
Filing date: 1981-12-01
Publication date: 1991-10-10
Also published as: NL8105461A; ATA507481A; FR2495421A1; AT379718B; FR2495421B1; CA1171966A; US4398179A; DE3147578A1; JPS5793726A; GB2089606B; GB2089606A

Description

Die Erfindung betrifft eine Analog/Digital-Wandlerschaltungsanordnung mit einem Eingang zur Aufnahme eines zu digitalisierenden analogen Eingangssignals, mit einem Taktsignalgenerator zur Erzeugung eines ersten und eines zweiten Taktsignals, die gleiche Frequenz haben, jedoch gegeneinander um eine halbe Taktperiode phasenverschoben sind, mit einer ersten und einer zweiten Analog/Digital-Wandlerstufe mit jeweils einem Eingang, der mit dem genannten Eingang zur Aufnahme des analogen Eingangssignals verbunden ist, ferner mit jeweils einem Steueranschluß, dem das erste bzw. das zweite der genannten Taktsignale zugeführt wird, und mit jeweils einem Ausgang, der ein mit N Bit binär kodiertes digitales Signal liefert, das den Pegel des analogen Eingangssignals repräsentiert, wobei die Quantisierungs-Spannungsstufen der beiden Analog/Digital-Wandlerstufen jeweils einen vorgegebenen Wert haben, sowie mit einem Ausgang.

Schaltungsanordnungen mit diesen Merkmalen sind durch DE 27 06 928 A1 bzw. DE 24 55 302 A1 bekannt.

Die Genauigkeit einer Analog/Digital-Wandlung hängt bekanntlich ab von der Anzahl der Abtastproben, die pro Zeiteinheit dem analogen Eingangssignal entnommen werden, d. h. der Abtastfrequenz, und von der Anzahl der Stufen, mit denen die einzelnen Abtastproben quantisiert werden, d. h. der Zahl der bei binärer Kodierung für die einzelnen Abtastproben aufgewendeten Quantisierungs- Bits.

Die Erhöhung der Bitzahl für die Quantisierung bewirkt eine entsprechende Verringerung der sogenannten Quantisierungsverzerrungen und damit eine Qualitätsverbesserung der Analog/Digital- Wandlung. Analog/Digital-Wandler mit erhöhter Bitzahl sind jedoch vergleichsweise aufwendig, insbesondere wenn sie für hohe Abtastfrequenzen geeignet sein müssen, wie sie z. B. bei der Analog/Digital-Wandlung von Farb-Videosignalen erforderlich sind.

Der Erfindung liegt die Aufgabe zugrunde, eine Analog/Digital- Wandlerschaltungsanordnung zu schaffen, die es ermöglicht, die Abtastproben eines analogen Eingangssignals mit einer Bitzahl zu quantisieren, die größer ist als die Bitzahl, mit der die in der Schaltungsanordnung eingesetzten Analog/Digital-Wandlerstufen ihr jeweiliges Eingangssignal quantisieren.

Ausgehend von einer Analog/Digital-Wandlerschaltungsanordnung der eingangs beschriebenen Art wird diese Aufgabe gelöst durch eine Anordnung, die eine der beiden Analog/Digital-Wandlerstufen relativ zu der anderen Analog/Digital-Wandlerstufe mit einer Offset-Spannung beaufschlagt, deren Wert der halben Größe der Quantisierungs-Spannungsstufen beiden Analog/Digital-Wandlerstufen entspricht, und eine als Multiplexer dienende Einrichtung, die die binär kodierten digitalen Signale der ersten und der zweiten Analog/Digital-Wandlerstufe abwechselnd dem Ausgang zuführt, derart daß die an dem Ausgang der Analog/Digital- Wandlerschaltungsanordnung auftretenden digitalen Signale eine Quantisierungsgenauigkeit haben, die doppelt so groß ist wie die der einzelnen Analog/Digital-Wandlerstufen.

Gemäß vorteilhafter Ausgestaltungen der Erfindung kann entweder das einer der beiden Wandlerstufen zugeführte analoge Eingangssignal oder die Referenzspannung einer der beiden Wandlerstufen mit der genannten Offset-Spannung beaufschlagt werden.

Im folgenden sei die Erfindung anhand der Zeichnungen näher erläutert:

Fig. 1 zeigt ein schematisches Blockschaltbild eines Ausführungsbeispiels der Erfindung,

Fig. 2A bis 2E zeigen Diagramme zur Veranschaulichung des Ausführungsbeispiels von Fig. 1,

Fig. 3 zeigt ein Blockschaltbild eines Digital/Analog- Wandlers zur Korrektur der durch die Schaltung von Fig. 1 verursachten Verschiebung des Gleichspannungspegels,

Fig. 4 zeigt ein Wellenform-Diagramm, das benutzt wird, um das Ausführungsbeispiel gemäß Fig. 3 zu erklären.

Wie bereits erläutert, wird die vorliegende Erfindung anhand der Figuren beschrieben.

Fig. 1 zeigt ein Ausführungsbeispiel für die Erfindung, wobei mit 1 eine erste Eingangsklemme bezeichnet ist, an die ein analoges Signal, beispielsweise ein Farb-Videosignal gelegt wird. Das an die erste Eingangsklemme 1 gelegte analoge Signal wird über ein Tiefpaßfilter 2 an einen Subtrahierer 3 und einen Abtast- und Haltekreis 4b geliefert. Das Ausgangssignal des Subtrahierers 3 wird an einen weiteren Abtast- und Haltekreis 4a abgegeben. Die betreffenden Ausgangssignale der beiden Abtast- und Haltekreise 4a und 4b werden an einen ersten Analog/Digital-Wandler 5a bzw. einen zweiten Analog/Digital-Wandler 5b geliefert. Jeder der Analog/Digital-Wandler 5a und 5b setzt eine Abtastprobe in einen binären 8-Bit-Parallelcode um. Die digitalisierten Ausgangssignale der beiden Analog/Digital-Wandler 5a und 5b werden jeweils einem Parallel/Serien-Umsetzer 6 zugeführt, aus dem ein Ausgangssignal gewonnen wird, das an eine Ausgangsklemme 7 geliefert wird. Der Subtrahierer 3 wirkt dahingehend, daß er das analoge Eingangssignal um den halben Wert einer Pegeldifferenz ΔV reduziert oder erniedrigt, wobei ΔV ein quantisierter Schritt jedes der Analog/Digital- Wandler 5a und 5b ist.

Anstatt den Subtrahierer 3 vorzusehen, ist es in diesem Fall auch möglich, den Vergleichspegel jedes der Analog/Digital- Wandler 5a und 5b mit einer Spannungsverschiebung um 1/2 ΔV zu versehen.

In Fig. 1 bezeichnet 8 eine zweite Eingangsklemme, an die ein Taktimpuls CLK mit einer Frequenz f_cp, beispielsweise von 50 MHz, gelegt wird. Der Taktimpuls CLK wird an eine Frequenzhalbierschaltung 9 geführt, die ihrerseits einen ersten Abtastimpuls SP_a mit einer Frequenz 1/2 f_cp erzeugt.

Dieser erste Abtastimpuls SP_a wird an den ersten Abtast- und Haltekreis 4a und den ersten Analog/Digital-Wandler 5a geliefert. Der erste Abtastimpuls SP_a wird außerdem an einen Inverter 10 gegeben, der seinerseits einen zweiten Abtastimpuls SP_b erzeugt, welcher dem zweiten Abtast- und Haltekreis 4b und dem zweiten Analog/Digital-Wandler 5b zugeführt wird. In diesem Fall sind die Phasen der Abtastimpulse SP_a und SP_b durch den Inverter 10 um eine halbe Periode gegeneinander verschoben. Der Taktimpuls CLK wird außerdem dem Parallel/Serien-Umsetzer 6 zugeführt, so daß die digitalen Ausgangssignale der beiden Analog/Digital-Wandler 5a und 5b abwechselnd durch den Parallel/Serien-Umsetzer 6 bei einer Periode von ausgewählt und dann von diesem an die Ausgangsklemme 7 geliefert werden.

Die Wirkungsweise des Ausführungsbeispiels für die vorliegende Erfindung gemäß Fig. 1 wird nun für den Fall betrachtet, in dem beispielsweise ein analoges Eingangssignal, das relativ graduell in seinem Pegel, wie in Fig. 2A gezeigt, ansteigt, an die Eingangsklemme 1 gelegt wird. In Fig. 2A repräsentieren die Bezugszeichen V_i, V_i+1 . . . Vergleichspegel zum Quantisieren in den Analog/Digital-Wandlern 5a und 5b. Zwischen jeweils benachbarten Vergleichspegeln besteht die Pegeldifferenz ΔV. Auf der Ausgangsseite des Subtrahierers 3 erscheint ein erstes analoges Eingangssignal 8a, das durch eine Pegelverschiebung eines zweiten analogen Eingangssignals 8b um -1/2 ΔV, wie in Fig. 2A gezeigt, erzeugt wird. Fig. 2B zeigt ein Referenz-Zeitdiagramm den Taktimpuls CLK und die Abtastimpulse SP_a und SP_b. Wenn das erste analoge Eingangssignal 8a durch den ersten Abtastimpuls SP_a in dem ersten Abtast- und Haltekreis 5a abgetastet und dann durch den ersten Analog/Digital-Wandler 5a quantisiert wird, wird ein erstes quantisiertes Ausgangssignal 9a von dem ersten Analog/Digital-Wandler 5a erzeugt, das in Fig. 2D als eine unterbrochene Linie gezeigt ist. Auf ähnliche Weise wird, wenn das zweite analoge Eingangssignal 8b durch den zweiten Abtastimpuls SP_b in dem zweiten Abtast- und Haltekreis 4b abgetastet und dann durch den zweiten Analog/ Digital-Wandler 5b quantisiert wird, ein zweites quantisiertes Ausgangssignal 9b von diesem erzeugt, wie dies in Fig. 2D durch eine durchgehende Linie gezeigt ist. In Fig. 2D sind die Ausgangspegel der quantierten Ausgangssignale 9a und 9b, um diese deutlich zu zeigen, geringfügig gegenüber den Vergleichspegeln versetzt gezeigt. Aus den Analog/Digital- Wandlern 5a und 5b werden 8-Bit-Codes gewonnen, die mit den quantisierten Ausgangssignalen 9a und 9b in dem betreffenden Abtast-Zeitabschnitt korrespondieren.

Der Parallel/Serien-Umsetzer 6 wird durch den Taktimpuls CLK betrieben, um einen Serien-Ausgangscode aus dem zweiten Analog/Digital-Wandler 5b während jedes von Zeitabschnitten 5B, die in Fig. 2C schraffiert gezeigt sind, zu gewinnen, wogegen während anderer Zeitabschnitte 5A, die unschraffiert in Fig. 2C gezeigt sind, jeweils ein Seriencode aus dem Ausgangscode des ersten Analog/Digital-Wandlers 5a durch den Parallel/Serien-Umsetzer 6 gewonnen wird. In anderen Worten ausgedrückt bedeutet dies, daß die Ausgangssignale der beiden Analog/Digital-Wandler 5a und 5b, welche ihre Operationen jeweils um 90° phasenverschoben durchführen, abwechselnd mit der Periode des Taktimpulses CLK gewonnen werden, um damit die Analog/Digital-Wandlung mit im wesentlichen der Periode des Taktimpulses durchzuführen.

Falls das digitale Ausgangssignal, das an der Ausgangsklemme 7 gewonnen wird, in ein analoges Signal gewandelt wird, wie dies in Fig. 2E gezeigt ist, wird nicht nur die Pegeländerung, die mit dem quantisierten Schritt korrespondiert, mittels Schritten, sondern außerdem mit einer derartigen Operation, daß zwei Pegel, beispielsweise solche wie V_i+1 und V_i+2, erzeugt werden, die die Form alternierender Impulse, die sich zeitlich mehrfach wiederholen, haben.

Das digitale Ausgangssignal, das in der Schaltungsanordnung gemäß dem zuvor erläuterten Ausführungsbeispiel für die vorliegende Erfindung erzeugt wird, wird wie üblich aus seiner digitalen Form in eine analoge Form umgesetzt und so durch ein Tiefpaßfilter, durch das das von der digitalen Form in die analoge Form umgesetzte Signal läuft, in ein analoges Signal zurückgeführt. In diesem Fall wird, wenn das digital/analog-gewandelte Signal dasjenige, wie es in Fig. 2E gezeigt ist, oder ein Ausgangssignal einer PAM-Wellenform (PAM=Pulse Amplitude Modulation=Impuls-Amplitudenmodulation) als das digital/analog-gewandelte Ausgangssignal ist, dies dem Schaltprozeß eines Deglitchers (Spannungsspitzen- Unterdrückers) ausgesetzt. Ferner werden, wenn das digital/analog-gewandelte Signal durch das Tiefpaßfilter läuft, analoge Ausgangssignale bei den betreffenden Pegeln von V_i′, (=V_i+1/2 ΔV), V_i+1′ (=V_i+1+1/2 ΔV) . . . (in Fig. 2E) gewonnen. In anderen Worten ausgedrückt bedeutet dies, daß zusätzlich zu 2⁸ Vergleichspegeln V_i, V_i+1 . . ., die durch 8 Bits mittels der Quantisierung repräsentiert sind, 2⁸ Pegel V_i′, V_i+1′ . . . existieren, wobei jeder dieser Pegel um 1/2 ΔV gegenüber dem korrespondierenden Pegel für die Quantisierung verschoben ist, was dasselbe ist, als würde die Quantisierung mit 9 Bits durchgeführt.

Wie zuvor ausgeführt, wird in Übereinstimmung mit der vorliegenden Erfindung durch Verwendung zweier Analog/Digital- Wandler, von denen jeder N Bits breit ist, eine Analog/Digital- Wandlung ermöglicht, die die doppelte Geschwindigkeit jedes einzelnen der Analog/Digital-Wandler hat, wobei außerdem eine Analog/Digital-Wandlung auf der Basis von (N+1) Bits ausgeführt werden kann. Deshalb ist in dem Fall, in dem ein digitales Farb-Videosignal hoher Genauigkeit, wie zuvor ausgeführt, erzeugt werden muß, die vorliegende Erfindung geeignet, die notwendige Analog/Digital-Wandlung mit hoher Arbeitsgeschwindigkeit und hoher Auflösung durchzuführen.

Gemäß der vorliegenden Erfindung ist die Arbeitsweise mit Steigerung der Anzahl der Bits insbesondere für ein analoges Eingangssignal wirksam, dessen Pegel graduell verändert wird.

Allgemein ausgedrückt kann gesagt werden, daß, da der Quantisierungsfehler in einem aus einem digitalen Videosignal wiedergegebenen Bild in einem Bereich deutlich sichtbar ist, wo die Helligkeit graduell verändert ist, die vorliegende Erfindung geeignet, ein Videosignal zu verarbeiten.

Ferner wird das analoge Ausgangssignal, das durch Analog/Digital- Wandlung gemäß der vorliegenden Erfindung bereitgestellt wird, um einen Gleichspannungspegel gegenüber dem originalen Analogsignal verschoben. Diese Gleichspannungspegelverschiebung kann durch eine Digital/Analog-Wandlereinrichtung nach der vorliegenden Erfindung, wie sie in Fig. 3 gezeigt ist, korrigiert werden. In Fig. 3 ist mit 110 eine Eingangsklemme bezeichnet, an die ein digitales Signal von der Ausgangsklemme 7 gelegt wird. Mit 111 ist ein Digital/ Analog-Wandler bezeichnet. An dem Ausgang des Digital/Analog- Wandlers 111 wird ein analoges Ausgangssignal, beispielsweise wie es in Fig. 2E und ebenfalls in Fig. 4 durch eine unterbrochene Linie gezeigt ist, gewonnen. Dieses analoge Ausgangssignal wird an einen Addierer 112 geliefert, in dem ein Gleichspannungspegel von 1/2 ΔV zu dem analogen Signal addiert wird. Das bedeutet, daß aus dem Addierer 112 ein analoges Signal gewonnen wird, dessen Pegel, wie in Fig. 4 durch eine durchgehende Linie gezeigt ist, verschoben ist. Das Ausgangssignal des Addierers 112 wird über ein Tiefpaßfilter 113 an eine Ausgangsklemme 114 geliefert.

Wie gerade ausgeführt wurde, kann die Änderung des Gleichspannungspegels korrigiert werden. Obgleich der Gleichspannungspegel beispielsweise im Falle gemessener Daten ein Problem in sich birgt, kann der Gleichspannungspegel im Falle von Videodaten beispielsweise durch Pegelhaltung des Schwarzwertimpuls-Pegels in dem Videosignal bei einem vorbestimmten Pegelwert korrigiert werden. Das bedeutet in letzterem Falle, daß es unnötig ist, die Pegelkorrektur besonders zu beachten.

Die oben gegebene Beschreibung ist für bevorzugte Ausführungsbeispiele für die Erfindung gegeben worden. Es ist jedoch ersichtlich, daß zahlreiche Modifikationen und Änderungen durch den Fachmann vorgenommen werden können, ohne daß dazu der Erfindungsgedanke oder der Schutzumfang für die neuen Konzeptionen gemäß der Erfindung verlassen werden müßte, wie letzterer in den Patentansprüchen gekennzeichnet ist.

Claims

1. Analog/Digital-Wandlerschaltungsanordnung
mit einem Eingang (1) zur Aufnahme eines zu digitalisierenden analogen Eingangssignals,
mit einem Taktsignalgenerator zur Erzeugung eines ersten und eines zweiten Taktsignals (SP_a, SP_b), die gleiche Frequenz haben, jedoch gegeneinander um eine halbe Taktperiode phasenverschoben sind,
mit einer ersten und einer zweiten Analog/Digital-Wandlerstufe (5a, 5b) mit jeweils einem Eingang, der mit dem genannten Eingang (1) zur Aufnahme des analogen Eingangssignals verbunden ist, ferner mit jeweils einem Steueranschluß, dem das erste bzw. das zweite der genannten Taktsignale (SP_a bzw. SP_b) zugeführt wird, und mit jeweils einem Ausgang, der ein mit N Bit binär kodiertes digitales Signal liefert, das den Pegel des analogen Eingangssignals repräsentiert, wobei die Quantisierungs-Spannungsstufen der beiden Analog/Digital-Wandlerstufen (5a, 5b) jeweils einen vorgegebenen Wert (ΔV) haben,
sowie mit einem Ausgang (7),
gekennzeichnet durch
eine Anordnung (3), die eine (5a) der beiden Analog/Digital- Wandlerstufen (5a, 5b) relativ zu der anderen Analog-Digital- Wandlerstufe (5b) mit einer Offset-Spannung beaufschlagt, deren Wert (1/2 ΔV) der halben Größe der Quantisierungs- Spannungsstufen (ΔV) der beiden Analog/Digital-Wandlerstufen entspricht,
und eine als Multiplexer dienende Einrichtung (P/S), die die binär kodierten digitalen Signale der ersten und der zweiten Analog/Digital-Wandlerstufe (5a, 5b) abwechselnd dem Ausgang (7) zuführt,
derart daß die an dem Ausgang (7) der Analog/Digital- Wandlerschaltungsanordnung auftretenden digitalen Signale eine Quantisierungsgenauigkeit (1/2 ΔV) haben, die doppelt so groß ist wie die der einzelnen Analog/Digital-Wandlerstufen (5a, 5b).

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung (3), die eine der beiden Analog/Digital-Wandlerstufen (5a, 5b) relativ zu der anderen Analog/Digital-Wandlerstufe (5b bzw. 5a) mit einer Offset-Spannung beaufschlagt, auf den Pegel des analogen Eingangssignals der betreffenden Wandlerstufe einwirkt.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung (3), die eine der beiden Analog/Digital-Wandlerstufen (5a, 5b) relativ zu der anderen Analog/Digital-Wandlerstufe (5b bzw. 5a) mit einer Offset-Spannung beaufschlagt, auf die Referenzspannung einer der beiden Wandlerstufen einwirkt.