FR2495421A1

FR2495421A1 - Circuit de conversion analogique/numerique

Info

Publication number: FR2495421A1
Application number: FR8121817A
Authority: FR
Inventors: Shinji Kaneko
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-12-03
Filing date: 1981-11-20
Publication date: 1982-06-04
Also published as: JPS5793726A; DE3147578C2; CA1171966A; GB2089606A; DE3147578A1; ATA507481A; GB2089606B; NL8105461A; FR2495421B1; AT379718B; US4398179A

Abstract

a. Circuit de conversion analogique/numérique. b. Circuit comportant deux convertisseurs 5a, 5b donnant des codes à N bits et un convertisseur parallèle/série 7 pour additionner les signaux des deux convertisseurs. c. L'invention concerne la numérisation de signaux analogiques. (CF DESSIN DANS BOPI)

Description

La présente invention concerne de façon générale

un convertisseur analogique/numérique (appelé en abrégé "con-

vertisseur A/D") et notamment un convertisseur A/D donnant par

exemple un signal vidéo numérique de grande précision.

Lorsqu'un signal vidéo couleur par exemple un signal du système NTSC est transformé en un signal numérique

(encore appelé "numérisé") il est habituel d'utiliser une fré-

quence d'échantillonnage égale à 4 fSc (fSc est la fréquence de la sousporteuse couleur); chaque échantillon est transformé en

un signal de huit bits. Lorsque la précision de l'image repro-

duite à partir du signal vidéo numérique ainsi obtenu, est in-

suffisante, on augmente la fréquence d'échantillonnage et on transforme un échantillon en un signal d'un plus grand nombre de bits pour obtenir un signal vidéo couleur, numérique, dont l'erreur quantifiée est réduite ou qui présente une plus grande précision.

La présente invention a pour but de créer un con-

vertisseur A/D permettant d'obtenir un signal vidéo numérique de grande précision, qui puisse être entratné à vitesse élevée et possède une puissance de résolution de (N+l) bits, bien que

l'on utilise un convertisseur A/D à N bits.

A cet effet, l'invention concerne un convertis-

seur analogique/numérique comportant un premier et un second convertisseurs analogiques/numériques ayant chacun des étapes de quantification de d V volts pour fournir des données en code

binaire de N bits, un premier et un second circuits d'échantil-

lonnage et de maintien pour échantillonner et conserver un signal d'entrée, un circuit d'entraînement à signal de cadence donnant deux groupes d'impulsions de cadence ayant chacun un cycle d'entraînement prédéterminé et une différence de phase d'un demi-cycle l'un par rapport à l'autre, un convertisseur parallèle/série pour additionner et commuter les signaux de sortie du premier et du second convertisseurs A/D et un moyen pour régler un niveau de tension de quantification du signal d'entrée avec une tension de décalage égale à 1/2 AV entre le

premier et le second convertisseurs A/D.

L'invention sera décrite plus en détail à laide des dessins annexés, dans lesquels: - la figure 1 est unschéma-bloc de principe d'un

exemple de convertisseur A/D selon l'invention.

- les figures 2A-2E sont des chronogrammes servant

à expliquer le fonctionnement de l'exemple de la figure 1.

- la figure 3 est un schéma-bloc d'un convertis-

seur D/A utilisable dans l'exemple de l'invention représenté à la figure 1.

- la figure 4 est un chronogramme servant à expli-

quer le fonctionnement de l'exemple de la figure 3.

DESCRIPTION DE DIFFERENTS MODES DE REALISATION PREFERENTIELS DE

L'INVENTION:

Selon la figure 1, la borne d'entrée 1 reçoit un signal analogique tel qu'un signal vidéo couleur. Ce signal est appliqué par un filtre passebas 2 à un soustracteur 3 et à un, circuit d'échantillonnage et de maintien 4b. Le signal de sortie du soustracteur 3 est appliqué au circuit d'échantillonnage et de maintien 4a. Les signaux de sortie respectifs des circuits

d'échantillonnage et de maintien 4a, 4b sont fournis respective-

ment aux convertisseurs A/D 5a, 5b. Chacun des convertisseurs

A/D, Sa, 5b transforme un échantillon en un code binaire paral-

lèle de 8 bits. Les signaux de sortie numériques fournis par les convertisseurs A/D 5a, 5b sont appliqués tous deux à un convertisseur parallèle/série 6 dérivant un signal de sortie numérique appliqué à la borne de sortie 7. Le soustracteur 3 réduit ou abaisse le signal analogique d'entrée d'un niveau de 2 V; V V correspond à un échelon quantifié de chacun des

convertisseurs A/D 5a, 5b.

Dans ces conditions, au lieu de prévoir un sous-

tracteur 3, on peut fournir le niveau de comparaison de chacun des convertisseurs A/D 5a, 5b avec une tension de décalage de

21 àV.

A la figure 1, la borne d'entrée 8 reçoit une impulsion de cadence CLK d'une fréquence égale à f par exemple cp de 50 MHz. L'impulsion de cadence CLK est alors appliquée à un diviseur 9 qui divise la fréquence par 2 et donne une impulsion

d'échantillonnage SPa égale à cp Cette impulsion d'échan-

tillonage SPa est appliquée au circuit d'échantillonnage et de

maintien 4a et au convertisseur A/D 5a. L'impulsion d'échantil-

lonnage SPa est également appliquée à un inverseur 10 qui donne à son tour une impulsion d'échantillonnage SPb appliquée au circuit d'échantillonnage et de maintien 4b et au convertisseur A/D 5b. Dans ces conditions, la phase entre les impulsions

2495421 -

d'échantillonnage SP a-et SPb est décalée d'une demi-période par l'inverseur 10. L'impulsion de cadence CLK est également fournie au convertisseur parallèle/série 6 de façon que les signaux de sortie numériques des convertisseurs A/D 5a, 5b soient choisis alternativement par le convertisseur parallèle/ série 6 suivant une période égale à a pour être fournis à la borne de sortie 7. cp Le fonctionnement de l'exemple de l'invention représenté à la figure 1 sera donné ci-après dans un cas tel

que par exemple celui d'un signal d'entrée dont le niveau aug-

mente de façon relativement progressive comme représenté à la figure 2A; ce signal est appliqué à la borne d'entrée 1. A la figure 2A, les références Vi, Vi+l... correspondent à des

niveaux de comparaison pour la quantification dans les convertis-

seurs A/D 5a, 5b; une différencede niveau & V existe entre les niveaux de comparaison adjacents. A la sortie du soustracteur 3 apparait le signal analogique d'entrée 8a que l'on obtient en décalant les niveaux du signal d'entrée analogique 8a de la

valeur - 21 AV (figure 2A). La figure 2B donne le temps de réfé-

rence pour les impulsions de cadence CLK et les impulsions d'échantillonnage SPa" SP b Lorsque l'entrée analogique 8a est échantillonnée par l'impulsion d'échantillonnage SP dans le a circuit d'échantillonnage et de maintien 4a, puis est quantifiée par le convertisseur A/D 5a, ce convertisseur donne un signal

de sortie quantifié 9a représenté en pointillés à la figure 2D.

De même lorsque le signal analogique 8b est échantillonné par

l'impulsion d'échantillonnage SPb dans le circuit d'échantil-

lonnage et de maintien 4b, puis est quantifié par le convertis-

seur A/D 5b, il fournit un signal de sortie quantifié 9b cor-

respondant à la courbe représentée en traits pleins à la figure 2D. A la figure 2D, pour montrer clairement les signaux de sortie quantifiés 9a, 9b, les niveaux de sortie sont légèrement décalés par rapport au niveau de comparaison. Les convertisseurs A/D Sa, 5b donnent des signaux codés de 8 bits correspondant

aux signaux de sortie quantifiés 9a, 9b à la période d'échantil-

lonnage. Le convertisseur parallèle/série 6 est commandé par l'impulsion de cadence CLK pour dériver un code de sortie en série du convertisseur A/D 5b pendant chacune des périodes SB hachurées à la figure 2C; pendant les périodes SA qui ne sont pas hachurées à la figure 2C, le code en série du code de sortie du convertisseur A/D 5a est dérivé du convertisseur parallèle/série 6. En d'autres termes, les signaux de sortie des convertisseurs A/D Sa, 5B qui travaillent avec un déphasage de 900, sont dérivés alternativement à la période de l'impulsion

de cadence CLK pour effectuer la conversion analogique/numéri-

que essentiellement à la période de l'impulsion de cadence CLK.

Si le signal de sortie numérique sur la borne de sortie 7 est transformé en un niveau analogique (figure 2E) non seulement le changement de niveau correspondant à l'échelon quantifié généré de façon échelonnée, mais une opération telle

que deux niveaux par exemple Vi+l et Vi+2 sont générés alterna-

tivement, se répète plusieurs fois.

Le signal de sortie numérique obtenu selon l'exem-

ple ci-dessus de l'invention est transformé d'un signal numéri-

que en un signal analogique, de façon habittelle par un filtre passe-bas traversé par le signal résultant de la conversion

numérique/analogique. Comme le signal converti (signal analogi-

que obtenu à partir du signal numérique) est celui de la figure 2E ou un signal de sortie d'une courbe PAM, comme le signal de sortie de conversion numérique/analogique puisque le signal de sortie de conversion numérique/analogique est soumis à une commutation par un circuit de commutation. En outre, lorsque le signal de conversion numérique/analogique traverse le filtre

passe-bas, on obtient les signaux de sortie analogiques à dif-

férents niveaux égaux à Vi' (= V + 2'AV), Vil (h + 2 hV), i i 2 i 8.+ à la figure 2E. En d'autres termes en plus des 2 niveaux de comparaison V Vi+.... que l'on peut représenter à l'aide de 8 bits par quantification, il existe 2 niveaux Vi', Vil', 30... qui sont décalés chacun du niveau 2 V par rapport aux

niveaux de comparaison correspondants, pour les niveaux de com-

paraison de quantification, ce qui correspond à une quantifica-

tion sur 9 bits.

Comme indiqué, grâce à linvention en utilisant deux convertisseurs A/D ayant chacun N bits, on arrive à une vitesse de conversion analogique/numérique de vitesse double -de celle de chacun des convertisseurs A/D et on peut effectuer une conversion analogique/numérique donnant des signaux de (N+l) bits. C'est pourquoi comme dans le cas de signaux vidéo de couleur, numériques de grande précision selon le problème posé, l'invention permet d'effectuer la conversion analogique/

numérique nécessaire, à grande vitesse et à pouvoir de résolu-

tion élevé.

Selon l'invention, l'opération d'augmentation du nombre de bits est efficace en particulier pour un signal

d'entrée analogique dont le niveau varie progressivement.

En général comme l'erreur de quantification d'une

image reproduite à partir d'un signal vidéo numérique est rela-

tive à la partie dans laquelle la clarté change progressivement,

l'invention convient pour traiter un signal vidéo.

En outre, le signal de sortie analogique résultant

de la conversion numérique/analogique du signal de sortie numé-

rique est décalé par rapport au signal analogique d'origine par un niveau continu. Ce décalage à niveau continu peut se corriger à l'aide de l'appareil de conversion numérique/analogique de l'invention représenté à la figure 3. Selon la figure 3, la borne d'entrée 110 reçoit un signal numérique fourni par la borne de sortie 7 (figure 1) et la référence 111 concerne un

convertisseur numérique/analogique. Le signal de sortie du con-

vertisseur numérique/analogique 111 est un signal de sortie analogique tel que celui représenté à la figure 2E ainsi qu'à la figure 4 en traits mixtes. Ce signal de sortie analogique est appliqué à l'additionneur 112 auquel on ajoute un niveau continu égal à 2 A V pour le signal analogique. L'additionneur 112 donne ainsi un signal analogique dont le niveau est décalé comme représenté en traits pleins à la figure 4.Le signal de sortie de l'additionneur 112 est fourni par un filtre passe-bas

113 à la borne de sortie 114.

Comme indiqué ci-dessus, on peut corriger le chan-

gement de niveau continu. Bien que le niveau continu pose un problème dans le cas d'une donnée mesurée, dans le cas d'une donnée vidéo, on peut corriger le changement de niveau continu par verrouillage par exemple du niveau de base du signal vidéo sur un niveau prédéterminé. Ainsi dans ce second cas, il est inutile d'examiner de façon particulière la correction de

niveau continu.

Claims

R E V E N D I C A T I 0 N S

) Circuit de conversion analogique/numérique

caractérisé en ce qu'il comporte un premier et un second con-

vertisseurs analogiques/numériques (5a, 5b) ayant chacun des échelons de quantification de tension (À V) pour fournir des

données en code binaire à N bits, un premier et un second cir-

cuits d'échantillonnage et de maintien (4a, 4b) pour échantil-

lonner et conserver un signal d'entrée, un circuit d'entratne-

ment à signal de cadence (CLK) donnant deux groupes d'impulsions de cadence ayant chacun un cycle d'entraînement prédéterminé et une différence de phase d'un-demi (1/2) cycle entre eux, un convertisseur parallèle/série, (7) pour additionner ou

commuter les signaux de sortie du premier et du second conver-

tisseurs analogiques/numériques (5a, 5b) ainsi qu'un moyen (3) pour régler un niveau de tension pour quantifier le signal d'entrée avec une tension de décalage de (1/2 AV) entre le

premier et le second convertisseurs A/D (5a, 5b).
2 ) Circuit convertisseur analogique/numérique selon la revendication 1, caractérisé en ce que le moyen (3) pour régler le niveau de tension est un circuit de déphasage de tension pour déphaser le niveau du signal d'entrée d'une

tension égale à (1/24AV).

) Circuit de conversion analogique/numérique

selon la revendication 1, caractérisé en ce que les convertis-

seurs analogiques/numériques (Sa, 5b) ont des comparateurs de tension pour comparer respectivement le niveau de tension du signal d'entrée à une tension de référence prédéterminée et le

moyen pour régler le niveau de tension est un circuit de déca-

lage de tension pour décaler le niveau de la tension de réfé-

rence de l'un des convertisseurs A/D.