JP3760502B2 - クランプ回路 - Google Patents
クランプ回路 Download PDFInfo
- Publication number
- JP3760502B2 JP3760502B2 JP07303896A JP7303896A JP3760502B2 JP 3760502 B2 JP3760502 B2 JP 3760502B2 JP 07303896 A JP07303896 A JP 07303896A JP 7303896 A JP7303896 A JP 7303896A JP 3760502 B2 JP3760502 B2 JP 3760502B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clamp
- input
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はクランプ回路に関わり、特にアナログ/デジタルコンバータに適用して好適なものである。
【0002】
【従来の技術】
従来からテレビジョン受像機等において、例えばアナログ映像信号をデジタル映像信号に変換する場合、安定したデジタル映像信号を取り出すため、アナログ/デジタルコンバータ(以下、「A/Dコンバータ」という)に入力するアナログ映像信号をクランプするクランプ回路が設けられている。
【0003】
ここで、図6にテレビジョン受像機等においてアナログ映像信号をクランプする従来のクランプ回路のブロック図の一例を示す。
この図において、一点鎖線で示すアナログクランプ回路100は、コンデンサーC1 ,C2 、コンパレータ101、スイッチ回路102、電流制御回路103で構成されている。
【0004】
コンデンサーC1 は入力されるアナログの入力信号S1 から直流成分を除去するカップリングコンデンサー、コンパレータ101はコンデンサーC1 で直流成分がカットされたアナログ信号S2 と基準電圧Vref が入力されており、この基準電圧Vref とアナログ信号S2 を比較して比較信号A1 を出力する。
なお、基準電圧Vref はアナログ信号S2 を所定のレベルでクランプクランプするための電圧が設定されている。
【0005】
破線で囲ったスイッチ回路102はクランプパルス信号が入力され、このクランプパルス信号のタイミング周期でスイッチSWのオン/オフが制御されており、このスイッチSWがオンとなる期間にコンパレータ101の比較信号A1 がコンデンサーC2 に出力される。なお、このクランプパルス信号の周期はアナログ信号S2 のレベルが一定とされる、例えばペデスタルレベルを示すタイミングに合わせて設定されている。
コンデンサーC2 は、スイッチ回路102を介して入力される比較信号A1 のレベルを保持して電圧V1 を出力するホールドコンデンサーである。
【0006】
破線で示した電流制御回路103は、例えばCMOS形のP型トランジスタTP と、N型トランジスタTN によって構成されており、P型トランジスタTP のドレイン端子は電源電圧と接続され、N型トランジスタTN のドレイン端子はアース端子と接続されている。また、それぞれのゲート端子にはコンデンサーC2 で保持された電圧V1 が入力されており、P型トランジスタTP は電圧V1 に応じた電流をコンデンサーC1 を充電すると共に、N型トランジスタTN では電圧V1 に応じた電流でコンデンサーC1 の電荷を放出するようになされている。
A/Dコンバータ1は、アナログクランプ回路100から出力されるアナログ信号S2 をA/D変換して所定のデジタル出力信号Dを出力するようになされている。
【0007】
すなわち、このように構成されるアナログクランプ回路100においては、例えばアナログ信号S2 のクランプ点の電圧が基準電圧Vref より低い場合は、ホールドコンデンサーC2 の電位が低下し、P型トランジスタTP を介して供給される電流によりカップリングコンデンサーC1 の端子電圧が上昇すると共に、アナログ信号S2 のクランプ点の電圧が基準電圧Vref より高い場合は、ホールドコンデンサーC2 の電位が上昇し、N型トランジスタTN を介して放出される電流によりカップリングコンデンサーC1 の端子電圧が降下して、アナログ信号S2 に所定のクランプ電圧が印加されることになる。よって、このようなクランプ回路でクランプされたアナログ信号S2 をA/Dコンバータ1でA/D変換すれば、そのダイナミックレンジを有効に利用して安定したデジタル出力信号Dを得ることができる。
【0008】
【発明が解決しようとする課題】
上記したようなアナログクランプ回路100においては、アナログの入力信号S1 のレベルが変動した場合、この入力信号S1 のレベル変動に応じてアナログ信号S2 をクランプするクランプレベルを変化させるようにしている。
しかしながら、例えば図7に示すようにアナログの入力信号S1 のレベル変動幅が小さければ、アナログ信号S2 のクランプレベルを入力信号S1 に対応したレベルに素早く収束させることができるものの、アナログ入力信号S1 の急峻な変動に対しては、アナログ信号S2 のクランプレベルをアナログ入力信号S1 に対応したレベルに収束させるのに時間がかかってしまう。
すなわち、アナログ入力信号S1 のレベル変動幅によって、アナログ信号S2 を所定のクランプレベルに収束させるまでの応答特性が大きく異なってしまうという問題点があった。
【0009】
本発明はこのような問題点を解決するためになされたもので、アナログ入力信号の急峻なレベル変動に対して、A/Dコンバータに入力されるアナログ信号のクランプレベルの応答特性を簡単な回路によって向上させたクランプ回路を提供することを目的としている。
【0010】
【課題を解決するための手段】
上記目的を達成するため、入力されるアナログ入力信号の直流成分を除去するコンデンサーと、コンデンサーを介して供給されたアナログ信号をデジタル信号に変換するアナログ/デジタルコンバータと、デジタル信号を所定のタイミングの周期でラッチしたデジタルデータと所定のクランプデータの差分を演算し、その演算結果である差分データによって、前記差分データの積分処理の動作が制御され、nビットコントロール信号を出力するデジタル演算処理手段と、nビットコントロール信号に応じた電流をアナログ信号に帰還する電流出力型デジタル/アナログコンバータとを備えて構成する。
【0011】
そして、上記デジタル演算処理手段等は、デジタル信号からクランプパルス信号のタイミングの周期でデジタルデータをラッチするラッチ回路と、ラッチ回路でラッチされたデジタルデータと所定のクランプデータの差分を演算し、その演算結果である差分データを出力する演算回路と、この差分データによって、クリアパルス信号を出力するリミッタ回路と、クリアパルス信号によって差分データの積分処理の動作が制御されている積分回路と、その積分回路から出力される差分データを電流出力型デジタル/アナログコンバータの入力形態に対応したnビットコントロール信号に変換して出力する入力エンコーダー回路等で構成することとした。
【0012】
本発明によれば、デジタル演算処理によりデジタルデータと所定のクランプデータの差分を演算し、その演算結果である差分データが所定値以上、又は所定値以下かによって積分処理の動作を制御しているため、アナログ入力信号のレベル変動に対応してクランプデータを急峻に変動させた場合でもアナログ信号のクランプレベルの応答特性を比較的簡単な回路により向上させることができる。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図1は本発明の実施の形態であるデジタルクランプ回路のブロック図の一例を示したものである。
この図において、コンデンサーC1 は入力されるアナログの入力信号S1 から直流成分を除去するコンデンサーである。
A/Dコンバータ1はコンデンサーC1 で直流成分が除去されたアナログ信号S2 をA/D変換して所定のデジタル出力信号Dを出力するようになされている。
【0014】
デジタル演算処理回路10は、ラッチ回路11、ノイズシェイピング回路12、演算回路13、リミッタ回路14、積分回路15及び入力エンコーダ回路16で構成されている。
ラッチ回路11は、所定のタイミング周期でクランプパルス信号が入力されており、デジタル出力信号Dからクランプパルス信号が入力されるタイミング周期でデジタルデータをラッチするようになされている。
【0015】
ノイズシェイピング回路12はノイズによる影響を除去するため、ラッチ回路11でラッチされたデジタルデータのノイズシェイピング処理を行っており、この部分に存在する色副搬送波信号の平均化を行うと共に、量子化雑音を高域側に押しやってデジタルデータのノイズを低減している。
演算回路13は所定のクランプデータが入力されており、ノイズシェイピング回路12でノイズが除去されたデジタルデータからこのクランプデータを減算し、その減算結果である差分データを出力している。
【0016】
リミッタ回路14は、入力された差分データを積分回路15に出力すると共に、所定のリミット値が設定されており、入力された差分データがリミット値より大きい時はクリアパルス信号aを積分回路15に出力する。
積分回路15は、通常、リミッタ回路14を介して入力される差分データを積分して入力エンコーダ回路16に出力すると共に、リミッタ回路14からクリアパルス信号aが入力されると、記憶している積分データをクリアするようになされている。
【0017】
入力エンコーダ回路16は、入力された差分データを電流出力型デジタル/アナログコンバータ(以下、「電流出力型D/Aコンバータ」という)20の入力形態に対応したコントロール信号(P0 〜PN ,N0 〜NN )に変換して出力する。電流出力型D/Aコンバータ20は、入力エンコーダ回路16からのコントロール信号(P0 〜PN ,N0 〜NN )に応じた電流IOUT でコンデンサーC1 に充放電電流を供給し、所望のクランプ電圧が印加されるように構成されている。
【0018】
以下、アナログの入力信号S1 として、例えばアナログ映像信号が入力された場合の動作を図2〜図4を参照して説明する。
先ず、図2(a)に示すようなアナログ映像信号が入力信号S1 として入力されると、コンデンサーC1 で直流成分が除去される。この直流成分が除去されたアナログ映像信号S2 はA/Dコンバータ1に入力され、ここでA/D変換されてデジタル映像信号Dとして出力される。
【0019】
このデジタル映像信号Dは、図示していない後段のブロックに供給されると共に、デジタル演算処理回路10のラッチ回路11に出力され、ラッチ回路11では、デジタル映像信号Dからクランプパルス信号がオンとなる期間のデジタルデータをラッチするようになされている。この時、ラッチ回路11に入力されているクランプパルス信号は、図2(b)に示すような映像信号のペデスタルレベルに対応した周期tCLとされており、例えば4fSCの周期でデジタル信号をラッチすると共に、ラッチ回路11でラッチされた例えば8サンプル分のデータがペデスタルレベルとなるようにしている。
なお、クランプパルス信号がオンとなる期間に、ペデスタルレベルに対応したデジタルデータを数回取り込んでラッチするようにしてもよい。
【0020】
ラッチ回路11でラッチされたデジタルデータは、ノイズシェイピング回路12に入力され、例えばラッチ回路11でデジタルデータが数回ラッチされていれば、そのデジタルデータが平均化された後、ノイズ成分を除去するためのノイズシェイピング処理が行われて、演算回路13に出力される。
【0021】
演算回路13にはクランプデータとして、アナログ映像信号S2 を所定のペデスタルレベルでクランプするためのペデスタルクランプデータが入力されており、ノイズシェイピング回路12から出力されるデジタルデータとペデスタルクランプデータの差分が演算されて、その差分データがリミッタ回路14に出力される。
【0022】
この差分データは、リミッタ回路14を介して積分回路15に出力されると共に、リミッタ回路14に設定されているリミッタレベルと比較され、差分データがリミッタレベルより大きい時は積分回路15にクリアパルス信号aが出力されることになる。
【0023】
積分回路15は、例えば図3に示すように加算器15a、Dフリップフロップ回路(delayed flip flop )15bなどの遅延回路によって積分ループを形成しており、リミッタ回路14から差分データが入力されると、加算器15aでDフリップフロップ回路15bに積分データとして記憶している1つ前の出力データを加算して出力するようになされている。つまり、リミッタ回路14において、差分データの値が設定されているリミッタレベルVL より小さい時は、差分データを積分回路15で積分することにより、クランプレベルの定常偏差をなくすと共に、その出力データを入力エンコーダ回路16に出力する。
【0024】
一方、リミッタ回路14において差分データの値が設定されているリミッタレベルVL より大きい時は、リミッタ回路14からクリアパルス信号aが積分回路15のDフリップフロップ回路15bに入力されて、Dフリップフロップ回路15bに記憶されている積分データがクリアされる。よって、差分データは積分回路15で積分されずに、そのまま入力エンコーダ回路16に出力されることになる。
【0025】
そして、入力エンコーダ回路16において、この差分データが電流出力型デジアナコンバータ回路20の入力形態に対応した所定のコントロール信号(P0 〜Pn ,N0 〜Nn )に変換される。例えば演算回路13から出力される差分データが正の値となる時は、アナログ映像信号S2 のペデスタルレベルを差分データだけ下げるためのコントロール信号(P0 〜Pn ,N0 〜Nn )を電流出力型D/Aコンバータ20に出力する。
【0026】
また逆に、差分データが負の値となる時は、アナログ映像信号S2 のペデスタルレベルを差分データだけ上げるためのコントロール信号(P0 〜Pn ,N0 〜Nn )を電流出力型D/Aコンバータ20に出力する。
【0027】
このコントロール信号(P0 〜Pn ,N0 〜Nn )に基づいて、電流出力型D/Aコンバータ20からアナログ映像信号S2 のラインに供給する電流IOUT が制御されると共に、この電流IOUT がコンデンサーC1 で電流・電圧変換されることで、アナログ映像信号S2 はクランプデータに対応した所望のクランプレベルでクランされることになる。
【0028】
つまり、このように構成される本実施の形態であるデジタルクランプ回路においては、デジタル演算処理回路10でA/Dコンバータ1から出力されるデジタル映像信号Dのデジタルデータとクランプデータの差分を演算し、その演算結果である差分データがリミッタ回路14に設定されているリミッタレベルVL より大きくなる場合は、積分回路15で積分処理を行わずに、差分データをそのまま入力エンコーダ回路16に出力するようにしている。
【0029】
そして、この差分データに基づいて、電流出力型D/Aコンバータ20を制御することにより、図4に示すようにアナログ映像信号S1 のレベルが大きく変動し、このレベルに対応するように基準クランプデータを大きく変化させた時でも、アナログ映像信号S1 のレベル変動が小さい時と同様、アナログ映像信号S2 のクランプレベルをアナログ入力信号S1 に対応したレベルに素早く収束させることができる。
【0030】
なお、リミッタ回路14のリミッタレベルVL は、コンデンサC1 、電流出力型D/Aコンバータ20、クランプパルス信号の周期、積分回路15の積分定数、A/Dコンバータ1の分解能等を考慮して最適な値となるようにすれば良い。
【0031】
次に、図5に電流出力型D/Aコンバータ20の一例として4ビットの電流出力型D/Aコンバータ回路の一例を示す。
この図に示す4ビット電流出力型D/Aコンバータ20は、破線で囲った第1の電流発生回路21、第2の電流発生回路22、第3の電流発生回路23、第4の電流発生回路24、及びバイアス制御回路25から構成されている。
この場合、図1に示したデジタル演算処理回路10の入力エンコーダ回路14からのコントロール信号は、この4ビット電流出力型D/Aコンバータ20に対応したコントロール信号(P0 〜P3 ,N0 〜N3 )が入力されることになる。
【0032】
第1の電流発生回路21は、P型トランジスタTP1,TP2、N型トランジスタTN1,TN2によって構成されており、P型トランジスタTP1のドレイン端子には電源電圧(VDD)、ゲート端子はバイアス電圧がそれぞれ印加されていると共に、ソース端子はP型トランジスタTP2のドレイン端子と接続されている。
P型トランジスタTP2のゲート端子には、入力エンコーダ回路14から差分データの第1ビットに対応したコントロール信号P0 が入力されている。
【0033】
一方、N型トランジスタTN1のドレイン端子はアース(VSS)に接続されていると共に、ゲート端子にはバイアス電圧が印加されている。また、ソース端子はN型トランジスタTN2のドレイン端子と接続されている。また、N型トランジスタTN2のゲート端子には、入力エンコーダ回路14から差分データの第1ビットに対応したコントロール信号N0 が入力されている。
【0034】
第2の電流発生回路22は、上記した第1の電流発生回路21が2個、並列に接続された構成とされており、各P型トランジスタTP2のゲート端子には、入力エンコーダ回路14から差分データの第2ビットに対応したコントロール信号P1 が入力されていると共に、各N型トランジスタTN2のゲート端子には、差分データの第2ビットに対応したコントロール信号N1 が入力されている。
【0035】
第3の電流発生回路23は、上記した第1の電流発生回路21が4個、並列に接続された構成とされており、各P型トランジスタTP2のゲート端子には差分データの第3ビットに対応したコントロール信号P2 が、各N型トランジスタTN2のゲート端子には差分データの第3ビットに対応したコントロール信号N2 がそれぞれ入力されている。
【0036】
第4の電流発生回路24は、上記した第1の電流発生回路21が8個、並列に接続された構成であり、上記同様、各P型トランジスタTP2のゲート端子には差分データの第4ビットに対応したコントロール信号P3 が、N型トランジスタTN2のゲート端子には差分データの第4ビットに対応したコントロール信号N3 がそれぞれ入力されている。
つまり、各電流発生回路21〜24は4ビットのバイナリコードによって重み付けされた正負の電流を出力するように構成されていることになる。
【0037】
バイアス制御部25は、各P型トランジスタTP1のゲート、及び各N型トランジスタTN1のゲート端子にバイアス電圧を印加するようになされており、1個のP型トランジスタTP1を流れる電流IP と、1個のN型トランジスタTN1に流れる電流IN の電流量が等しくなるようにバイアス電圧が設定されている。
【0038】
このように構成されている電流出力型D/Aコンバータ20においては、例えばP型トランジスタTP2のゲートに『Low 』レベルのコントロール信号P0 〜P3 が入力されると、P型トランジスタTP2がオンになり、トランジスタTP1によって電流IOUT が供給されることになる。
なお、この時、N型トランジスタTN2のゲートに入力されるコントロール信号N0 〜N3 は、『Low 』レベルとなり、N型トランジスタTN2はオフとなる。
【0039】
また、N型トランジスタTN2のゲートに『High』レベルのコントロール信号N0 〜N4 が入力されると、N型トランジスタTN2がオンになり、トランジスタTN1によって電流IOUT が抽出されることになる。
なお、この時、P型トランジスタTP2のゲートに入力されるコントロール信号P0 〜P4 は『High』レベルとなり、P型トランジスタTP2はオフとなる。
【0040】
すなわち、P型トランジスタTP2がコントロール信号P0 〜P3 、N型トランジスタTN2がコントロール信号N0 〜N3 によって制御されるスイッチとして機能すると共に、各P型トランジスタTP1及びN型トランジスタTN1によって出力する電流量の重み付けを行って、コントロール信号に応じた電流IOUT を出力するようになされている。
【0041】
なお、本発明の実施の形態においては、電流出力型D/Aコンバータ20の一例として4ビットの電流出力型D/Aコンバータを適用した場合について説明したが、これに限定されることなく8ビットの電流出力型D/Aコンバータ等を用いることも当然可能である。
また、各電流発生回路21〜24を構成するトランジスタは、異なる電流量となるトランジスタで構成することもできる。
【0042】
【発明の効果】
以上、説明したように本発明のクランプ回路によれば、デジタル演算処理でデジタル信号を所定のタイミングの周期でラッチしたデジタルデータとクランプデータの差分を演算し、その演算結果である差分データの値によって、クランプレベルをコントロールしているため、定常偏差のないクランプ作用を持たせることができる。
また、特に、差分データとリミッタ回路に設定されているリミッタレベルとの比較によって、該差分データの積分処理の有無を制御するようにしているため、入力信号の急峻なレベル変動に対するクランプレベルの応答特性を簡単な回路構成で向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態であるクランプ回路のブロック図を示した図である。
【図2】本実施の形態であるクランプ回路に入力される信号の波形を示した図である。
【図3】積分回路の構成の一例を示した図である。
【図4】本発明の実施の形態であるクランプ回路の応答特性を示した図である。
【図5】電流出力型D/Aコンバータの一例を示した図である。
【図6】従来のアナログクランプ回路の一例を示した図である。
【図7】従来のアナログクランプ回路の応答特性を示した図である。
【符号の説明】
1 A/Dコンバータ、10 デジタル演算処理回路、11 ラッチ回路、12 ノイズシェイピング回路、13 演算回路、14 リミッタ回路、15 積分回路、16 入力エンコーダ回路、20 電流出力型D/Aコンバータ、21〜24 電流発生回路、25 バイアス制御回路
【発明の属する技術分野】
本発明はクランプ回路に関わり、特にアナログ/デジタルコンバータに適用して好適なものである。
【0002】
【従来の技術】
従来からテレビジョン受像機等において、例えばアナログ映像信号をデジタル映像信号に変換する場合、安定したデジタル映像信号を取り出すため、アナログ/デジタルコンバータ(以下、「A/Dコンバータ」という)に入力するアナログ映像信号をクランプするクランプ回路が設けられている。
【0003】
ここで、図6にテレビジョン受像機等においてアナログ映像信号をクランプする従来のクランプ回路のブロック図の一例を示す。
この図において、一点鎖線で示すアナログクランプ回路100は、コンデンサーC1 ,C2 、コンパレータ101、スイッチ回路102、電流制御回路103で構成されている。
【0004】
コンデンサーC1 は入力されるアナログの入力信号S1 から直流成分を除去するカップリングコンデンサー、コンパレータ101はコンデンサーC1 で直流成分がカットされたアナログ信号S2 と基準電圧Vref が入力されており、この基準電圧Vref とアナログ信号S2 を比較して比較信号A1 を出力する。
なお、基準電圧Vref はアナログ信号S2 を所定のレベルでクランプクランプするための電圧が設定されている。
【0005】
破線で囲ったスイッチ回路102はクランプパルス信号が入力され、このクランプパルス信号のタイミング周期でスイッチSWのオン/オフが制御されており、このスイッチSWがオンとなる期間にコンパレータ101の比較信号A1 がコンデンサーC2 に出力される。なお、このクランプパルス信号の周期はアナログ信号S2 のレベルが一定とされる、例えばペデスタルレベルを示すタイミングに合わせて設定されている。
コンデンサーC2 は、スイッチ回路102を介して入力される比較信号A1 のレベルを保持して電圧V1 を出力するホールドコンデンサーである。
【0006】
破線で示した電流制御回路103は、例えばCMOS形のP型トランジスタTP と、N型トランジスタTN によって構成されており、P型トランジスタTP のドレイン端子は電源電圧と接続され、N型トランジスタTN のドレイン端子はアース端子と接続されている。また、それぞれのゲート端子にはコンデンサーC2 で保持された電圧V1 が入力されており、P型トランジスタTP は電圧V1 に応じた電流をコンデンサーC1 を充電すると共に、N型トランジスタTN では電圧V1 に応じた電流でコンデンサーC1 の電荷を放出するようになされている。
A/Dコンバータ1は、アナログクランプ回路100から出力されるアナログ信号S2 をA/D変換して所定のデジタル出力信号Dを出力するようになされている。
【0007】
すなわち、このように構成されるアナログクランプ回路100においては、例えばアナログ信号S2 のクランプ点の電圧が基準電圧Vref より低い場合は、ホールドコンデンサーC2 の電位が低下し、P型トランジスタTP を介して供給される電流によりカップリングコンデンサーC1 の端子電圧が上昇すると共に、アナログ信号S2 のクランプ点の電圧が基準電圧Vref より高い場合は、ホールドコンデンサーC2 の電位が上昇し、N型トランジスタTN を介して放出される電流によりカップリングコンデンサーC1 の端子電圧が降下して、アナログ信号S2 に所定のクランプ電圧が印加されることになる。よって、このようなクランプ回路でクランプされたアナログ信号S2 をA/Dコンバータ1でA/D変換すれば、そのダイナミックレンジを有効に利用して安定したデジタル出力信号Dを得ることができる。
【0008】
【発明が解決しようとする課題】
上記したようなアナログクランプ回路100においては、アナログの入力信号S1 のレベルが変動した場合、この入力信号S1 のレベル変動に応じてアナログ信号S2 をクランプするクランプレベルを変化させるようにしている。
しかしながら、例えば図7に示すようにアナログの入力信号S1 のレベル変動幅が小さければ、アナログ信号S2 のクランプレベルを入力信号S1 に対応したレベルに素早く収束させることができるものの、アナログ入力信号S1 の急峻な変動に対しては、アナログ信号S2 のクランプレベルをアナログ入力信号S1 に対応したレベルに収束させるのに時間がかかってしまう。
すなわち、アナログ入力信号S1 のレベル変動幅によって、アナログ信号S2 を所定のクランプレベルに収束させるまでの応答特性が大きく異なってしまうという問題点があった。
【0009】
本発明はこのような問題点を解決するためになされたもので、アナログ入力信号の急峻なレベル変動に対して、A/Dコンバータに入力されるアナログ信号のクランプレベルの応答特性を簡単な回路によって向上させたクランプ回路を提供することを目的としている。
【0010】
【課題を解決するための手段】
上記目的を達成するため、入力されるアナログ入力信号の直流成分を除去するコンデンサーと、コンデンサーを介して供給されたアナログ信号をデジタル信号に変換するアナログ/デジタルコンバータと、デジタル信号を所定のタイミングの周期でラッチしたデジタルデータと所定のクランプデータの差分を演算し、その演算結果である差分データによって、前記差分データの積分処理の動作が制御され、nビットコントロール信号を出力するデジタル演算処理手段と、nビットコントロール信号に応じた電流をアナログ信号に帰還する電流出力型デジタル/アナログコンバータとを備えて構成する。
【0011】
そして、上記デジタル演算処理手段等は、デジタル信号からクランプパルス信号のタイミングの周期でデジタルデータをラッチするラッチ回路と、ラッチ回路でラッチされたデジタルデータと所定のクランプデータの差分を演算し、その演算結果である差分データを出力する演算回路と、この差分データによって、クリアパルス信号を出力するリミッタ回路と、クリアパルス信号によって差分データの積分処理の動作が制御されている積分回路と、その積分回路から出力される差分データを電流出力型デジタル/アナログコンバータの入力形態に対応したnビットコントロール信号に変換して出力する入力エンコーダー回路等で構成することとした。
【0012】
本発明によれば、デジタル演算処理によりデジタルデータと所定のクランプデータの差分を演算し、その演算結果である差分データが所定値以上、又は所定値以下かによって積分処理の動作を制御しているため、アナログ入力信号のレベル変動に対応してクランプデータを急峻に変動させた場合でもアナログ信号のクランプレベルの応答特性を比較的簡単な回路により向上させることができる。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図1は本発明の実施の形態であるデジタルクランプ回路のブロック図の一例を示したものである。
この図において、コンデンサーC1 は入力されるアナログの入力信号S1 から直流成分を除去するコンデンサーである。
A/Dコンバータ1はコンデンサーC1 で直流成分が除去されたアナログ信号S2 をA/D変換して所定のデジタル出力信号Dを出力するようになされている。
【0014】
デジタル演算処理回路10は、ラッチ回路11、ノイズシェイピング回路12、演算回路13、リミッタ回路14、積分回路15及び入力エンコーダ回路16で構成されている。
ラッチ回路11は、所定のタイミング周期でクランプパルス信号が入力されており、デジタル出力信号Dからクランプパルス信号が入力されるタイミング周期でデジタルデータをラッチするようになされている。
【0015】
ノイズシェイピング回路12はノイズによる影響を除去するため、ラッチ回路11でラッチされたデジタルデータのノイズシェイピング処理を行っており、この部分に存在する色副搬送波信号の平均化を行うと共に、量子化雑音を高域側に押しやってデジタルデータのノイズを低減している。
演算回路13は所定のクランプデータが入力されており、ノイズシェイピング回路12でノイズが除去されたデジタルデータからこのクランプデータを減算し、その減算結果である差分データを出力している。
【0016】
リミッタ回路14は、入力された差分データを積分回路15に出力すると共に、所定のリミット値が設定されており、入力された差分データがリミット値より大きい時はクリアパルス信号aを積分回路15に出力する。
積分回路15は、通常、リミッタ回路14を介して入力される差分データを積分して入力エンコーダ回路16に出力すると共に、リミッタ回路14からクリアパルス信号aが入力されると、記憶している積分データをクリアするようになされている。
【0017】
入力エンコーダ回路16は、入力された差分データを電流出力型デジタル/アナログコンバータ(以下、「電流出力型D/Aコンバータ」という)20の入力形態に対応したコントロール信号(P0 〜PN ,N0 〜NN )に変換して出力する。電流出力型D/Aコンバータ20は、入力エンコーダ回路16からのコントロール信号(P0 〜PN ,N0 〜NN )に応じた電流IOUT でコンデンサーC1 に充放電電流を供給し、所望のクランプ電圧が印加されるように構成されている。
【0018】
以下、アナログの入力信号S1 として、例えばアナログ映像信号が入力された場合の動作を図2〜図4を参照して説明する。
先ず、図2(a)に示すようなアナログ映像信号が入力信号S1 として入力されると、コンデンサーC1 で直流成分が除去される。この直流成分が除去されたアナログ映像信号S2 はA/Dコンバータ1に入力され、ここでA/D変換されてデジタル映像信号Dとして出力される。
【0019】
このデジタル映像信号Dは、図示していない後段のブロックに供給されると共に、デジタル演算処理回路10のラッチ回路11に出力され、ラッチ回路11では、デジタル映像信号Dからクランプパルス信号がオンとなる期間のデジタルデータをラッチするようになされている。この時、ラッチ回路11に入力されているクランプパルス信号は、図2(b)に示すような映像信号のペデスタルレベルに対応した周期tCLとされており、例えば4fSCの周期でデジタル信号をラッチすると共に、ラッチ回路11でラッチされた例えば8サンプル分のデータがペデスタルレベルとなるようにしている。
なお、クランプパルス信号がオンとなる期間に、ペデスタルレベルに対応したデジタルデータを数回取り込んでラッチするようにしてもよい。
【0020】
ラッチ回路11でラッチされたデジタルデータは、ノイズシェイピング回路12に入力され、例えばラッチ回路11でデジタルデータが数回ラッチされていれば、そのデジタルデータが平均化された後、ノイズ成分を除去するためのノイズシェイピング処理が行われて、演算回路13に出力される。
【0021】
演算回路13にはクランプデータとして、アナログ映像信号S2 を所定のペデスタルレベルでクランプするためのペデスタルクランプデータが入力されており、ノイズシェイピング回路12から出力されるデジタルデータとペデスタルクランプデータの差分が演算されて、その差分データがリミッタ回路14に出力される。
【0022】
この差分データは、リミッタ回路14を介して積分回路15に出力されると共に、リミッタ回路14に設定されているリミッタレベルと比較され、差分データがリミッタレベルより大きい時は積分回路15にクリアパルス信号aが出力されることになる。
【0023】
積分回路15は、例えば図3に示すように加算器15a、Dフリップフロップ回路(delayed flip flop )15bなどの遅延回路によって積分ループを形成しており、リミッタ回路14から差分データが入力されると、加算器15aでDフリップフロップ回路15bに積分データとして記憶している1つ前の出力データを加算して出力するようになされている。つまり、リミッタ回路14において、差分データの値が設定されているリミッタレベルVL より小さい時は、差分データを積分回路15で積分することにより、クランプレベルの定常偏差をなくすと共に、その出力データを入力エンコーダ回路16に出力する。
【0024】
一方、リミッタ回路14において差分データの値が設定されているリミッタレベルVL より大きい時は、リミッタ回路14からクリアパルス信号aが積分回路15のDフリップフロップ回路15bに入力されて、Dフリップフロップ回路15bに記憶されている積分データがクリアされる。よって、差分データは積分回路15で積分されずに、そのまま入力エンコーダ回路16に出力されることになる。
【0025】
そして、入力エンコーダ回路16において、この差分データが電流出力型デジアナコンバータ回路20の入力形態に対応した所定のコントロール信号(P0 〜Pn ,N0 〜Nn )に変換される。例えば演算回路13から出力される差分データが正の値となる時は、アナログ映像信号S2 のペデスタルレベルを差分データだけ下げるためのコントロール信号(P0 〜Pn ,N0 〜Nn )を電流出力型D/Aコンバータ20に出力する。
【0026】
また逆に、差分データが負の値となる時は、アナログ映像信号S2 のペデスタルレベルを差分データだけ上げるためのコントロール信号(P0 〜Pn ,N0 〜Nn )を電流出力型D/Aコンバータ20に出力する。
【0027】
このコントロール信号(P0 〜Pn ,N0 〜Nn )に基づいて、電流出力型D/Aコンバータ20からアナログ映像信号S2 のラインに供給する電流IOUT が制御されると共に、この電流IOUT がコンデンサーC1 で電流・電圧変換されることで、アナログ映像信号S2 はクランプデータに対応した所望のクランプレベルでクランされることになる。
【0028】
つまり、このように構成される本実施の形態であるデジタルクランプ回路においては、デジタル演算処理回路10でA/Dコンバータ1から出力されるデジタル映像信号Dのデジタルデータとクランプデータの差分を演算し、その演算結果である差分データがリミッタ回路14に設定されているリミッタレベルVL より大きくなる場合は、積分回路15で積分処理を行わずに、差分データをそのまま入力エンコーダ回路16に出力するようにしている。
【0029】
そして、この差分データに基づいて、電流出力型D/Aコンバータ20を制御することにより、図4に示すようにアナログ映像信号S1 のレベルが大きく変動し、このレベルに対応するように基準クランプデータを大きく変化させた時でも、アナログ映像信号S1 のレベル変動が小さい時と同様、アナログ映像信号S2 のクランプレベルをアナログ入力信号S1 に対応したレベルに素早く収束させることができる。
【0030】
なお、リミッタ回路14のリミッタレベルVL は、コンデンサC1 、電流出力型D/Aコンバータ20、クランプパルス信号の周期、積分回路15の積分定数、A/Dコンバータ1の分解能等を考慮して最適な値となるようにすれば良い。
【0031】
次に、図5に電流出力型D/Aコンバータ20の一例として4ビットの電流出力型D/Aコンバータ回路の一例を示す。
この図に示す4ビット電流出力型D/Aコンバータ20は、破線で囲った第1の電流発生回路21、第2の電流発生回路22、第3の電流発生回路23、第4の電流発生回路24、及びバイアス制御回路25から構成されている。
この場合、図1に示したデジタル演算処理回路10の入力エンコーダ回路14からのコントロール信号は、この4ビット電流出力型D/Aコンバータ20に対応したコントロール信号(P0 〜P3 ,N0 〜N3 )が入力されることになる。
【0032】
第1の電流発生回路21は、P型トランジスタTP1,TP2、N型トランジスタTN1,TN2によって構成されており、P型トランジスタTP1のドレイン端子には電源電圧(VDD)、ゲート端子はバイアス電圧がそれぞれ印加されていると共に、ソース端子はP型トランジスタTP2のドレイン端子と接続されている。
P型トランジスタTP2のゲート端子には、入力エンコーダ回路14から差分データの第1ビットに対応したコントロール信号P0 が入力されている。
【0033】
一方、N型トランジスタTN1のドレイン端子はアース(VSS)に接続されていると共に、ゲート端子にはバイアス電圧が印加されている。また、ソース端子はN型トランジスタTN2のドレイン端子と接続されている。また、N型トランジスタTN2のゲート端子には、入力エンコーダ回路14から差分データの第1ビットに対応したコントロール信号N0 が入力されている。
【0034】
第2の電流発生回路22は、上記した第1の電流発生回路21が2個、並列に接続された構成とされており、各P型トランジスタTP2のゲート端子には、入力エンコーダ回路14から差分データの第2ビットに対応したコントロール信号P1 が入力されていると共に、各N型トランジスタTN2のゲート端子には、差分データの第2ビットに対応したコントロール信号N1 が入力されている。
【0035】
第3の電流発生回路23は、上記した第1の電流発生回路21が4個、並列に接続された構成とされており、各P型トランジスタTP2のゲート端子には差分データの第3ビットに対応したコントロール信号P2 が、各N型トランジスタTN2のゲート端子には差分データの第3ビットに対応したコントロール信号N2 がそれぞれ入力されている。
【0036】
第4の電流発生回路24は、上記した第1の電流発生回路21が8個、並列に接続された構成であり、上記同様、各P型トランジスタTP2のゲート端子には差分データの第4ビットに対応したコントロール信号P3 が、N型トランジスタTN2のゲート端子には差分データの第4ビットに対応したコントロール信号N3 がそれぞれ入力されている。
つまり、各電流発生回路21〜24は4ビットのバイナリコードによって重み付けされた正負の電流を出力するように構成されていることになる。
【0037】
バイアス制御部25は、各P型トランジスタTP1のゲート、及び各N型トランジスタTN1のゲート端子にバイアス電圧を印加するようになされており、1個のP型トランジスタTP1を流れる電流IP と、1個のN型トランジスタTN1に流れる電流IN の電流量が等しくなるようにバイアス電圧が設定されている。
【0038】
このように構成されている電流出力型D/Aコンバータ20においては、例えばP型トランジスタTP2のゲートに『Low 』レベルのコントロール信号P0 〜P3 が入力されると、P型トランジスタTP2がオンになり、トランジスタTP1によって電流IOUT が供給されることになる。
なお、この時、N型トランジスタTN2のゲートに入力されるコントロール信号N0 〜N3 は、『Low 』レベルとなり、N型トランジスタTN2はオフとなる。
【0039】
また、N型トランジスタTN2のゲートに『High』レベルのコントロール信号N0 〜N4 が入力されると、N型トランジスタTN2がオンになり、トランジスタTN1によって電流IOUT が抽出されることになる。
なお、この時、P型トランジスタTP2のゲートに入力されるコントロール信号P0 〜P4 は『High』レベルとなり、P型トランジスタTP2はオフとなる。
【0040】
すなわち、P型トランジスタTP2がコントロール信号P0 〜P3 、N型トランジスタTN2がコントロール信号N0 〜N3 によって制御されるスイッチとして機能すると共に、各P型トランジスタTP1及びN型トランジスタTN1によって出力する電流量の重み付けを行って、コントロール信号に応じた電流IOUT を出力するようになされている。
【0041】
なお、本発明の実施の形態においては、電流出力型D/Aコンバータ20の一例として4ビットの電流出力型D/Aコンバータを適用した場合について説明したが、これに限定されることなく8ビットの電流出力型D/Aコンバータ等を用いることも当然可能である。
また、各電流発生回路21〜24を構成するトランジスタは、異なる電流量となるトランジスタで構成することもできる。
【0042】
【発明の効果】
以上、説明したように本発明のクランプ回路によれば、デジタル演算処理でデジタル信号を所定のタイミングの周期でラッチしたデジタルデータとクランプデータの差分を演算し、その演算結果である差分データの値によって、クランプレベルをコントロールしているため、定常偏差のないクランプ作用を持たせることができる。
また、特に、差分データとリミッタ回路に設定されているリミッタレベルとの比較によって、該差分データの積分処理の有無を制御するようにしているため、入力信号の急峻なレベル変動に対するクランプレベルの応答特性を簡単な回路構成で向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態であるクランプ回路のブロック図を示した図である。
【図2】本実施の形態であるクランプ回路に入力される信号の波形を示した図である。
【図3】積分回路の構成の一例を示した図である。
【図4】本発明の実施の形態であるクランプ回路の応答特性を示した図である。
【図5】電流出力型D/Aコンバータの一例を示した図である。
【図6】従来のアナログクランプ回路の一例を示した図である。
【図7】従来のアナログクランプ回路の応答特性を示した図である。
【符号の説明】
1 A/Dコンバータ、10 デジタル演算処理回路、11 ラッチ回路、12 ノイズシェイピング回路、13 演算回路、14 リミッタ回路、15 積分回路、16 入力エンコーダ回路、20 電流出力型D/Aコンバータ、21〜24 電流発生回路、25 バイアス制御回路
Claims (3)
- 入力されるアナログ入力信号の直流成分を除去するコンデンサーと、
該コンデンサーを介して供給されたアナログ信号をデジタル信号に変換するアナログ/デジタルコンバータと、
前記デジタル信号を所定のタイミングの周期のクランプパルス信号によってラッチするラッチ回路と、
前記ラッチ回路でラッチされたデジタルデータと、所定のペデスタルクランプデータの差分を演算し、その演算結果である差分データを出力する演算回路と、
前記差分データを、設定されているリミッタレベルと比較し、この差分データがリミッタレベルより大きいときはクリアパルス信号を出力するリミッタ回路と、
前記クリアパルス信号が供給されていないときは、前記差分データを積分してクランプレベルの定常偏差をなくするような信号を出力すると共に、
前記クリアパルス信号が供給されたときは、前記差分データの積分処理が中止されて前記差分データをそのまま出力する積分回路と、
前記積分回路の出力を電流出力型デジタル/アナログコンバータの入力形態に対応したnビットコントロール信号に変換して出力する入力エンコーダ回路とを備え、
前記電流出力型デジタル/アナログコンバータから出力される電流を、前記アナログ信号に帰還するように構成されていることを特徴とするクランプ回路。 - 前記デジタルデータは、ノイズ成分を除去するノイズシェイピング回路を介して前記演算回路に入力されていることを特徴とする請求項1に記載のクランプ回路。
- 前記電流出力型デジタル/アナログコンバータは、n個の電流発生手段を有し、
各電流発生手段から入力される前記nビットのコントロール信号の各ビットにそれぞれ対応した異なる電流を発生するように構成されていることを特徴とする請求項1に記載のクランプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07303896A JP3760502B2 (ja) | 1996-03-05 | 1996-03-05 | クランプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07303896A JP3760502B2 (ja) | 1996-03-05 | 1996-03-05 | クランプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09247495A JPH09247495A (ja) | 1997-09-19 |
JP3760502B2 true JP3760502B2 (ja) | 2006-03-29 |
Family
ID=13506801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07303896A Expired - Fee Related JP3760502B2 (ja) | 1996-03-05 | 1996-03-05 | クランプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3760502B2 (ja) |
-
1996
- 1996-03-05 JP JP07303896A patent/JP3760502B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09247495A (ja) | 1997-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7061416B2 (en) | Adaptive-type sigma-delta A/D converter | |
US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
EP1085659A1 (fr) | Convertisseur numérique-analogique en courant | |
US10180448B2 (en) | Circuit and method for pulse width modulation | |
FR2573211A1 (fr) | Comparateur synchronise | |
US6114981A (en) | D/A converter | |
US4766417A (en) | Automatic offset compensating bipolar A/D converter circuit | |
KR0139415B1 (ko) | 신호 적분기 | |
US5347279A (en) | Analog/digital converter of the over-sampling type with feedback correction to offset sampling error | |
JP3760502B2 (ja) | クランプ回路 | |
JP3760503B2 (ja) | クランプ回路 | |
JPH10327072A (ja) | アナログ/ディジタルコンバータおよび電圧比較器 | |
JPH01206727A (ja) | 増幅器において使用される電流合成回路 | |
JPH09247497A (ja) | クランプ回路 | |
US20100045350A1 (en) | Semiconductor Device and Amplification Device Generating Triangular Wave Synchronized with Clock Signal | |
EP0346988B1 (fr) | Circuit semiconducteur intégré comprenant un circuit comparateur synchronisé | |
US10161974B1 (en) | Frequency to current circuit | |
JP3113527B2 (ja) | A/d変換器 | |
US6542097B1 (en) | Adaptive delta modulation with step size variation responsive to sensed overload | |
EP0911976A1 (en) | Analog/digital conversion device with sample-and-hold circuit | |
JP3336576B2 (ja) | A/d変換器 | |
JPH11266157A (ja) | フィードバック回路 | |
JPH0870251A (ja) | デルタシグマ型ad変換回路 | |
JP2874218B2 (ja) | A−dコンバータ | |
EP0130646A1 (fr) | Comparateur synchronisé |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060102 |
|
LAPS | Cancellation because of no payment of annual fees |