DE2836049C2 - Rauscheinschränkung bei kompandierter Deltamodulation - Google Patents
Rauscheinschränkung bei kompandierter DeltamodulationInfo
- Publication number
- DE2836049C2 DE2836049C2 DE2836049A DE2836049A DE2836049C2 DE 2836049 C2 DE2836049 C2 DE 2836049C2 DE 2836049 A DE2836049 A DE 2836049A DE 2836049 A DE2836049 A DE 2836049A DE 2836049 C2 DE2836049 C2 DE 2836049C2
- Authority
- DE
- Germany
- Prior art keywords
- step size
- signal
- bit
- bits
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
- H03M3/022—Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Rauscheinschränkung bei Anwendung
der kompandierten Deltamodulation in digitaler. Nachrichtenübertragungsanlagen entsprechend dem
Oberbegriff des Patentanspruchs 1. Ein Verfahren der beschriebenen Art ist insbesondere interessant für Analog-Digital-Umsetzer
in Verbindung mit der Deltamodulation und -demodulation.
Verfahren und Schaltungsanordnungen zur Umwandlung eines Analogsignals in digitale Impulse oder Vielzahlen
von Impulsen in gegebenen Abtastabschnitten, entsprechende Sender und Empfänger sowie Digital-Analog-Umsetzer
zur Wiedergewinnung einer analogen Wellenform als möglichst enge Näherung an die
sendeseitig eingegebene Analogsignalform gehören zum bekannten Stande der Technik.
Ebenfalls gehört zum Stande der Technik der besondere Fall der Deltamodulation, bei der Analogspannungen
in einem Integrator oder Akkumulator erzeugt werden, der mit einem Digital-Analog-Umsetzer verbunden
ist. Die Analogspannung soll das auf der Sendeseite eingegebene Anatogsignal möglichst naturgetreu wiedergeben.
Für die nachfolgende Beschreibung soll der Wert oder Pegel der in einem Akkumulator erzeugten Spannung
als Akkumulatorwert bezeichnet werden. Dieser Wert wird sendeseitig mit dem eingegebenen Analogsignal
mittels eines Spannungsvergleichers in Abtastintervallen verglichen. Die Abtastintervalle werden sehr
kurz gewählt, um eine möglichst enge Näherung an das eingegebene Analogsignal zu gewährleisten. Eine typische
Abtastfrequenz ist 32 000 Abtastungen pro Sekunde. Für jede Abtastung wird ein Datenbit am Ausgang
der Sendcanordnung abgegeben. Üblicherweise wird dem Ausgangsbit der Wert 1 zugeordnet, wenn der
Spannungsvergleicher zu erkennen gibt, daß das analoge Signal stärker positiv ist als der Akkumulatorwert;
dem Ausgangsbil wird der Wert null zugeordnet, wenn das Gegenteil der Fall ist. Die Werte der so erzeugten
Digitalbits werden zur Steuerung der Addition oder Subtraktion von Schrittgrößen im Akkumulator vcr-
wendet Dabei wird allgemein von der Schrittgröße oder dem Delta bei Deltamodulationsverfahren gesprochen.
Für jede einzelne Abtastzeit wird der Akkumulatorwert um einen gewissen Betrag erhöht oder verriD-gart;
so daß der Akkumulatorwert möglichst getreu dem Verlauf der Analogspannung folgt Auf diese Weise
kann der Akkumulatorwert mit einer Pegelgenauigkeit von der Größenordnung eines Schriues oder des Deltas
der momentan eingegebenen Signalspannung folgen.
Ein bei der Deltamodulation auftretendes Problem ist es, daß schnell wechselnde Eingabespannunge.T, wie
z. B. bei Jiohen Frequenzen und/oder großen Amplituden,
große Schrittgrößen im Akkumulator erfordern, um eine hinreichende Folge des Akkumulatorwerts zum
eingegebenen Analogsignal aufrecht zu erhalten. Sich langsam ändernde Signalwerte auf der anderen Seite
erfordern kleinere Schrittgrößen. Wenn die Schrittgröße jedoch zu klein gemacht wird, ist der Akkumulator
nicht imstande, dem Analogsignal zu folgen. Wenn andererseits die Schrittgröße zu groß ist, ergeben sich
überschwingende Fehler bzw. Überschüsse des Akkumulatorwerts, was einer mangelhaften Auflösung
gleichzusetzen ist Diesem Problem versucht man bereits seit Jahren mittels der sogenannten Kompandierungstechnik
beizukommen. Diese Technik benutzt konventionelle Kompander, die logarithmische Spannungsabhängigkeiten
verwenden, und entspricht einer automatischen Verstärkungsregelung, bei der die jeweilige
Schrittgröße in Abhängigkeit vom vorangehend eingegebenen Signal gehalten wird. Zur Ausführung
dieser Funktionen gibt es bereits eine Vielzahl von Algorithmen, deren meiste die Schrittgrößen von Einern
Minimum ausgehend bis zum dreißig- oder einhundertfachen Minimalwert gehend berechnen. Dabei ergibt
sich ein Dynamikbereich von 30 oder 40 db. Der Algo rithmus ist im einzelnen wählbar und nicht von besonderer
Bedeutung für die vorliegende Erfindung; er soll nur als allgemeiner Hinweis für die übliche Deltamodulationstechnik
einer Betrachtung unterzogen werden.
Die Demodulation der übertragenen digitalen Bitfolge, die die Vergleiche zwischen dem Akkumulatorwert
und dem eingegebenen Abtastwert wiedergibt, wird allgemein mit dem Modulator ähnlichen Einrichtungen,
jedoch ohne Vergleichsfunktion durchgeführt. Der sogenannte Demodultor errechnet die jeweilige Schrittgröße
unter Verwendung desselben Algorithmus, den auch der Modulator zur Bestimmung der Schrittgröße
verwendet. Wenn die Schrittgröße ermittelt ist, wird sie einfach zu einem Akkumulatorwert addiert oder davon
subtrahiert, wie es die zu den einzelnen Abtastzeiten empfangenen Bits verlangen. Dieser Akkumulatorwert
wird dann mittels eines Digital-Analog-Umsetzers in ein Analogsignal zurückgewandelt, wobei sich das Ergebnis
möglichst eng an die ursprüngliche, in den Deltamodulator eingegebene Analogsignalwellenform annähern soll.
Diese vorgenannten Einzelheiten der Digitalübertragung sind allgemein bekannt und gehören nicht zum
spezifischen Gegenstand der Erfindung. Ebenso gehören die spezifischen Einzelheiten von Deltamodulatoren
und Demodulatoren, wie Digital-Analog Umsetzer, Akkumulatoren, Integratoren und Stufenwert-Erzeugungsalgorithmen
sowie Vorrichtungen zur Berechnung, nicht zur eigentlichen Erfindung.
Dem Fachmann ist bekannt, daß viele Probleme bei der praktischen Ausführung von Deltamodulationsanlagen
gegeben sind. Eines davon ist der Umstand, daß solche Anlagen während Ruhepausen des analogen Eingangssignals
ein beträchtliches Rauschen erzeugen.
Dies tritt insbesondere dann auf, wenn ein Sprachsignal als Analogsignal zur Digitalisierung, Übertragung und
Wiedergewinnung eingegeben wird. Während solcher Ruhepausen des eingegebenen Sprachsignals kann der
Rauschton sehr stark hervortreten und einem Zuhörer sehr störend erscheinen. Das Rauschen tritt stark hervor,
da es sehr schwer ist ein vernünftiges Signal/ Rauschverhältnis bei sehr kleinem Eingangssignal aufrecht
zu erhalten.
Ein Deltamodulationssystem soll bti seiner digitalen Natur Einsen und Nullen übertragen; das kleinste erzeugbare
Ausgangssignal wird bei einer abwechselnden Folge von Einsen und Nullen erzeugt Eine solche Eins-Null-Folge
ergibt einen Akkumulatorwert der um plus und minus eine Schrittgröße um den Nullpegel
schwankt. Wenn dieser Zustand herrscht, ergibt sich eine, Rechteckwelle mit einer Folgefrequenz, die gleich
der halben Abtastfrequenz ist Dies ist z. B. ein 16-kHz-Ton bei einer Abtastfrequenz von 32 kHz. Eine solche
Frequenz läßt sich natürlich sehr leicht aus dem analogen Sprachausgangssignal herausfiltern, welches normalerweise
auf einen Bereich von wenigen Kilohertz begrenzt ist.
Wenn die abwechselnde Eins-Null-Folge eines sendenden Deltamodulators während Ruheperioden unterbrochen wird, dann werden geringere Frequenzen unterhalb des auf einige Kilohertz ausgerichteten Begrenzungsfilters sehr leicht erzeugt, wobei solche Signale wiederum als Rauschen am Ausgang erscheinen.
Wenn die abwechselnde Eins-Null-Folge eines sendenden Deltamodulators während Ruheperioden unterbrochen wird, dann werden geringere Frequenzen unterhalb des auf einige Kilohertz ausgerichteten Begrenzungsfilters sehr leicht erzeugt, wobei solche Signale wiederum als Rauschen am Ausgang erscheinen.
Die verbesserte Stabilität von Ausführungsformen in hochintegrierter Schaltkreistechnik hat viele der Ursachen
einer gestörten Eins-Null-Folge bei solchen digitalen Übertragungssystemen eingeschränkt; ein Problem
verbleibt jedoch noch zu lösen. Kleinstmögliche Schrittgroßen bei so klein wie möglich ausführbaren Pegeln
sind zur Wiedergewinnung sehr kleiner Signalamplituden außerordentlich wichtig. Diese kleinstmöglichen
Stufengrößen liegen unglückerweise oft im Bereich der Spannungsversätze zwischen Vergleicher und Verstärker,
auch wenn möglichst geringe Spannungsversätze durch gemeinsame Subtratspeisung bei hochintegrierter
Schaltkreistechnologie schon möglich sind. Aufgrund der Vielzahl von Komponenten bei hochintegrierter
Schaltkreistechnik akkumulieren sich die Spannungsversätze möglicherweise so stark, daß der analoge
Ruhesignalpegel erreicht oder überschritten und dabei die Eins-Null-Ruhefolge gestört wird. Das Ergebnis ist
wiederum sporadisches Rauschen, dessen Amplitude durch die geringste Schrittgröße sowie durch den Übereinstimmungsgrad
zwischen Eingangssignal und Schrittgröße im Vergleicher bestimmt wird.
Dieses in der Natur integrierter Digitalschaltungen liegende Problem tritt besonders störend in Erscheinung,
wenn solche Schaltungen zur Deltamodulation eingesetzt werden.
Es ist bekannt, durch Drift-Störungen hervorgerufenen Rauschsignalen am Ausgang von Deltamodulatoren
oder von mit Deltamodulation arbeitenden Puls-Code-Modulatoren dadurch zu begegnen, daß man dem Eingang
des Modulators eine Offset-Spannung zuführt (US-PS 40 25 852). Das Ausgangssignal des Modulators
wird in einen aus mehreren Bits bestehenden Digitalwert umgesetzt, von dem ein voreingestellter, die Offset-Größe
ausdrückender digitaler Wert subtrahiert b5 wird. Aus der Differenz wird die Gleichstromkomponente
ausgefiltert, in Analogform umgesetzt, invertiert und der Eingangsstufe des Modulators zugeführt. Auf
diese Weise wird eine negativ gerichtete Korrektur
wirksam, wenn die Gleichspannungskoniponente des modulierten Signals größer als der Offset-Wcrt ist, und
eine positive Korrektur, wenn die Gleichspannungskomponente kleiner ist als der Offset-Wert. Hierdurch
wird eine Asymmetrie der Signalschrittgrößen ausgeglichen und damit die Rauschsignalfrequenz bzw. die Zahl
der Rauschsignale reduziert. Diese Anordnung hat den Nachteil, daß sie nicht selbstregulierend arbeitet, da der
Offset-Wert jeweils nur im Hinblick auf eine bestimmte zu erwartende Asymmetrie eingestellt wcden kann und
ggf. in Abhängigkeit von Asymmetrieänderungen angepaßt oder neu eingestellt werden muß, um die gewünschte
Wirkung zu erzielen.
Aufgabe der Erfindung ist die Angabe eines Verfahrens zur Rauscheinschränkung, durch das sowohl das
hohe Dauerrauschen bei fehlendem bzw. kleinem Eingangssignal als auch ein weiteres mehr sporadisch, beispielsweise
in Form von Drift-Störungen auftretendes Rauschen selbstregelnd reduziert wird. ZurAufgabe der
Erfindung gehört auch die Schaffung einer vorteilhaften Schaltungsanordnung zur Durchführung dieses Verfahrens.
Die Merkmale zur Lösung dieser Aufgabe sind in den Patentansprüchen 1 und 3 gekennzeichnet. Die Unteransprüche
geben vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung an.
Die vorliegende Erfindung beruht auf der Modifizierung des Schrittgrößen-Erzeugungsalgorithmus bei der
Deltamodulation nach den folgenden Kriterien: Die Schrittgröße, die jeweils dem Akkumulator angeboten
wird, wird auf den zweifachen Wert der minimalen Schrittgröße verdoppelt, die der Algorithmus dann erzeugt,
wenn die jeweils berechnete Schrittgröße dem Minimum entspricht und das aktuelle Deltamodulations-Abtastbit
nicht dem gerade voranlaufenden Deltamodulationsbit gleicht. Das Ergebnis dieser Modifizierung
ist die automatische Anpassung der Schrittgröße unter Spreizung des Ausgangssignalpegels. Unter
»Spreizung« wird hierin allgemein die Vergrößerung des schaltungstechnisch vorgegebenen Minimalwerts
der Deltamoduiations-Schrittgröße verstanden.
Der Demodulationsalgorithmus kann unverändert belassen werden oder aber auch identisch mit den Maßnahmen
im Modulator verändert werden, ohne die Leistungsfähigkeit einzuschränken.
Die Grundzüge und ein Ausführungsbeispiel der Erfindung sind in den Zeichnungen dargestellt und werden
im folgenden näher beschrieben.
F i g. 1 zeigt in Blockdarstellung die Hauptkomponenten eines kompandierenden Deltamodulators mit
Rauscheinschränkung nach der vorliegenden Erfindung;
F i g. 2 bringt eine Darstellung der Ruhesignalbitfolge in einem Deltamodulationssystem und eine Darstellung,
wie sporadisches Rauschen entsteht;
F i g. 3 zeigt die Ausgabebitfolge eines Deltamodulationssystems,
das unter den Bedingungen der vorliegenden Erfindung zur Stabilisierung des Ruhesignals und
zur Einschränkung des sporadischen Rauschens betrieben wird;
Fig.4 stellt ein Schaltkreisausführungsbeispiel zur eo
Modifizierung des Schrittgrößenalgorithmus entsprechend F ig. 1 dar.
In F i g. 1 ist ein typischer digital arbeitender Deltamodulator mit den zugeführten Rauscheinschränkungsmaßnahmen
nach der vorliegenden Erfindung dargestellt
Das von einem Mikrofon oder einer anderen gleichwertigen
Signalquelle zugeführte Analogsignal wird einem Spannungsvergleicher 1 zugeführt. Das Ausgangssignal
dieses Spannungsvergleichers wird dem Abtastwert-Verriegelungsglied 3 zugeführt, welches unter
Steuerung durch den Abtasttakteingang 2 den jeweiligen aktuellen Abtastwert festhält. Der Taktgeber selbst
ist nicht dargestellt; er möge einen 32-kHz-Oszillior
enthalten, dessen Einzelheiten zum Stande der Technik gehören. Ein Digitalakkumulator 6 und ein Digital-Analog-Umsetzer
5 arbeiten zusammen und ersetzen einen bei der Deltamodulation herkömmlichen Intcgra'.or.
Das Ausgangssignal des Digital-Analog-Umsetzers 5 wird dem Spannungsvergleicher 1 zugeführt. Auf diese
Weise gibt das Ausgangssignal des Spannungsvergleichers 1 die Polarität der Differenz zwischen dem eingegebenen
Analogsignal und dem augenblicklichen wert am Digital-Analog-Umsetzer 5 an; diese Polarität wird
als Abtastwert im Verriegelungsglied 3 unter Steuerung durch den Takt über 2 eingespeichert. Ein Schrittgrößengenerator
8 berechnet auf der Grundlage eines gegebenen Algorithmus zur Erzeugung kompandierter
Schrittgrößen entsprechend dem vorangehend eingegebenen Signalverlauf für jeden Abtastwert die erforderliche
Schrittgröße. Die Schrittgröße wird additiv oder subtraktiv zum Akkumulatorwert im Akkumulator 6
eingegeben. Beim vorliegenden Ausführungsbeispiel jedoch ist zwischen dem Stufengrößengenerator 8 und
dem Akkumulator 6 eine Rauscheinschränkungsanordnung eingefügt.
Diese Rauscheinschränkungsanordnung ist als Minimalwcrtanordnung 9 im gestrichelten Block 4 in F i g. 1
dargestellt. Die entsprechend dem vorgesehenen Algorithmus im Schrittgrößengenerator 8 berechnete
Schrittgröße muß diese Minimalwertanordnung 9 durchlaufen, um gegebenenfalls nach dem Verfahren
entsprechend der vorliegenden Erfindung modifiziert zu werden.
Das Ausgangssignal des Verriegelungsglieds 3 steuert die Additionen und Subtraktionen im Akkumulator 6.
Wenn der Spannungsvergleicher 1 erkennen läßt, daß das Ausgangssignal des Umsetzers 5 kleiner ist als das
analoge Eingangssignal, dann wird die Schrittgröße zum Akkumulatorwert im Akkumulator 6 hinzuaddiert.
Wenn umgekehrt das Ausgangssignal des Umsetzers größer als das eingegebene Analogsignal ist, dann stellt
der Vergleicher das Verriegelungsglied auf 1 anstelle auf 0, wobei die Schrittgröße des Schrittgrößengenerators
8 vom Akkumulatorwert in 6 subtrahiert wird. Der Schrittgrößengenerator 8 berechnet die erforderliche
Schrittgröße nach seinem in ihm enthaltenen Kompandierungsalgorithmus, der seinerseits für die vorliegende
Erfindung nicht von Bedeutung ist. Wichtig ist jedoch, daß der Schrittgrößenerzeugungs-Kompandierungsalgorithmus
eine minimale Schrittgröße vorsieht und daß Vorkehrungen getroffen sind zur Erkennung, wenn die
minimale Schrittgröße erzeugt wird.
Das darin enthaltene Problem und wie es die vorliegende Erfindung löst, ist schematisch in F i g. 2 dargestellt
In Zeile Λ der Fig.2 ist das eingegebene Analogsignal
zusammen mit dem mit der Abtastfrequenz als Rechteckwelle überlagerten Akkumulatorwert dargestellt.
Es läßt sich erkennen, daß bei der Annäherung des Analogsignals an den im Akkumulator stehenden Akkumulatorwert
ein Schritt in Plus- oder Minusrichtung in Abhängigkeit von der Differenz zwischen Analogsignal
und Akkumulatorwert erzeugt wird. Dieser Ablauf erfolgt unter Steuerung durch den Schrittgrößengenerator.
Wie z. B. beim Punkt X in der Zeile A von F i g. 2
dargestellt ist, erreicht das Analogsignal hypothetisch
einen Wen, der dem Akkumulatorwert zu einem gegebenen Abtastmoment entspricht. Dabei ergibt sich die
Urzeugung einer zusätzlichen Null, die die gleichmäßige Null-Eins-Folge bei einem typischen Ruhesignal unterbricht
und den Akkumulatorwert um einen Wert nach oben versetzt, der der minimalen im Schrittgrößcngcncralor
erzeugten Sehriltgröße entspricht. Der Fachmann wird sofort erkennen, daß sich dabei (am Ausgang des
Demodulators am anderen Ende einer Signalüberlragungsstrecke) ein Signal mit angehobener Amplitude
anstelle des normalen Ruhesignalpegels ergibt. Die Frequenz solcher sporadisch auftretender Abweichungen
ist klein, liegt aber im Tonsignalbereich, welcher durch die normalerweise verwendeten Tiefpaßfilter zur Aussiebung
der Abtastfrequenzkomponenten hindurchläüit. L/iCSe uräCiieinüng Kann SiCn ΪΠ SporäuiSCnCil ιΠ-
tervallen, wie beim Punkt Y dargestellt, wiederholen und zu Unklarheiten führen, wenn der Akkumulatorwert, wie bei den Punkten Zdargestellt, in der Nähe des
Signalruhepcgels weiterläuft. Dabei können zusätzliche Schritte in der einen oder anderen Richtung anstelle
einer ungestörten Null-Eins-Folge auftreten.
Die im betrachteten Modulator erzeugte Bitfolge ist in Zeile B von F i g. 2 unter der Zeile A dargestellt. Es
läßt sich erkennen, daß die anfängliche ungestörte Ruhesignalübertragung von abwechselnden Einsen und
Nullen beim Punkt X und bei den weiteren Punkten Y, Z usw. in mehr oder minder zufälliger Folge unterbrochen
wird; dabei ergibt sich die Erzeugung unerwünschter Rauschkomponenten niedrigen Pegels, jedoch innerhalb
des Tonfrequenzbereichs, welche hinter dem Demodulator hörbar sind.
In F i g. 4 sind die Einzelheiten eines Ausführungsbeispiels für die Minimalwertanordnung 9 gemäß F i g. 1
gezeigt. Der gestrichelte Block 4 enthält wiederum die Komponenten der Minimalwertanordnung 9 wie in
Fig. 1. Die seitens des Schrittgrößengenerators 3 berechnete Schrittgröße wird in die Minimalwertanordnung
9 in einer binärcodierten Bitform aufgenommen, bei der das O-Bit als werthöchstes und das 8-Bil als
wertniedrigstes Bit angenommen werden sollen. Die Bits 0 bis 6 gelangen ohne Änderung direkt zum Akkumulator
hindurch. Die Bits 0 bis 7 werden weiter mittels eines ODER-Glieds 11 analysiert; das Ausgangssignal
dieses ODER-Glieds geht in den Binärzustand »1«, wenn irgend eines der Eingangssignale auf den Bitleitungen
für 0 bis 7 auf »1« ist. Dies kennzeichnet, daß die vom Schrittgrößengenerator abgegebene Schrittgröße
größer ist als der vorgegebene Minimalwert und daß die Minimalwertanordnung die zum Akkumulator durchzugebende
Schrittgröße nicht zu modifizieren braucht. Dieses Problem wird mitiels des Ausgangssignais des
ODER-Glieds 11 gelöst, welches zur Vorbereitung zweier UND-Glieder 12 und 13 verwendet wird, die
gegebenenfalls die Bits 7 und 8 durch die ODER-Glieder 17 und 18 unverändert zum Akkumulator weiter hindurchlassen. Das Ausgangssignal des ODER-Glieds H
wird mittels eines Inverters 14 invertiert dessen Ausgangssignal wiederum UND-Glieder 15 und 16 unter
den vorgenannten Bedingungen sperrt, wobei diese beiden UND-Glieder 15 und 16 den Pegel »0« zu den
ODER-Gliedern 17 und 18 liefern und die Durchleitung der Bits 7 und 8 nicht stören.
Wenn nur ein Bit 8 vom Schrittgrößengenerator als Binärwert »1« abgegeben wird, dann soll die Minimalwertanordnung in Tätigkeit treten und die in den Akkumulator eingegebene Schrittgröße abändern. Diese kri
tische Bedingung wird mittels des ODER-Glieds 11 erkannt und durch dessen Ausgangspegel im Zustand »0«
angedeutet. Eine »0« vom ODKR-Glied 11 sperrt den Bits 7 und 8 den direkten Durchgang durch die UND-',
Glieder 12 und 13 zu den ODER-Gliedern 17 und 18. Gleichzeitig wird der Pegel »0« vom ODER-Glied 11 im
Inverter 14 invertiert und bereitet die UND-Glieder 15 und 16 vor. Damit wird ein Pegel »I« vom Ausgang
eines antivalenten ODER-Glieds 20 durch das UND-Glied 15 und das ODER-Glied 17 auf die Ausgangsleitung
für das Bit 7 durchgegeben. Andererseits wird ein Ausgangspegel »0« des antivalenten ODER-Glieds 20
mittels eines Inverters 21 invertiert und über das UND-Glied
16 und das ODER-Glied 18 zur Ausgangsleitung für das Bit 8 durchgegeben. Unter dieser Bedingung
weist die zum Akkumulator durchgegebene Stufengrö-Scninformation
in allen Bitpositioncn 0 bis 6 eine ;>0«
auf; ebenso wird eine »0« in der Bitposition 7 vom Ausgang des antivalenten ODER-Glieds 20 abgegeben, jedoch
eine »1« in der Bitposition 8.
Des weiteren ist ein 1 -Bit-Schieberegister 19 vorgesehen. Mit jedem Abtasttakt wird das zuletzt ausgegebene
Deltamodulationsbitsignal in dieses Schieberegister eingegeben, während dieses Bitsignal vom Ausgang des
Verriegelungsglieds 3 in F i g. 1 abgegeben wird. Die Abkürzung Dn wird zur Kennzeichnung des jeweils aktuellen
neuesten Deltamodulationsbits verwendet, wohingegen Dn-\ (am Ausgang des Schieberegisters 19)
das vorangehende Deltamodulationsbit kennzeichnet.
Während jedes Taktes werden Dn und Dn- \ in antivalenter
ODER-Bedingung miteinander in 20 verknüpft, dessen Ausgangssignal die als Bit 7 bzw. 8 zum Akkumulator
abzugebende Schrittgröße bestimmt.
In der nachfolgenden kleinen Tabelle sind die Ausgabewerte für die Bits 7 und 8 in Abhängigkeit von den Deltamodulationsbits Dn und D„_i dargestellt:
In der nachfolgenden kleinen Tabelle sind die Ausgabewerte für die Bits 7 und 8 in Abhängigkeit von den Deltamodulationsbits Dn und D„_i dargestellt:
Diese Tabelle gibt die Werte der abgegebenen Bits 7 und 8 als Funktion von Dn und D„-\ an, wenn die Bits 0
bis 7 sämtliche den Pegel »0« aufweisen und die Modifikation wirksam werden soll. Wenn die Bits 0 bis 7 nicht
so sämtlich »0« sind, dann werden die Bits 0 bis 8 weitergegeben, wie sie ankommen, und die Modifizierungsanordnung
tritt nicht in Tätigkeit.
in F i g. 3 sind die Ergebnisse dieses Verfahrens in den
Zeilen A und B dargestellt. Entsprechend Zeile A in F i g. 3 wird, wenn die berechnete Schrittgröße dem minimalen
Schrittgrößenwert entspricht und das neue Deltamodulationsbit nicht dem vorangehenden gleicht
als Schrittgröße für den Akkumulator der doppelte minimale Schrittgrößenwert abgegeben. Das Ergebnis dieser
Modifizierung ist die automatische Anpassung der Schrittgrößen mit dem Ziel der Spreizung des Signalpegels.
In der Zeile A ist das Rechteckwellen-Akkumulatorsignal doppelt so groß dargestellt wie in F i g. 2; sobald
der Punkt X erreicht wird und der Akkumulatorwert gleich dem oder kleiner als der Analogsignalwert
ist, wird eine minimale Schrittgröße erzeugt und ein Bitwert »0« abgegeben, womit die abwechselnde vorangehende
Null-Eins-Foige unterbrochen wird. Beim
Dn | Dn-, | BiI 7 | Bit 8 |
O | O | O | 1 |
O | 1 | 1 | O |
1 | O | 1 | O |
1 | 1 | O | 1 |
nächstfolgenden Takt beginnt wieder die Verdoppelung
der minimalen SchrittgröBe und es folgt weiter die abwechselnde Null-Eins-Folge. So wird der Akkumulatorwert zur Spreizung des Ruhesignalpegels verändert und
auch die unerwünschten Rauschsignale eliminiert, die
sonst, wie in F i g. 2 dargestellt, erscheinen würden.
der minimalen SchrittgröBe und es folgt weiter die abwechselnde Null-Eins-Folge. So wird der Akkumulatorwert zur Spreizung des Ruhesignalpegels verändert und
auch die unerwünschten Rauschsignale eliminiert, die
sonst, wie in F i g. 2 dargestellt, erscheinen würden.
Hierzu 3 Blatt Zeichnungen
in
20
25
JO
J5
45
50
55
60
65
Claims (5)
1. Verfahren zur Rauscheinschränkung bei Anwendung
der kompandierten Deltamodulation in digitalen Nachrichtenübertragungsanlagen, d a durch
gekennzeichnet,
daß bei der Erzeugung der minimalen Deltamodulations-Schrittgröße
dieser Zustand signalisiert wird,
daß jeweils das zu übertragende deltamodulierte Ausgangssignalbit (Dn) mit dem vorangehend abgegebenen deltamodulierten Signalbit (D„-\) verglichen wird und
daß jeweils das zu übertragende deltamodulierte Ausgangssignalbit (Dn) mit dem vorangehend abgegebenen deltamodulierten Signalbit (D„-\) verglichen wird und
daß bei Nichtübereinstimmung der verglichenen Signalbits und gleichzeitiger Erzeugung der minimalen
Deltamodulations-Schriugröße als Schrittgröße eine größere als die minimale Schrittgröße bei der
Modulation zur Anwendung kommt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die größere Schrittgröße doppelt so
groß ist wie die minimale Schrittgröße.
3. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, .
daß zwischen dem bei an sich bekannten kompandierenden Deltamodulatoren vorgesehenen Schrittgrößengenerator
(8) und dem zugehörigen Integrator (7) eine zusätzliche Minimalwertanordnung (9)
eingefügt ist,
welche durchgehende Verbindungen für die digitalen Schrittgrößenbits (Bits 0 bis 6) mit Ausnahme der
beiden wertniedrigsten (Bits 7 und 8) sowie eine Vergleicheranordnung und eine Prüfanordnung aufweist,
daß den Eingängen dieser Vergleicheranordnung das jeweils zu übertragende Ausgangssignalbit (Dn) und
das vorangehend abgegeben: Signalbit (Dn-]) zugeführt
werden, wobei ein Gleichheitssignal (D„=D„-\) oder ein Ungleichheitssignal
(Dnφ D„-\) abnehmbar ist,
daß die vorgesehene Prüfanordnung ein erstes Kennsignal (> MIN) abgibt im Falle der Erzeugung
eine Schrittgröße, welche größer ist als die minimale Schrittgröße, und diese Prüfanordnung ein dazu inverses
zweites Kennsignal (^>MIN) abgibt im Falle
der Nichterzeugung einer Schrittgröße, welche größer ist als die minimale Schrittgröße,
daß ein erster Schaltweg (UND-Glieder 12,13) vorgesehen ist, der bei Bildung des ersten Kennsignals (> MI N) für die unveränderte Durchgabe der beiden wertniedrigsten Schrittgrößenbits (Bits 7 und 8) zum Integrator (7) geöffnet wird, und
daß ein zweiter Schaltweg (UND-Glieder 15, 16) vorgesehen ist, der bei Bildung des zweiten Kennsignals (^MIN) anstelle der wertniedrigsten Schrittgrößenbits (Bits 7 und 8) entweder beim gleichzeitigen Anstehen des Gleichheitssignals (Dn = Dn-1) den wertniedrigsten Bitwert (Bit 8) oder aber beim gleichzeitigen Anstehen des Ungleichheitssignals (Dn^Dn-1) den zweitwertniedrigsten Bitwert (Bit 7) für den Integrator (7) abnehmbar macht.
daß ein erster Schaltweg (UND-Glieder 12,13) vorgesehen ist, der bei Bildung des ersten Kennsignals (> MI N) für die unveränderte Durchgabe der beiden wertniedrigsten Schrittgrößenbits (Bits 7 und 8) zum Integrator (7) geöffnet wird, und
daß ein zweiter Schaltweg (UND-Glieder 15, 16) vorgesehen ist, der bei Bildung des zweiten Kennsignals (^MIN) anstelle der wertniedrigsten Schrittgrößenbits (Bits 7 und 8) entweder beim gleichzeitigen Anstehen des Gleichheitssignals (Dn = Dn-1) den wertniedrigsten Bitwert (Bit 8) oder aber beim gleichzeitigen Anstehen des Ungleichheitssignals (Dn^Dn-1) den zweitwertniedrigsten Bitwert (Bit 7) für den Integrator (7) abnehmbar macht.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet.
daß die Vergleicheranordnung als ein antivalentes ODER-Glied (20) mit einem nachgcschalteten Inverter^!)
ausgebildet ist,
daß dem antivalenten ODER-Glied über dessen ersten Eingang das jeweils zu übertragende deltamodulierte
Ausgangssignalbit (D„) direkt und über den zweiten Eingang das um einen Abtasttakt verzögerte,
vorangehend abgegebene Ausgangssignalbit (D„-i) zugeführt wird, und
daß am Ausgang des antivalenten ODER-Glieds das Ungleichheitssignal (Οπ#£>π_,) oder am Ausgang
des dem antivalenten ODER-Glied nachgeschalteten Inverters das Gleichheitssignal (Dn=Dn-]) abnehmbar
ist
ίο
5. Schaltungsanordnung nach einem der vorangehenden
Ansprüche 3 oder 4, dadurch gekennzeichnet,
daß die Prüfanordnung für die Erzeugung des ersten oder zweiten Kennsignals als ein ODER-Glied (11)
mit Vielfacheingängen und mit einem nachgeschalteten Inverter (14) ausgebildet ist,
daß den Vielfacheingängen des ODER-Glieds vom Schrittgrößengenerator (8) sämtliche digitalen Schrittgrößenbits (Bits 0 bis 7) mit Ausnahme des
daß den Vielfacheingängen des ODER-Glieds vom Schrittgrößengenerator (8) sämtliche digitalen Schrittgrößenbits (Bits 0 bis 7) mit Ausnahme des
wertniedrigsten (Bit 8) zugeführt werden und
daß am Ausgang des ODER-Glieds das este Kennsignal (>MIN) oder am Ausgang des dem ODER-Glied
nachgeschalteten Inverters das zweite Kennsignal (ψ·ΜΙΝ) abnehmbar ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/842,710 US4110705A (en) | 1977-10-17 | 1977-10-17 | Noise reduction method and apparatus for companded delta modulators |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2836049A1 DE2836049A1 (de) | 1979-04-26 |
DE2836049C2 true DE2836049C2 (de) | 1985-01-31 |
Family
ID=25288062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2836049A Expired DE2836049C2 (de) | 1977-10-17 | 1978-08-17 | Rauscheinschränkung bei kompandierter Deltamodulation |
Country Status (12)
Country | Link |
---|---|
US (1) | US4110705A (de) |
JP (1) | JPS5919491B2 (de) |
AT (1) | AT376336B (de) |
AU (1) | AU517906B2 (de) |
CA (1) | CA1121057A (de) |
CH (1) | CH643973A5 (de) |
DE (1) | DE2836049C2 (de) |
ES (1) | ES474225A1 (de) |
FR (1) | FR2406346A1 (de) |
GB (1) | GB1576980A (de) |
IT (1) | IT1159131B (de) |
SU (1) | SU1082343A3 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2849001C2 (de) * | 1978-11-11 | 1982-10-07 | TE KA DE Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg | Netzwerk für adaptive Deltamodulation |
US4264974A (en) * | 1979-12-17 | 1981-04-28 | International Business Machines Corporation | Optimized digital delta modulation compander having truncation effect error recovery |
US4700362A (en) * | 1983-10-07 | 1987-10-13 | Dolby Laboratories Licensing Corporation | A-D encoder and D-A decoder system |
NO160750C (no) * | 1985-06-27 | 1989-05-24 | Norway Geophysical Co | Anordning for digital signalbehandling paa kontinuerlige bitstroemmer. |
US5592508A (en) * | 1994-09-22 | 1997-01-07 | Cooper; J. Carl | Analog signal coding and transmission apparatus and method capable of operation with multiple types of analog and digital signals |
US9503121B2 (en) * | 2014-10-17 | 2016-11-22 | Infineon Technologies Ag | Very high dynamic-range switched capacitor ADC with large input impedance for applications tolerating increased distortion and noise at large input signal levels |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3716803A (en) * | 1971-12-27 | 1973-02-13 | Bell Telephone Labor Inc | Stabilized delta modulator |
US3806806A (en) * | 1972-11-20 | 1974-04-23 | Bell Telephone Labor Inc | Adaptive data modulator |
JPS547525B2 (de) * | 1973-12-28 | 1979-04-07 | ||
US4025852A (en) * | 1975-10-14 | 1977-05-24 | Bell Telephone Laboratories, Incorporated | Method and arrangement for controlling delta modulator idle-channel noise |
-
1977
- 1977-10-17 US US05/842,710 patent/US4110705A/en not_active Expired - Lifetime
-
1978
- 1978-05-12 GB GB19327/78A patent/GB1576980A/en not_active Expired
- 1978-07-07 CA CA000306954A patent/CA1121057A/en not_active Expired
- 1978-08-17 DE DE2836049A patent/DE2836049C2/de not_active Expired
- 1978-08-21 AU AU39123/78A patent/AU517906B2/en not_active Expired
- 1978-08-22 AT AT0611778A patent/AT376336B/de not_active IP Right Cessation
- 1978-09-08 JP JP53109883A patent/JPS5919491B2/ja not_active Expired
- 1978-09-13 CH CH958778A patent/CH643973A5/de not_active IP Right Cessation
- 1978-09-15 FR FR7827025A patent/FR2406346A1/fr active Granted
- 1978-09-27 IT IT28126/78A patent/IT1159131B/it active
- 1978-10-16 SU SU782677104A patent/SU1082343A3/ru active
- 1978-10-16 ES ES474225A patent/ES474225A1/es not_active Expired
Also Published As
Publication number | Publication date |
---|---|
IT7828126A0 (it) | 1978-09-27 |
AU517906B2 (en) | 1981-09-03 |
JPS5919491B2 (ja) | 1984-05-07 |
IT1159131B (it) | 1987-02-25 |
JPS5462765A (en) | 1979-05-21 |
CH643973A5 (de) | 1984-06-29 |
ATA611778A (de) | 1984-03-15 |
DE2836049A1 (de) | 1979-04-26 |
AT376336B (de) | 1984-11-12 |
FR2406346B1 (de) | 1983-03-18 |
FR2406346A1 (fr) | 1979-05-11 |
GB1576980A (en) | 1980-10-15 |
CA1121057A (en) | 1982-03-30 |
ES474225A1 (es) | 1979-04-01 |
SU1082343A3 (ru) | 1984-03-23 |
US4110705A (en) | 1978-08-29 |
AU3912378A (en) | 1980-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69015373T2 (de) | Digital-analog-wandler mit grossem dynamikbereich, hoher genauigkeit und hoher geschwindigkeit. | |
DE2820425C2 (de) | Binärer Zufallsrauschgenerator zur stochastischen Kodierung | |
DE2546116C2 (de) | Digitaldatendetektor | |
DE68926411T2 (de) | Analog-Digitalwandlersystem | |
DE3308903A1 (de) | Adaptive schwellenwertvorrichtung | |
DE1512172A1 (de) | Frequenzwellen-Synthesierer | |
DE69127179T2 (de) | Verfahren zur Konversion eines digitalen Signals in ein analoges Signals in einem Digital/Analog-Wandler | |
CH615308A5 (de) | ||
DE3147578C2 (de) | ||
DE2836049C2 (de) | Rauscheinschränkung bei kompandierter Deltamodulation | |
DE2411062C3 (de) | Dynamisch vorgespannte Differentialverstärkeranordnung | |
DE2628278A1 (de) | Anordnung zum umwandeln von videosignalen | |
DE2247190C3 (de) | Verfahren zur Einstellung der Trägerphase bei der Übertragung von Signalen | |
DE2216069C3 (de) | Signalumsetzer zum Umsetzen von adaptiven deltamodulierten Signalen in lineare deltamodulierte Signale | |
DE2328682C3 (de) | Schaltungsanordnung zur Rufsignalerzeugung | |
DE2455584C3 (de) | Freisprecheinrichtung | |
DE2855082A1 (de) | Uebertragungssystem fuer digitale signale | |
DE2110033C3 (de) | Sender zum Übertragen von Analogsignalen durch Impulskodemodulation | |
DE10142191C2 (de) | SD-ADC mit digitaler Dithersignalverarbeitung | |
DE2506627C2 (de) | Decodierer für deltamodulierte Signale | |
DE2461581B2 (de) | Adaptives deltamodulationssystem | |
DE2624636C3 (de) | Deltamodulationskodieranordnung | |
DE1221277B (de) | Anordnung zur Demodulation von zweiphasigen Digitalsignalen | |
DE2534518C3 (de) | Schaltungsanordnung zur Wiedergewinnung numerischer Informationen aus binär phasenmodulierten empfangenen Signalen | |
DE2126172C3 (de) | Impulsumsetzer zur Dynamikkompression von A modulationssystemen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |