CH643973A5 - Verfahren und schaltungsanordnung zur rauscheinschraenkung bei kompandierender deltamodulation. - Google Patents

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Rauscheinschränkung bei Anwendung der kompandierenden Deltamodulation mit jeweiliger Schrittgrössenauswahl in Nachrichtenübetragungsanlagen. Die Anwendung der Erfindung ist insbesondere interessant bei der Ausführung von Deltamodulationseinrichtungen in integrierter Schaltungstechnik.

Verfahren und Schaltungsanordnungen zur Umwandlung eines Analogsignals in digitale Impulse oder Vielzahlen von Impulsen in gegebenen Abtastabschnitten, entsprechende Sender und Empfänger sowie Digital-Analog-Umsetzer zur Wiedergewinnung einer analogen Wellenform als möglichst enge Näherung an die sendeseitig eingegebene Analogsignalform gehören zum bekannten Stande der Technik.

Ebenfalls gehört zum Stande der Technik der besondere Fall der Deltamodulation, bei der Analogspannungen in einem Integrator oder Akkumulator erzeugt werden, der mit einem Digital-Analog-Umsetzer verbunden ist. Die Analogspannung soll das auf der Sendeseite eingegebene Analogsignal möglichst naturgetreu wiedergeben. Für die nachfolgende Beschreibung soll der Wert oder Pegel der in einem Akkumulator erzeugten Spannung als Akkumulatorwert bezeichnet werden. Dieser Wert wird sendeseitig mit dem eingegebenen Analogsignal mittels eines Spannungsvergleichers in Abtastintervallen verglichen. Die Abtastintervalle werden sehr kurz gewählt, um eine möglichst enge Näherung an das eingegebene Analogsignal zu gewährleisten. Eine typische Abtastfrequenz ist 32000 Abtastungen pro Sekunde. Für jede Abtastung wird ein Datenbit am Ausgang der Sendeanordnung abgegeben. Üblicherweise wird dem Ausgangsbit der Wert 1 zugeordnet, wenn der Spannungsvergleicher zu erkennen gibt, dass das analoge Signal stärke positiv ist als der Akkumulatorwert; dem Ausgangsbit wird der Wert null zugeordnet, wenn das Gegenteil der Fall ist. Die Werte der so erzeugten Ausgangsbits werden zur Steuerung der Addition oder Subtraktion von Schrittgrössen im Akkumulator verwendet. Dabei wird allgemein von der Schrittgrösse oder dem Delta bei Deltamodulationverfahren gesprochen. Für jede einzelne Abtastzeit wird der Akkumulatorwert um einen gewissen Betrag erhöht oder verringert; so, dass der Akkumulatorwert möglichst getreu dem Verlauf der Analogspannung folgt. Auf diese Weise kann der Akkumulatorwert mit einer Pegelgenauigkeit von der Grössenordnung eines Schrittes oder des Deltas der momentan eingegebenen Signalspannung folgen.

Ein bei der Deltamodulation auftretendes Problem ist es, dass schnell wechselnde Eingabespannungen, wie z.B. bei hohen Frequenzen und/oder grossen Amplituden, grosse Schrittgrössen im Akkumulator erfordern, um eine hinreichende Folge des Akkumulatorwerts zum eingegebenen Analogsignal aufrecht zu erhalten. Sich langsam ändernde Signalwerte auf der anderen Seite erfordern kleinere Schrittgrössen. Wenn die Schrittgrösse jedoch zu klein gemacht wird, ist der Akkumulator nicht imstande, dem Analogsignal zu folgen. Wenn andererseits die Schrittgrösse zu gross ist, ergeben sich überschwingende Fehler bzw. Überschüsse des Akkumulatorwerts, was einer mangelhaften Auflösung gleichzusetzen ist. Diesem Problem versucht man bereits seit Jahren mittels der sogenannten Kompandierungstechnik beizukommen. Diese Technik benutzt konventionelle Kompander, die logarithmi-sche Spannungsabhängigkeiten verwenden, und entspricht einer automatischen Verstärkungsregelung, bei der die jewei-

2

s io

15

20

25

30

35

40

45

50

55

60

65

lige Schrittgrösse in Abhängigkeit vom vorangehend eingegebenen Signal gehalten wird. Zur Ausführung dieser Funktionen gibt es bereits eine Vielzahl von Algorithmen, deren meiste die Schrittgrössen von einem Minimum ausgehend bis zum dreissig- oder einhundertfachen Minimalwert gehend berechnen. Dabei ergibt sich ein Dynamikbereich von 30 oder 40 db. Der Algorithmus ist im einzelnen wählbar und nicht von besonderer Bedeutung für die vorliegende Erfindung; er soll nur als allgemeiner Hinweis für die übliche Deltamodulationstechnik einer Betrachtung unterzogen werden.

Die Démodulation der übertragenen Bitfolge, die die Vergleiche zwischen dem Akkumulatorwert und dem eingegebenen Abtastwert wiedergibt, wird allgemein mit dem Modulator ähnlichen Einrichtungen, jedoch ohne Vergleichsfunktion durchgeführt. Der sogenannte Demodulator errechnet die jeweilige Schrittgrösse unter Verwendung desselben Algorithmus, den auch der Modulator zur Bestimmung der Schrittgrösse verwendet. Wenn die Schrittgrösse ermittelt ist, wird sie einfach zu einem Akkumulatorwert addiert oder davon subtrahiert, wie es die zu den einzelnen Abtastzeiten empfangenen Bits verlangen. Dieser Akkumulatorwert wird dann mittels eines Digital-Analog-Umsetzers in ein Analogsignal zurückgewandelt, wobei sich das Ergebnis möglichst eng an die ursprüngliche, in den Deltamodulator eingegebene Ana-logsignalwellenform annähern soll. Diese vorgenannten Einzelheiten der Digitalübertragung sind allgemein bekannt und gehören nicht zum eigentlichen Gegenstand der Erfindung. Ebenso gehören die spezifischen Einzelheiten von Deltamodulatoren und Demodulatoren, wie Digital-Analog-Umsetzer, Akkumulatoren, Integratoren und Stufenwert-Erzeugungsalgorithmen sowie Vorrichtungen zur Berechnung, nicht zur eigentlichen Erfindung.

Dem Fachmann ist bekannt, dass viele Probleme bei der praktischen Ausführung von Deltamodulationsanlagen gegeben sind. Eines davon ist der Umstand, dass solche Anlagen während Ruhepausen des analogen Eingangssignals ein beträchtliches Rauschen erzeugen. Dies tritt insbesondere dann auf, wenn ein Sprachsignal als Analogsignal zur Digitalisierung, Übertragung und Wiedergewinnung eingegeben wird. Während solcher Ruhepausen des eingegebenen Sprachsignals kann der Rauschton sehr stark hervortreten und einem Zuhörer sehr störend erscheinen. Das Rauschen tritt stark hervor, da es sehr schwer ist, ein vernünftiges Signal/Rauschverhältnis bei sehr kleinem Eingangssignal aufrecht zu erhalten.

Ein Deltamodulationssystem soll bei seiner digitalen Natur Einsen und Nullen übertragen; das kleinste erzeugbare Ausgangssignal wird bei einer abwechselnden Folge von Einsen und Nullen erzeugt. Eine solche Eins-Null-Folge ergibt einen Akkumulatorwert, der um plus und minus eine Schrittgrösse um den Nullpegel schwankt. Wenn dieser Zustand herrscht, ergibt sich eine Rechteckwelle mit einer Folgefrequenz, die gleich der halben Abtastfrequenz ist. Dies ist z.B. ein 16 kHz-Ton bei einer Abtastfrequenz von 32 kHz. Eine solche Frequenz lässt sich natürlich sehr leicht aus dem analogen Sprachausgangssignal herausfiltern, welches normalerweise auf einen Bereich von wenigen Kilohertz begrenzt ist.

Wenn die abwechselnde Eins-Null-Folge eines sendenden Deltamodulators während Ruheperioden unterbrochen wird, dann werden geringere Frequenzen unterhalb des auf einige Kilohertz ausgerichteten Begrenzungsfilters sehr leicht erzeugt, wobei solche Signale wiederum als Rauschen am Ausgang erscheinen.

Die verbesserte Stabilität von Ausführungsformen in hochintergrierter Schaltkreistechnik hat viele der Ursachen einer gestörten Eins-Null-Folge bei solchen digitalen Übertragungssystemen eingeschränkt; ein Problem verbleibt jedoch noch zu lösen. Kleinstmögliche Schrittgrössen bei so

643 973

klein wie möglich ausführbaren Pegeln sind zur Wiedergewinnung sehr kleiner Signalamplituden ausserordentlich wichtig. Diese kleinstmöglichen Stufengrössen liegen unglük-kerweise oft im Bereich der Spannungsversätze zwischen Vergleicher und Verstärker, auch wenn möglichst geringe Spannungsversätze durch gemeinsame Substratspeisung bei hochintegrierter Schaltkreistechnologie schon möglich sind. Aufgrund der Vielzahl von Komponenten bei hochintegrierter Schaltkreistechnik akkumulieren sich die Spannungsversätze möglicherweise so stark, dass der analoge Ruhesignalpegel erreicht oder überschritten und dabei die Eins-Null-Ruhe-folge gestört wird. Das Ergebnis ist wiederum sporadisches Rauschen, dessen Amplitude durch die geringste Schrittgrösse sowie durch den Übereinstimmungsgrad zwischen Eingangssignal und Schrittgrösse im Vergleicher bestimmt wird.

Dies ist der Natur nach ein sehr ernstes Problem bei der Auslegung von Digitalschaltkreisen, die mit Deltamodulation arbeiten.

In Ansehung der vorgenannten Schwierigkeiten bei der Deltamodulation nach dem Stande der Technik ist die Aufgabe der vorliegenden Erfindung die Schaffung eines Verfahrens zur Reduktion des Ruhepegelrauschens und zur Unterdrückung des sporadischen Rauschens bei niedrigen Signalpegeln.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Eine vorteilhafte Ausgestaltung ist im Patentanspruch 2 beschrieben.

Die vorliegende Erfindung beruht auf der Modifizierung des Schrittgrössen-Erzeugungsalgorithmus bei der Deltamodulation nach den folgenden Kriterien: Die Schrittgrösse, die jeweils dem Akkumulator angeboten wird, wird auf den zweifachen Wert der minimalen Schrittgrösse verdoppelt, die der Algorithmus dann erzeugt, wenn die jeweils berechnete Schrittgrösse dem Minimum entspricht und das aktuelle Del-tamodulations-Abtastbit nicht dem gerade voranlaufenden Deltamodulationsbit gleicht. Das Ergebnis dieser Modifizierung ist die automatische Anpassung der Schrittgrösse unter Spreizung des Ausgangssignalpegels.

Der Demodulationsalgorithmus kann unverändert belassen werden oder aber auch identisch mit den Massnahmen im Modulator verändert werden, ohne die Leistungsfähigkeit einzuschränken.

Die Grundzüge und ein Ausführungsbeispiel der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben.

Fig. 1 zeigt in Blockdarstellung die Hauptkomponenten eines kompandierenden Deltamodulators mit Rauscheinschränkung nach der vorliegenden Erfindung.

Fig. 2 bringt eine Darstellung der Ruhesignalbitfolge in einem Deltamodulationssystem und eine Darstellung, wie sporadisches Rauschen entsteht.

Fig. 3 zeigt die Ausgabebitfolge eines Deltamodulationssystems, das unter den Bedingungen der vorliegenden Erfindung zur Stabilisierung des Ruhesignals und zur Einschränkung des sporadischen Rauschens betrieben wird.

Fig. 4 stellt ein Schaltkreisausführungsbeispiel zur Modifizierung des Schrittgrössenalgorithmus entsprechend Fig. 1 dar.

In Fig. 1 ist ein typischer digital arbeitender Deltamodulator mit den zugefügten Rauscheinschränkungsmassnahmen nach der vorliegenden Erfindung dargestellt.

Das von einem Mikrofon oder einer anderen gleichwertigen Signalquelle zugeführte Analogsignal wird einem Spannungsvergleicher 1 zugeführt. Das Ausgangssignal dieses Spannungsvergleichers wird dem Abtastwert-Kippglied 3 zugeführt, welches aufgrund eines Abtastsignals am Takteingang 2 den jeweiligen aktuellen Abtastwert festhält. Der Taktgeber selbst ist nicht dargestellt; er möge einen 32 kHz-Oszil3

5

10

15

20

25

30

35

40

45

50

55

60

65

643 973

4

lator enthalten, dessen Einzelheiten zum Stande der Technik gehören. Ein Digitalakkumulator 6 und ein Digital-Analog-Umsetzer 5 arbeiten zusammen und stellen den bei der Deltamodulation üblichen Integrator 7 dar. Das Ausgangssignal des Digital-Analog-Umsetzers 5 wird dem Spannungsvergleicher 1 zugeführt. Auf diese Weise gibt das Ausgangssignal des Spannungsvergleichers I die Polarität der Differenz zwischen dem eingegebenen Analogsignal und dem Ausgangswert am Digital-Analog-Umsetzer 5 an; diese Polarität wird als Abtastwert im Kippglied 3 eingespeichert unter Steuerung durch das Taktsignal vom Eingang. Ds Kipplied 3 gibt das Ausgangssignalbit Dn auf Leitung 10 ab. Ein Schrittgrössen-generator 8 berechnet auf der Grundlage eines gegebenen Algorithmus zur Erzeugung kompandierter Schrittgrössen entsprechend dem vorangehend eingegebenen Signalverlauf für jeden Abtastwert die erforderliche Schrittgrösse. Die Schrittgrösse wird additiv oder subtraktiv zum Akkumulatorwert im Akkumulator 6 eingegeben. Beim vorliegenden Ausführungsbeispiel jedoch ist zwischen dem Stufengrössengene-rator 8 und dem Akkumulator 6 eine Rauscheinschränkungseinrichtung eingefügt.

Diese Rauscheinschränkungseinrichtung mit Modifizieranordnung 9 ist als gestrichelter Block 4 in Fig. 1 dargestellt. Die entsprechend dem vorgesehenen Algorithmus im Schritt-grössengenerator 8 berechnete Schrittgrösse muss diese Modifizieranordnung 9 durchlaufen, um gegebenenfalls entsprechend der vorliegenden Erfindung modifiziert zu werden.

Das Ausgangssignal des Kippglieds 3 auf Leitung 10 steuert die Additionen und Subtraktionen im Akkumulator 6. Wenn der Spannungsvergleicher 1 erkennen lässt, dass das Ausgangssignal des Umsetzers 5 kleiner ist als das analoge Eingangssignal, dann wird die Schrittgrösse zum Akkumulatorwert im Akkumulator 6 hinzuaddiert. Wenn umgekehrt das Ausgangssignal des Umsetzers grösser als das eingegebene Analogsignal ist, dann stellt der Vergleicher das Kippglied auf 1 anstelle auf 0, wobei die Schrittgrösse des Schrittgrös-sengenerators 8 vom Akkumulatorwert in 6 subtrahiert wird. Der Schrittgrössengenerator 8 berechnet die erforderliche Schrittgrösse nach seinem in ihm enthaltenen Kompandie-rungsalgorithmus, der seinerseits für die vorliegende Erfindung nicht von Bedeutung ist. Wichtig ist jedoch, dass der Schrittgrössenerzeugungs-Kompandierungsalgorithmus eine minimale Schrittgrösse vorsieht und dass Vorkehrungen getroffen sind zur Erkennung, wenn die minimale Schrittgrösse erzeugt wird.

Das darin enthaltene Problem und wie es die vorliegende Erfindung löst, ist schematisch in Fig. 2 dargestellt.

In Zeile A der Fig. 2 ist das eingegebene Analogsignal zusammen mit dem mit der Abtastfrequenz als Rechteckwelle überlagerten Akkumulatorwert dargestellt. Es lässt sich erkennen, dass bei der Annäherung des Analogsignals an den im Akkumulator stehenden Akkumulatorwert ein Schritt in Plus- oder Minusrichtung in Abhängigkeit von der Differenz zwischen Analogsignal und Akkumulatorwert erzeugt wird. Dieser Ablauf erfolgt unter Steuerung durch den Schrittgrössengenerator. Wie z.B. beim Punkt X in der Zeile A von Fig. 2 dargestellt ist, erreicht das Analogsignal hypothetisch einen Wert, der dem Akkumulatorwert zu einem gegebenen Abtastmoment entspricht. Dabei ergibt sich die Erzeugung einer zusätzlichen Null, die die gleichmässige Null-Eins-Folge bei einem typischen Ruhesignal unterbricht und den Akkumulatorwert um einen Wert nach oben versetzt, der der minimalen im Schrittgrössengenerator erzeugten Schrittgrösse entspricht. Der Fachmann wird sofort erkennen, dass sich dabei (am Ausgang des Demodulators am anderen Ende einer Signalübertragungsstrecke) ein Signal mit angehobener Amplitude anstelle des normalen Ruhesignalpegels ergibt. Die Frequenz solcher sporadisch auftretenden Abweichungen ist klein, liegt aber im Tonsignalbereich, welcher durch die normalerweise verwendeten Tiefpassfilter zur Aussiebung der Abtastfrequenzkomponenten hindurchläuft. Diese Erscheinung kann sich in sporadischen Intervallen, wie beim Punkt Y dargestellt, wiederholen und zu Unklarheiten führen, wenn der Akkumulatorwert, wie bei den Punkten Z dargestellt, in der Nähe des Signalruhepegels weiterläuft. Dabei können zusätzliche Schritte in der einen oder anderen Richtung anstelle einer ungestörten Null-Eins-Folge auftreten.

Die im betrachteten Modulator erzeugte Bitfolge ist in Zeile B von Fig. 2 unter der Zeile A dargestellt. Es lässt sich erkennen, dass die anfängliche ungestörte Ruhesignalübertragung von abwechselnden Einsen und Nullen beim Punkt X und bei den weiteren Punkten Y, Z usw. in mehr oder minder zufälliger Folge unterbrochen wird; dabei ergibt sich die Erzeugung unerwünschter Rauschkomponenten niedrigen Pegels, jedoch innerhalb des Tonfrequenzbereichs, welche hinter dem Demodulator hörbar sind.

In Fig. 4 sind die Einzelheiten eines Ausführungsbeispiels für die Modifizieranordnung 9 gemäss Fig. 1 gezeigt. Der gestrichelte Block 4 enthält wiederum die Komponenten der Modifizieranordung 9 wie in Fig. I. Die seitens des Schritt-grössengenerators 8 berechnete Schrittgrösse wird in die Modifizieranordung 9 in einer binärcodierten Form aufgenommen, bei der das O-Bit als werthöchstes und das 8-Bit als wertniedrigstes Bit angenommen werden sollen. Die Bits 0 bis

6 gelangen ohne Änderung direkt zum Akkumulator hindurch. Die Bits 0 bis 7 werden weiter mittels eines ODER-Glieds 11 analysiert; das Ausgangssignal dieses ODER-Glieds geht in den Binärzustand « 1 », wenn irgend eines der Eingangssignale auf den Bitleitungen für 0 bis 7 auf « 1 » ist. Dies kennzeichnet, dass die vom Schrittgrössengenerator abgegebene Schrittgrösse grösser ist ab der vorgegebene Minimalwert und dass die Modifizieranordung die zum Akkumulator durchzugebende Schrittgrösse nicht zu modifizieren braucht. Dieses Problem wird mittels des Ausgangssignals der ODER-Glieds 11 gelöst, welches zur Vorbereitung zweier UND-Glieder 12 und 13 verwendet wird, die gegebenenfalls die Bits 7 und 8 durch die ODER-Glieder 17 und 18 unverändert zum Akkumulator weiter hindurchlassen. Das Ausgangssignal des ODER-Glieds 11 wird mittels eines Inverters 14 invertiert, dessen Ausgangssignal wiederum UND-Glieder 15 und 16 unter den vorgenannten Bedingungen sperrt, wobei diese beiden UND-Glieder 15 und 16 den Pegel «0» zu den ODER-Gliedern 17 und 18 liefern und die Durchleitung der Bits 7 und 8 nicht stören.

Wenn nur ein Bit 8 vom Schrittgrössengenerator als Binärwert « 1 » abgegeben wird, dann soll die Modifizieranordnung in Tätigkeit treten und die in den Akkumulator eingegebene Schrittgrösse abändern. Diese kritische Bedingung wird mittels des ODER-Glieds 11 erkannt und durch dessen Ausgangspegel im Zustand «0» angedeutet. Eine «0» vom ODER-Glied 11 sperrt den Bits 7 und 8 den direkten Durchgang durch die UND-Glieder 12 und 13 zu den ODER-Gliedern 17 und 18. Gleichzeitig wird der Pegel «0» vom ODER-Glied 11 im Inverter 14 invertiert und bereitet die UND-Glie-der 15 und 16 vor. Damit wird ein Pegel «1» vom Ausgang eines ANTIVALENZ-Glieds 20 durch das UND-Glied 15 und das ODER-Glied 17 auf die Ausgangsleitung für das Bit

7 durchgegeben. Andererseits wird ein Ausgangspegel «0» des ANTIVALENZ-Glieds 20 mittels eines Inverters 21 invertiert und über das UND-Glied 16 und das ODER-Glied 18 zur Ausgangsleitung für das Bit 8 durchgegeben. Unter dieser Bedingung weist die zum Akkumulator durchgegebene Stu-fengrösseninformation in allen Bitpositionen 0 bis 6 eine «0» auf ; ebenso wird eine «0» in der Bitposition 7 vom Ausgang des ANTIVALENZ-Glieds 20 abgegeben, jedoch eine «1» in der Bitpositon 8. Das weiteren ist ein 1-Bit-Schieberegister 19

5

10

15

20

25

30

35

40

45

50

55

60

65

5

vorgesehen. Mit jedem Abtasttakt wird das zuletzt ausgegebene Deltamodulationsbitsignal aus diesem Schieberegister ausgegeben, während das neue Bitsignal vom Ausgang des Kippglieds 3 in Fig. 1 abgegeben wird. Die Abkürzung Dn wird zur Kennzeichnung des jeweils aktuellen neuesten Del- 5 tamodulationsbits verwendet, wohingegen D„.| (am Ausgang des Schieberegister 19) das vorangehende Deltamodulationsbit kennzeichnet. Während jedes Taktes werden Dn und Dn., in ANTIVALENZ-Bedingung miteinander in 20 verknüpft, dessen Ausgangssignal die als Bit 7 bzw. 8 zum Akkumulator abzugebende Schrittgrösse bestimmt.

In der nachfolgenden kleinen Tabelle sind die Ausgabenwerte für die Bits 7 und 8 in Abhängigkeit von den Deltamodulationsbits Dn und Dn_i dargestellt:

15

Dn Dn.| Bit 7 Bit 8

0

0

0

1

0

1

1

0

20

1

0

1

0

1

1

0

1

Diese Tabelle gibt die Werte der abgegebenen Bits 7 und 8 als Funktion von Dn und Dn., an, wenn die Bits 0 bis 7 sämt- 25

643 973

lieh den Pegel «0» aufweisen und die Modifikation wirksam werden soll. Wenn die Bits 0 bis 7 nicht sämtlich «0» sind, dann werden die Bits 0 bis 8 weitergegeben, wie sie ankommen, und die Modifizierungsanordnung tritt nicht in Tätigkeit.

In Fig. 3 sind die Ergebnisse dieses Verfahrens in den Zeilen A und B dargestellt. Entsprechend Zeile A in Fig. 3 wird, wenn die berechnet Schrittgrösse dem minimalen Schrittgrös-senwert entspricht und das neue Deltamodulationsbit nicht dem vorangehenden gleicht, als Schrittgrösse für den Akkumulator der doppelte minimale Schrittgrössenwert abgegeben. Das Ergebnis dieser Modifzierung ist die automatische Anpassung der Schrittgrössen mit dem Ziel der Spreizung des Signalpegels. In der Zeile A ist das Rechteckwellen-Akkumulatorsignal doppelt so gross dargestellt, wie in Fig. 2; sobald der Punkt X erreicht wird und der Akkumulatorwert gleich dem oder kleiner als der Analogsignalwert ist, wird eine minimale Schrittgrösse erzeugt und ein Bitwert «0» abgegeben, womit die abwechselnde vorangehende Null-Eins-Folge unterbrochen wird. Beim nächstfolgenden Takt beginnt wieder die Verdoppelung der minimalen Schrittgrösse und es folgt weiter die abwechselnde Null-Eins-Folge. So wird der Akkumulatorwert zur Spreizung des Ruhesignalpegels verändert und auch die unerwünschten Rauschsignale eliminiert, die sonst, wie in Fig. 2 dargestellt, erscheinen würden.

G

3 Blatt Zeichnungen

Claims (5)

643 973 PATENTANSPRÜCHE

1. Verfahren zur Rauscheinschränkung bei kompandie-render Deltamodulation mit jeweiliger Schrittgrössenauswahl in Nachrichtenübertragungsanlagen, dadurch gekennzeichnet, dass bei der Auswahl der minimalen Deltamodulations-Schrittgrösse dieser Zustand signalisiert wird, dass jeweils das zu übertragende Ausgangssignalbit (Dn) mit dem vorangehend abgegebenen Ausgangssignalbit (Dn_(> verglichen wird, und dass bei Nichtübereinstimmung der verglichenen Signalbits und gleichzeitiger Signalisierung der Auswahl der minimalen Deltamodulations-Schrittgrösse eine grössere als die eigentlich vorgesehene minimale Schrittgrösse bei der Modulation zur Anwendung kommt.

2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass die zur Anwendung kommende grössere Schrittgrösse doppelt so gross ist wie die minimale Schrittgrösse.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach Patentanspruch I oder 2, dadurch gekennzeichnet, dass zwischen dem bei kompandierenden Deltamodulatoren vorgesehenen digitalen Schrittgrössengenerator (8) und dem zugehörigen Integrator (7) eine zusätzliche Rauscheinschränkungseinrichtung (4) mit einer Modifizieranordnung (9) eingefügt ist, welche durchgehende Verbindungen für die Schrittgrössenbits (Bits 0 bis 6) mit Ausnahme der beiden wertniedrigsten (Bits 7 und 8) sowie eine Vergleicheranordnung (20,21) und eine Prüfanordnung (11, 14) aufweist, dass den Eingängen der Vergleicheranordnung das jeweils zu übertragende Ausgangssignalbit (Dn) und das vorangehend abgegebene Signalbit (Dn.|) zugeführt weroen, wobei entweder ein Gleichheitssignal (D„ = D„.|) oder ein Ungleichheitssignal (Dn ¥= Dn.i) abnehmbar ist, dass die Prüfanordnung ein erstes Kennsignal (=?£ MIN) abgibt im Falle der Erzeugung einer Schrittgrösse, welche grösser ist als die minimale Schrittgrösse, dass sie aber ein komplementäres zweites Kennsignal (= MIN) abgibt, wenn keine Schrittgrösse erzeugt wird, welche grösser ist als die minimale Schrittgrösse, dass ein erster Schaltweg (12, 13) vorgesehen ist, der bei Bildung des ersten Kennsignals (¥= MIN) für die unveränderte Durchgabe der beiden wertniedrigsten Schrittgrössenbits (Bits 7 und 8) zum Integrator (7) geöffnet wird, und dass ein zweiter Schaltweg (15, 16) vorgesehen ist, der bei Bildung des zweiten Kennsignals (= MIN) als wertniedrigste Schrittgrössenbits (Bits 7 und 8) zwei komplementäre Bits abgibt, wobei die Zuordnung davon abhängt, ob gleichzeitig das Gleichheitssignal (Dn = Dn.|) oder aber das Ungleichheitssignal (Dn ¥= Dn.i) aktiviert ist.

4. Schaltungsanordung nach Patentanspruch 3, dadurch gekennzeichnet, dass die Vergleicheranordnung als ANTIVA-LENZ-Glied (20) mit einem nachgeschalteten Inverter (21) ausgebildet ist, dass dem ANTIVALENZ-Glied über dessen ersten Eingang das jeweils zu übertragende Ausgangssignalbit (D„) direkt und über den zweiten Eingang das um einen Abtasttakt verzögerte, vorangehend abgegebene Ausgangssignalbit (D„_i) zugeführt wird, und dass entweder am Ausgang des ANTIVALENZ-Gliedes das Ungleichheitssignal (Dn ¥= Dn.i) oder am Ausgang des dem ANTIVALENZ-Gliedes nachgeschalteten Inverters das Gleichheitssignal (Dn = Dn.|) abnehmbar ist.

5. Schaltungsanordnung nach Patentanspruch 3 oder 4, dadurch gekennzeichnet, dass die Prüfanordnung für die Erzeugung des ersten und zweiten Kennsignals als ODER-Glied (11) mit Vielfacheingängen und mit einem nachgeschalteten Inverter (14) ausgebildet ist, dass den Vielfacheingängen des ODER-Gliedes vom Schrittgrössengenerator(8) sämtliche Schrittgrössenbits (Bits 0 bis 7) mit Ausnahme des wertniedrigsten (Bit 8) zugeführt werden, und dass entweder am Ausgang des ODER-Gliedes das erste Kennsignal (^ MIN) oder am Ausgang des dem ODER-Glied nachgeschalteten Inverters das zweite Kennsignal ( = MIN) abnehmbar ist.