DE2021381A1 - Nachrichtenuebertragungsvorrichtung - Google Patents

Description

Patentanwalt· Dlpl.-Ing. R. BEETZ «en. Dlpl-Ing. K. LAMPIiECHT

Dr.-Ing. R. B EI E T Z Jr. ' .

• MOnQh.n 22, St.in.dOff.tr. 10 293-15·Ο*3Ρ 30.4.1970

Minister of Technology in Her Britannic Majesty¹« Qoveraaent of the United Kingdon of Great. Britain and northern Ireland LONDON, S.V.I·, OroSbritannien

Nachrichtenübertragungarorrichtung

Die Erfindung betrifft ein Hachrichtenübertragungseystem, das einen Digitalcode zur übertragung Ton Analogsignalen benutst.

Einige derartige bekannte Systeme können als Pulsoodemodulationssysteme (PCM-Systeme) klassifiziert werden» Sie tasten nämlich periodisch das zu übertragende Analogsignal ab und erzeugen Digitalood·- eignale, um den Betrag jedes Abtastwerta des Analogsignale darzuatallen. Dabei tritt jedoch eine nicht zu umgehende Begrenzung des Bereichs der Signalamplituden auf, die irgendein Kanal zufriedenstellend übertragen kann, wegen der praktisch«Grenzen der Geschwindigkeit, Bit der das Analogsignal abgetastet werden kann, und der Geschwindigkeit, mit der die Codesignale übertragen werden können, und schließlich wegen des Umstände, daß jeder Abtaatbetrag nur durch ein Signal »in··

333i/O5)-HdBk(7)

008862/1803

. BAD ORIGINAL

vorgegebenen Satzes von Codesignalen dargestellt werden kann. Die meisten Systeme verwenden Binärsignale. Obwohl es verschiedene Koglichkeiten gibt, die bei der Pulscodierung auftretende Approximation zu verringern, sehen sie gewöhnlich ziemlich komplizierte Codiersysteme vor. Zum Beispiel kann jeder Abtastwert durch ein Wort dargestellt werden, das vielleicht fünf oder mehr Bitsignale aufweist. Das erweitert den Größenbereich, der mit zufriedenstellender Genauigkeit übertragen werden kann, auf Kosten einer Erhöhung der Zahl der Binärsignale, die zur Übertragung eines gegebenen Signals erforderlieh sind, und damit auch auf Kosten einer beträchtlichen Erhöhung des Aufwands des Systems. Ferner sind besondere Synchronisationssignale im allgemeinen zu übertragen, um eine Verwechslung des Stellenwerts der Bitsignale zu verhindern.

Eine wahlweise Behandlung dieses Problems hat zu der Klasse der Deltamodulation- und Deltasigma-IIodulationssysteme geführt, bei denen eine geglättete Form des Digitalausgängssignals kontinuierlich mit den Analogeingangssignal verglichen wird sowie 1-Bit-Signale periodisch entsprechend der momenta^ λ Differenz zwischen dem Eingangssignal und dem geglätteten Ausgangs(rückkopplungs)signal erzeugt werden. Letzten Endes erzeugen diese Systeme 1-Bit-Signale, die das Vorzeichen der Inkremente im Analogsignal darstellen. In der Unterklasse der adaptiven Deltamodulationssysteme werden sogenannte Kompander in den Rückkopplungskreis geschaltet, die den Energieinhalt der Rückkopplungssignale entsprechend einem Steuersignal variieren, das von den Binärausgangssignalen gewonnen wird. Tatsächlich variieren sie die Amplitude der Rückkopplungssignale in Abhängigkeit- von der Amplitude der Hüllkurve des Analogeingangssignals, was den Bereich der Analogsignale erweitert, die zufriedenstellend übertragen werden können. Unter Hüllkurve sollen hier zum Beispiel die Silbenschwingungen in einem Sprachwellenzug-Analogsignal verstanden werden. Jedoch auch bei Verwendung derartiger adaptiver Deltamodulationssysteme sind die Del.tamodulationssysteme, die gerade ein Bit pro Abtastwert übertragen, in der Qualität der Informationen begrenzt, die mit einer gegebenen Bitgeschwindigkeit übertragen werden können. Versuche, die Leistungsfähigkeit derartiger

009852/1893

BAD ORfGiNAL

Syetene zu erhöhen, indem Signal· τοη mehr tie ein Bit erseugt werden, um jeden Momentanwert der Different «wischen dem Eingang«eignal und dem Eückkopplungesignal dariueteilen, würden sro beträchtlichen Schwierigkeiten führen und ein besondere« au übertragendes Synchronisationssignal fordern, um eine Verwechslung de« Stellenwerte der Biteignale su verhindern. Sin derartiges Vorgehen hätte also offensichtliche Nachteile,

Es ist daher Aufgäbe der Erfindung, ein verhältnismäßig einfaches Pulscode-Übertragungssystem au schaffen, bei dem mindestens zwei Bitsignale für jeden Abtastwert übertragen werden und eine Adaption vorgesehen ist, jedoch keine besonderen Synchronisationseignale erforderlich sind.

Diese Aufgabe wird gelöst durch ein Nachrichtenübertragungssystem zur Übertragung von Analogsignalen, gekennzeichnet durch einen Abtaster für die Gewinnung von Abtastwerten eines zu übertragenden Analogsignaleί einen Pulecoder für die Erzeugung von Digitalwortsignalen mit einem Wort von mindestens zwei Bitsignalen, um jeden Abtaetwert darausteilen, so daß eines der Bitsignale das Vor»eichen der Differenz zwischen dem Betrag des Abtastwerts und einem vorgegebenen Betrag darstellt, während der Rest des Worts eine quantisierte Digitaldarstellung des Betragsdes Moduls dieser Differenz bildet} und durch eine Einrichtung tür Crewinnung eines Bezugeignais von einem Mittelwert der Werte aufeinander folgender quantisierter Digitaldarstellungen, das den Pulseoder so steuert, daß die quantiaierten Digitaldarstellungen in Termen des Bezugsignals quantieiert werden. Empfänger im System haben eine Schalteinrichtung zur Einspeisung eines Binäreignais von jedem Worten einen ersten Kanal und der anderen Signale in einen anderen Kanal/eine Schwellenwerteinrichtung, die auf den mittleren Pegel der Signale anspricht, die in mindestens einen der Kanäle eingespeist werden, um die Schalteinrichtung zu steuern, damit sie -die Auswahl der Signale ändert, die in den ersten Kanal eingespeist werden, jedesmal, wenn der ^! mittlere Pegel über einen vorbestimmten Wertebereich hinausgeht, und

009852/1893

BAD ORIGINAL

eine Einrichtung zur Umformung des Signals entsprechend Abtastwerten des Vorzeichens, bestimmt duroh die durch den ersten Kanal geschickten Signale, und des Betrags, bestimmt durch die Signale in anderen Kanal.

Bei einem Ausführungsbeispiel de® Systems sind die Abtastwerte durch Paar® von Binär©ignalen dargestellt, τ on denen ein erstes Binäxsignal angibt, ob der Betrag des Abt&stvert« größer oder kleiner als ein vorbestimmten Pegel ist,, vä-hrend ein »weit«« Binäreignal angibt, ob der Modul der Differeaa »wische» d©m Betrag und den vorb®~ stimmten Pegel größer oder kleiner als ein Besragspegel ist, der au» dem Mittelwert der erzeigten aweiten Binäreignale gewonnen wird? jeder Empfänger hat eine Schalteinrichtung zwa Empfang dar Binäreignale und ssu ihrer Einspeisung in oinen erstem und «inen zweiten Kanal, von denen der erste Kanal die ersten Binäxeigaale und der »weite Kanal di© zweiten Binäreignale empfangen sollt®, ein« Schwellenwerteinrichtung, die jedesmal auf dan mittleren Pegel der Signale im ersten Kanal anspricht, wenn der mittler® Pegel einen vorbestimmten Sohwellenwerti-pegel überschreitet, indem sie auf die Schalteinrichtung einwirkt, um die Zuordnung der Signale zum ersten und zweiten Kanal zu vertauschen, ein Filter zur Erzeugung einer Decoderbezugsspannung, die mit dem mittleren Pegel der durch den »weiten Kanal empfangenen Signale variiert, und einen Decoder zur Erzeugung eines Impulses für jedes Paar der empfangenen Binärsignale, worin die Polarität des Impulses durch das Binärsignal bestimmt wird, das vom ersten Kanal empfangen wird, und der Betrag des Impulses den einen oder anderen von swei variablen Werten entsprechend, dem vom zweiten Kanal empfangenen Binärsignal annehmen muß, wobei die variablen Werte von der Decoderspannung abhängen .Diese Impulse können geglättet und gefiltert werden, um eine Wiedergabe des am Sender abgetasteten ursprünglichen Signals zu liefern.

Sender in diesem Ausführun^sbeispiel des Systems können aufweisen einen ersten Differentialverstärker mit einem Signaleingang und einem ersten Bezugseingang, einen zweiten Differentialverstärker mit einem Signaleingang und einem zweiten Bezugseingang und einen dritten

009862/1893

BAD

-5 - : ..■■.■

Differenzverstärker ait eine» Signaleingang und einem dritten tfezugseingang, wobei alle Signaleingänge da· Analogsignal erzeugen, Ton dem eine Darstellung zu senden ist, ferner in den zweiten Besügseingang ein vorbestimmter Spannungspegel eingespeist wird (zua Bei«- spiel Erdpotential), der erste Bezugseingang den .Bezugspegel eapfftkgt und der dritte Bezugseingang den Besugspegel in invertierter Fora ■· erhält, so daß die'Spannungen an ersten und dritten Bezugseingang immer den gleichen Abstand Ton der vorbestiaaten Spannung haben* Ed * können auch ein erster und zweiter Abtastspeiober Torgesehen sein, Ton denen der erste mit dem Ausgang des zweiten Differentialverstätfkers verbunden ist, während der zweite Abtaatspeicher über ein ODER-GliÄd mit dem Ausgang des ersten und dritten DifferentialTerstärkers verbunden ist, wobei alle Abtastspeicher die von diesen Ausgängen koamen« den Signale gleichzeitig abtasten, so daß das Ausgangssignal des ersten Abtastspeichers das erste Binarsignal und das Ausgangssignal des zweiten Abtastspeichers das zweite Binärsignal bildet. Ein einfaches RC-Glättungsfliter kann verwendet werden, ua das Bezugssignal aus dem zweiten Binärsignal zu gewinnen. Der Sender hat eine Einrichtung zum abwechselnden Senden der ersten und zweiten Binärsignale, und die Schalteinrichtung in Empfänger iat eo aufgebaut, daß sie die empfangenen Binärsignale abwechselnd in den ersten und zweiten Kanal einspeist. Die Schwellenwerteinriohtung kann ein RC-Glättungsfilter aufweisen, das die In den ersten Kanal eingespeisten Signale empfängt, und einen Impulsgenerator, der jedesmal gesperrt wird, wenn das RC-Glättungsfliter ein Ausgangssignal innerhalb eines vorbestimmten Bereichs erzeugt, und einen Impuls in die Schalteinrichtung abgibt, damit die empfangenen Binärsignale in die entgegengesetzten Kanäle jedesmal eingespeist werden, wenn das RG-Glättungsfilter ein Ausgangssignal außerhalb des vorbestimmten Bereiohs erzeugt. Ein einfaches RG-Glättungsfliter kann vorgesehen sein, um die Decoderbezugsspannung von den Signalen im zweiten Kanal zu gewinnen.

Der Decoder In jedem Empfänger kann vier UND-Glieder aufweisen, dl« auf die vier verschiedenen möglichen Kombinationen eines Paar»

001852/1803

BAD ORIGINAL

vo» Binär signal «η ansprechen, Tier Verstärkereingangskreise, die durch je eine· der UND-Glieder gesteuert sindι sowie eine Einrichtung tür Einspeisung der Deooderbezugsspannung über swei der Ein« gangekreiae und eines Bruchteils der Decoderbezugsspannung über die anderen beiden Eingangskreise*

Der Empfänger kann in einem seiner Kanäle einen Abtastspeiohur für die Verzögerung der Binäreignale in ihm haben, um den koinsidenten relativen Gleichlauf der Binäreignale Jedes Paars 4er Binarsignal* wieder herzustellen.

Bei diesem.Ausführungsbeispiel der Erfindung wird jeder Abtastwert des Analogsignale (das in allgemeinen ein Sprachsignal ist) in Digitalform durch dl® drei Differentialverstärker umgesetzt, die die Pololtät des Signals relativ sur Brd® xma seiner Amplitude relativ zu einer Besugsspannung Tbe»tii«i%, Weaa das Eingangs signal positiv -ist, nimmt das lusgangesiga·! i«§ ©selen ¥®rstärkers einen Polaritätssuot&md an_s dar eiaen positiv®» Abtaetwert darstellt, und wenn das Eingangssignal nsig&kiv " ":,₀ iad«7t @±&h Sas Ausgangssignal des Verstärkers ia eloia entgegcngeeetiten Polaritätszustand. Wenn das Ein·» gangeaignal positiv und grdSer als die Bezugsspannung ist, dann nimmt ähnlich der Auegang des zweiten Verstärkers einen besonderen Pelaritäta· zustand an, und er wird in den entgegengesetzten Zustand umgeschaltet, wenn das Signal enter die Bezugsspannnng fällt. Sas Eingangssignal wird auch nit aiaer invertierten Vorn der Besufseftouumg ia sine» dritten Verstärker verglichen, so daß eine Digitalanzeige für sein negatives Vorseiohen erzeugt wird. Sie Ausgangssignale des zweiten und dritten Differentialverstärkers werden loglsoh verknüpft, und ihr logisch verknüpftes Ausgangesignal wird gleichzeitig mit dem Auβgangeaignal des Polaritätsvergleichers abgetastet.

Auf diese Weise werden Binärsignale erzeugt, die Polaritäts- und Anplitudenabtastvarte darstellen, und si® werden abwechselnd gesendet.

Q098S2/1883

BAD

Das Analogsignal wird aus diesen binären Abtastwerten durohDeooder «ad geeignete Filter zurückgewonnen. Der Grad der überein·ti»- iBung zwisohen dem Auegangssignal und den zurückgewonnenen Signal hängt unter anderen von Pegel der Bezugsspannung ab. Erfindungagemä£ ändert eich dieBezugsepannung entsprechend den Silbenschwingungen dea Eingangssprachaignals, wag eine zufriedenstellende Wiedergabe innerhalb fines Bereichs τon Amplitudenvariationen dee zu übertragenden Signals gewährleistet, wobei dieser Bereich den Bereich überschreitet,' der zufriedenstellend durch ein übliche· Sy·ten behandelt werden kann, das ein Bit pro Abtastwert überträgt, Saa führt au einer besseren Korrespondenz zwischen den Eingangssprachsignal and den zurückgewonnenen Signal.

Bei anderen Auaführungsbeiepielen der Erfindung weisen die •Binärwortsignale, die für jeden Abtastwert erzeugt werden, mindestens drei Bitsignale auf, von denen eins das Vorzeichen der Differenz »wischen dem Abtastbetrag und einem vorbestimmten Betrag wie oben beschrieben darstellt, während die_übrigen (mindestens zwei) Bitsignale den Betrag des Moduls der Differenz angeben. ·

Die Erfindung wird anhand der Zeichnung näher erläutert. Es zeigen«

Fig. 1 das Blockschaltbild eines Senders in einem Pulscode-Bodulat ion-F, ernspr e chays t en;

Fig. 2 das Blockschaltbild eines Empfängers, der zusammen mit dem Sender τοη Fig. 1 verwendet werden kann;

Fig. 3 das Blockschaltbild eines abgewandelten Ausführungsbeispiels eines Teils des Empfängers von Fig. 2;

Fig. 4 das Blockschaltbild eines abgewandelten Ausführungebeispiels des Decoders der Einrichtung von Fig. 2| .

Fig. 5 das Blockschaltbild eines Senders in einem anderen PuIscodenodulation-Fernsprechsystemι

009852/1893

BAD ORIGINAL

g. 6 das Blockschaltbild eines Empfängers, der zusammen mit dem Sender von Fig. 5 verwandet werden kannj und

Fig. 7 eine graphische Darstellung von verschiedenen Spannungen, die in den Einrichtungen von Fig. 5 und 6 auftreten.

Fig. 1 zeigt einen Sprachsignaleingang 1, der über ein Filter 2 mit den Signaleingängen von drei Vergleiche*- oder Differentialverstärkern 3j 4 und 5 verbunden ist. Der Besugseingang des Differentialverstärkers 3 ist an eine Bezugsspannungsleitung 6 angeschlossen. Der

fe Bezugseingang des Verstärkers 5 erhält die Bezugsspannung von der Leitung 6 invertiert über ©inen invertierenden Verstärker 7· Die Ausgänge der Verstärker 5 und 5 sind über ©in ODER-Glied 8 mit dem Signaleingang eines Abtastspeiehers 9 verbunden. Der Bezugseingang des Verstärkers 4 ist geerdet, wäta©ad sein Ausgang mit dem Signaleingang eines Abtasters 10 verbunden lato Di® Abtasteingänge d©r Abtastspeiöher 9 und 10 sind mit dem "!"-Ausgang einer bistabilen Triggerschaltung oder eines Flipflops 11 «ad mit einem Eingang ©ines UND-Glieds 12 verbunden. Der "O"-Ausgaag des Flipflops 11 ist an einen der Eingänge eines U2ID-Gli®ds 1} angeschlossen. Der Ausgang des Abtastspeichers 9 ist mit dem anderen Eingang des UND-Glieds 13 verbunden. Der Ausgang des Abtastspeiohers 10 ist an den anderen Eingang des UND-Glieds 12 angeschlossene Dia Ausgänge der UND-Glieder 12 und

P 13 sind mit zwei getrennten Eingängen ©ine® ODER-Glieds Η verbunden. Der Ausgang des ODEH-flllieds 14 ist mit eia©ia Modulationseingang eines Senders 15 verbundene Eine Folge von Taktimpulsen von einem Taktimpulsgenerator wird in eine» Schalteingang des Flipflops 11 eingespeist. Der Ausgang des Abtastspeichers 9 ist mit der Leitung-6 über eine Integrations schaltung vsrbunderij, die aus einem Widerstand 16 und einem Kondensator 17 besteht.

Die Schaltung von Fig« 1 arbeitet wie folgt $

Ein Spracheingangssignal wird im Filter 2 gefiltert, um Frequenzen unterhalb 250 Hz und oberhalb 2,4 kHz zu entfernen. Die Charakteristik

009852/1893

BAD ORIGINAL

dieses Filters fällt bei Frequenzen oberhalb 2,4 IcHa stark ab. Das resultierende Sprachsignal wird in den Differentialverstärkern 3, 4 und 5 mit den Bezügeepannungepegeln +T, Erde bzw. -V verglichen· . Das Ausgangssignal des Verstärkers 4, der Polaritätsverstärker genannt werden kann, nimmt-einen von zwei möglichen Zuständen ein, die "1" und "C" genannt werden sollen, je nachdem, ob das Eingangssignal positiv oder negativ zur Srde ist. Ähnlich nehmen die Ausgangssignale der Differentialverstärker J und5 einen von zwei möglichen Zuständen ein, die ebenfalls mit ·» 1^M und "O" bezeichnet werden, je nachdem, ob der Momentanpegel des Eingangssprachsignals größer oder kleiner als +V bzw. mehr oder weniger negativ als -7 ist. Die Ausgangssignale der Verstärker 3 und 5 werden logisch in einem ODER-Glied 8 verknüpft, um einen Ausgangszustand zu erzeugen, d er entweder "1" oder ¹¹O¹V ist. Der Zustand ist "1", wenn das Spracheignal entweder positiver als +V oder negativer als. -V ist, und "0", wenn das Signal zwischen +7 und -7 liegt.

Die Abtastspeicher 9 und 10 tasten den logischen Zustand ihrer entsprechenden Eingänge in gleichmäßigen Intervallen ab, das heißt ihre Eingangssignale werden zu den Ausgängen der Abtastspeicher geleitet, wenn das Flipflop 11 ein "1"-Signal zu den Abtasteingängen der Abtastspeicher 9 und 10 sendet. Diese Ausgangssignale werden gespeichert, bis das nächste "1^H-Signal vom Flipflop 11 ankommt. Da in einen dez Einänge de* UND-Glieds 12 dasselbe "1^H-Signal eingespeist wird, hat dann der Ausgang des UND-Glieds 12 den gleichen logischen Zustand wie der Ausgang des Abtastspeichers 10. Die beiden Ausgänge des Flipflops 11 sind symmetrisch komplementäre Wellenzüge, die. in Ge^enphase zueinander liegen. Die Halbperiode dieser Wellenzüge definiert die Abtastperiode und die Dauer jedes übertragenen Bitsignals.

Das UND-Glied 13 hat einen seiner Eingänge mit dem komplementären-Ausgang des Flipflopa 11 verbunden und kann daher ein "!"-Ausgangssi&nal nur während der Halbperiode unmittelbar nach jeder Abtaathalbperiode erzeugen, jjer Abtastspeicher 9 speichert jedes Abtaatwertaus-

009852/18^3' -^-^^ bad original

gangssignal für eine ganze Periode, »o daß Jede« "1"-Ausgangesignal Tora Verstärker 3 oder 5 zu* ODEE-Glled I4 eine Ealbperiode später als der entsprechende Abtastwert des Ausgangssignale dee Verstärkers übertragen wird. Daher werden, obwohl der Polarltäts- und der Aaplitudenabtastirert gleichzeitig genommen werden, ihre logischen Sarstellungen abwechselnd in den Modulationββingang des Senders 15 eingespeist.

Bei diesem Aueführungebeispiel beträgt die Abtastgeschwindigkeit beispielsweise 48ΟΟ Abtastungen/seo, und da. zwei Bitsignale für jeden Abtastwert übertragen werden, beträgt die Slgnalübertragungsgesohwlndig· keit 9,6 Kilobits/seo.

Die Signalausgänge der Abtastspeicher 10 und $ sollen im folgenden Polaritäts- bzw. Anplitudenkanal genannt werden. Die ^N1"- und "O^w-Signale im Polaritätskanal entsprechen in wesentlichen den Änderungen der Polarität des Elngangsaprachsignals und zeigen daher dessen Frequenz oder Ton an® Die ^M1"- und "0"-SIgUaIe des Amplitudenkanale zeigen die Xnderungoa fei,- Aaplitude des Eingangesignale in Beziehung sau den Bezugsspamungen +V und -7 an. Daraus folgt, daß der für +Y gewählte Pegel einen beträchtlichen Einfluß auf den Grad der tfbereinstlurang »wischen den AsplitudenTariationen des Eingangssignale und den Amplitudenvariationen hat, die durch die Aufeinanderfolge τοη ^M1"- und "©"-Signalen ia Anplitudenkanal dargestellt sind. Bein vorliegenden Ausführungsbeispiel wird die Bezugsspannung T von Aaplitudenkanal durch eine Integrationssohaltung (16 und I7) Bit geeigneter Zeitkonetante (z. B. 10 nsec.) gewonnen. Die Spannung 7 bildet dann im wesentlichen eine Wiederholung der Silbenamplitudenrariationen des Kingangssprachsignals, und sie bildet eine Bezugsspannung für die Verstärker 5 und 6, die sich automatisch ändert, um den Schwingungen des Sprachensignals zu folgen. Daher trägt das Digitalaus· gangssignal vom Amplitudenkanal eine genauere Darstellung der Eingangseprachsignalstärke, als es der Fall wäre, wann die Bezugsspannung konstant wäre.

badorig,nal

Fig. ί »«igt einen Decodierer sub Decodieren des Sprachsignale aus de· Polaritäts- tmd !«plitudendigitalsignal, die tob Sender Von Pig. 1 empfangen warden.

In Fig. 2 hat ein Empfänger 50 einen Ausgang 31, der die genen Bitsignale in die Signaleingänge von *wei Ablastspeichern 32 und *33 einspeist. Ein zweiter Au agang das EBpfangere 30 iet mit einen Eingang eines ODEE-OIiede 34 τerbunden. Der Ausgang des ODEI-Glieds 34 ist nit dem Schalteinganf einer bistabilen Triggerschaltung c4a* eines Flipflops 35 Terlronden. D«r "!"-Ausgang dea Flipflops 35 ist mit des Abtasteingang des Abtaetapeiohere 32 verbunden. Der "0^M-Ausgang dee Flipflops 35 ist mit den Abtasteingängen der Ab» tastspelcher 35 und J>6 verbunden. Der Ausgang des Abtastepeioher· 32 ist mit den Signaleingang des Abtastspeichers 3^ verbunden.

Der Abtastspeicher 36 hat komplementäre Auegänge A und B* Der Ausgang A ist mit einem Eingang eines ÜBD-Glieds 37 und ait «in*m Eingang eines UND-Glieds 38 verbunden. Der Ausgang B ist angeeohloiseo an einen Eingang eines UIiD-GIi ed β 39 und an einen Eingang- eine» UND-Glieds 40. Der Abtastspeicher 33 hat komplementäre Ausgänge 0 und D. Der Ausgang C vom Abtast speicher 33 ist ait deot zweiten Eingang der UND-Glieder 37 und 40 verbunden. Der Ausgang D ist an den zweiten Eingang der MD-Glieder 38 und 39 angeschlossen.

Der Ausgang A des Abtastspeichers 36 1st auch alt einer einfachen Iategrat!endschaltung verbunden, die aus einem Widerstaad 4I and »ia«a Kondensator 42 besteht. Der Terbindungspunkt de· Widerstands 41 und des Kondensators 42 ist über einen Versfärker 43 und einen liderstand 44 an einen Eingang eines Impulsformers 45 angeschlossen« Der Ausgang des Impulsformers 45 ist mit einem anderen Eingang des ODER-Glieds' 34 verbunden. Der Ausgang eines Impulsgenerator 46 ist ebenfalls an den Eingang des Impulsformers 45 angeschlossen« Ein Widerstand 47 liegt zwischen einer negativen Stromversorgung (nicht abgebildet) und dem Ausgang des Impulsgenerators 46.

009852/1893

BAD ORIGINAL

Der Ausgang C das Ibtaatapeichare 33 iat auch alt den Eingang ainer einfachen Integrationssohaltung verbunden, die aua einem Widerstand 48 und einem Kondensator 49 besteht. Zvei Widerstände 50 und 51 sind in Reihe χwischen den Ausgang der Integrationaachaltung und Erde geschaltet. 3>er Terbindungspuakt dea Widerataada 50 ait deai Kondensator 49 ist über die beiden Widerstände $2 und 53 ia leihe sub positiven Eingang eines Differentialoperationaveret&rkere 54 und auch zum negativen (das heift koBpleaeataren) Siogaag des Verstärkers 54 über zwei Widerstände 55 and 56" in Reihe angeschlossen. Der Verbindungepunkt der Widerstände 50 und 51 i&t über swei Widerstände 57 und 58 in Reihe mit des positiven Eingang dea Verstärkers und auch mit dem negativen Eingang des Verstärkere 54 über zwei Widerstände 59 und 60 in leihe verbunden. Der negative Ausgang des Verstärkers 54 ist über einsn Widerstand 61 alt seinem positiven Eingang verbunden» während der positive Auegang über einen Widerstand mit dem negativen Eingang verbunden ist. Der positive Ausgang des Verstärkers 54 ist auch über ein Tiefpaßfilter 63 en einen Tonauagangsanechluß 64 angeschlossen.

Die Verbindungspunkte der Widerstand© 52 und 53» 57 und 58, 59 und 60 sowie 55 und 56 sind über Feldeffektsohalttraneistoren 65, 66₁ 67 bzw. 66 geerdet. Di© Steuereingangs der Transistoren 65 bis 68 sind mit den Auegängen der OTD-Gli®d®r 37* 38, 39 bzw. 40 verbunden.

Der Empfänger von Fig. 2 arbeitet wie folgtt

Der Empfänger 30 ©mpfängt die Digitalsignale vos Sender von Fig. 1 und gibt eine Folge von empfangenen Binärsignelen in die Abtaatspeioher 32 und 33 ab. Er liefert auch Synchronie&tionsimpulse an den Schalteingang des Flipflops 35 über das ODSE-Gatter 34. Die "1"-Ausgangssignalleitung des Flipflops 35 soll ©ine ^M1ⁿ abgaben, wenn das Bit am Empfängerausgang 3I ein Folaritätsbit iet. Die Abtaetspeicher 32, 33 und 36 sind so aufgebaut, daß sie jedes ihrer Ausgangseignale bis zur Ankunft des nächsten Abtastimpulses vom

009852/1893

BAD ORIGINAL

Flipflop 35 speichern, bo daß jedes Signal für zwei Bitperioden gespeichert wird. Der Abtastspeicher 36 gibt Signale an den Polaritätskanal ab, während der Ibtastspeieher 33 Signale in den Aeplitudenkanal abgibt. .

Das Speichern des Abtastspeichers 32 verzögert die in den Polaritätskanal eingespeisten Signale um eine Bitperiode. Sie »weite Hälft· des Polaritätssignals, das in den Abtastspeieher 36 eingespeist wird, fällt daher mit den Anplitudenbitsignal zusammen, das in den Abtastspeicher 33 eingespeist wird. Das Eintreffen dee Aeplitudenbitsignals fällt zusammen mit dem Umschalten des Flipflopβ 33, das jetzt eine "1" an die Abtasteingänge der Abtastspeicher 33 und 36 abgibt. Signale mit einem Polaritätsbit und eine« Amplitudenbit werden daher gleichzeitig an die entsprechenden Ausgänge der Abtastspeicher 33 und 36 übertragen. ,

Es könnte ohne weiteres auftreten, daß die "!"-Ausgangssignale des Flipflops 35 in Gegenphase zur Ankunft der Polaritätsbitsignale am Ausgang 31 kommen könnten. Dadurch wurden die Polaritätssignale durch den Amplitudenkanal und die Amplitudensignale durch den Polaritätskanal geleitet werden. Es soll jetzt eine Einrichtung zur automatischen Korrektur eines solchen Fehlers angegeben werden.

Die Ausgänge der Abtastspeicher nehmen einen von zwei Werten an, nämlich OY oder +5T, je nachdem, ob eint logisch· ^H0^N- oder logische "1" vorliegt. Di« Ausgangssignale d·· Polaritätskanals bestehen ia wesentlichen aus einer gleichen Anzahl von "1^M- und ^NO"-Signalen, wenn das Flipflop 35 richtig zu den Polaritätsbitsignalensynchronisiert ist, so daß es einen mittleren Pegel von etwa 2,5 V hat.

Der Ausgang A ist «it dem Eingang des Verstärkers 43 über eine Integrationsschaltung verbunden. Die Zeitkonstante der Integrationssohaltung (etwa 3Omaθc bei diesem Ausführungsbeispiel) ist so gewählt, daß der Eingang des Verstärkers 16 auf dem mittleren Pegel

009852/1893

BAD ORIGINAL

dea Signals bei 1 gehalten wird, der etwa +2,5T beträgt, wenn das Jlipflop richtig synchronisiert ist. Die Widerstände 44 und 47 werden so gewählt, dafi dtr Ausgang des Verstärkers 43 un^er diesen Bedingungen ein Potential τon ia wesentlichen OT am Eingang des Impulsforaers 45 erzeugt, der eine einfache Differeatiationsschaltung sein kann. Der Impulsgenerator 46 wird ia dieses Zustand wirkungslos gehalten. Wenn jetst aus irgendeine» Grund da· System falsch synchronisiert sun falschen Kanal wird, ist der Wellensug des Signale bei 1 nicht langer ajmetrisch, und die mittlere Spannung am Eingang des Verstärkers 45 fällt ab. Das Ausgaagssignal de· Verstärkers 43 steigt dann an, so daß der Impulsgenerator 46 eise» Impal· erzeugen kann. Die positive verlaufende Planke dieses Impulses bewirkt, da£ der Impulsformer 45 einen Impuls ia dea Triggereingang des Flipflops 35 über das ODER-Glied 34 einspeist« Sas IPlipflop 35 ändert dann seinen Zustand, so daß es in die richtige Synchronizität su den empfangenen Polaritätsbitsignalen kommt. Die Spannung am Eingang des Verstärkers wird auf etwa 2,5 V wieder hergestellt, und der Impulsgenerator 46 wird abgeschaltet. Die Periode des vom Generator 46 erzeugten Wellenzugs wird so gewählt,, de¹* die Spannung am Eingang des Verstärkers 43 Zeit hat, ihren normalen stationären Wert anzunehmen, bevor ein weiteres positives Signal in das Flipflop 35 durch den Generator 46 eingespeist werden kann.

Wenn ein vom Generator 46 erzeugter Impuls mit einem Taktimpuls zusammenfallen sollte, würde keine Änderung in der Folge der Impuls· im Ausgang des Flipflops 35 auftreten, und die Synohronizität würde nicht korrigiert werden. Der Impulsgenerator 46 würde daher eingeschaltet bleiben und einen weiteren Impuls an das Flipflop 35 abgeben. Dieser weitere Impuls würde nicht mit einem Taktimpuls zusammenfallen, da die Periode des Impulsgenerators 46 nicht ein Vielfaches der Taktperiode ist.

Der Ausgang 0 des Abtastspeichers 33 iet mit einer Integrationsschaltung verbunden, die durch den Widerstand 48 und den Kondensator

009852/1893

BAD ORIGINAL

gebildet wird und eine ähnliche Zeitkonetante wie die Integrationsschaltung 16, 17 von Fig. 1 hat. Di· aa Ausgang C erzeugte Impulsfolge ist im wesentlichen i-dentiaoh mit der aa Ausgang des Abtastspeichere 9 τ on Fig. 1 "vorhandenen, so daß die am Kondensator 49 erzeugte Spannung Y¹ in ihren Änderungen ähnlich der Bezugsspannung T von Fig. 1 ist, Sie Widerstände 50 und 51 sind gleich» so daß die in die Widerstände 57 und 59 eingespeiste Spannung im wesentlichen halb so groß wie die an den Widerständen 52 und 55 anliegende Spannung ist.

Die UND-Glieder 37 und 40 erzeugen jeweils ein positives Ausgangssignal und schalten ihre Feldeffekttransistoren 66 bis 68 aus, wenn ihre Eingangssignale gleichzeitig positiv sind. Nur eines der UND-Glieder 37 bis 40 ist zu einem beliebigen Zeitpunkt an beiden Eingängen positiv. Der normale Zustand von drei der Schalttransistoren 6" 5 bis 6S ist daher der eingeschaltete Zustand, in. welchem Zustand sie im wesentlichen alle Signale kurzschließen, die an den Verbindungspunkten der Paare von Widerständen vorhanden sind, mit denen sie ver-· bunden sind. Daher kann kein Signal in die Eingänge des Verstärkers über diese Widerstände eingespeist werden.

Die Verstärkung des Differentialoperationsverstärkers 54 ist durch das Verhältnis des Widerstands 62 zu den Widerständen 59 und 60 oder zu den Widerständen 55 und 56 und das Verhältnis des Widerstands 61 .-zu den Widerständen 52 und 53 oder zu den Widerständen 57 und 58 bestimmt. Ein in den positiven Eingangsanschluß eingespeistes Signal führt zu gleichverstärkten Signalformen an den beiden Ausgängen. Das Ausgangssignal am positiven Anschluß hat die gleiche Polarität wie das Eingangssignal, während das Ausgangssignal am negativen Anschluß die entgegengesetzte Polarität hat. Wenn das gleiche Eingangssignal in den negativen Eingangsanschluß eingespeist wird, haben die Ausgangssignale die gleiche Amplitude wie vorher, jedoch mit umgekehrter Polarität. Die Spannungen'V¹ und 3/2VV werden daher durch den

009852/1893

ORIGINAL INSPECTED

Verstärker 54 verstärkt und invertiert sowie an das Filter 65 abgegeben, wenn der Ausgang A positive Polarität zeigt, und nur verstärkt und an das Filter 63 abgegeben, wenn der Ausgang B positive Polarität zeigt. Saher folgt die Polarität des Ausgangssignals des Verstärkers $4 der Polarität der Perioden des ursprünglichen Sprachensignals, 'das in den Eingang des Verstärkers 4 von Fig. 1 eingespeist worden ist. Die lpgische Verknüpfung von "1"- Signalen von den Ausgängen A und C bewirkt, daß das Signal V in Verstärker 54 verstärkt wird, während die Verknüpfungen A und D oder B und S bewirken, daß das kleinere Signal Y2V¹ verstärkt wird.

Venn die Amplitude des Eingangssignalβ 4er Sendeeinriohtung von Tig. 1 über eine· vorbestimmten Vert liegt, lassen die Aaplitudenabtastwerte ^M1"-Signale entstehen, die la den Sender eingespeist werden, und diese erzeugen logische "1*-Signale am Ausgang C des Abtastspeichers 33 von Fig. 2. Wenn die Signalamplitude kleiner als ein vorbestimmter Wert ist, erzeugt der Ausgang C ähnlich ein logisches "0"-Signal, und der Ausgang D nimmt den ^H1 "-Zustand an. Saher bestimmt der logische Zustand der Ausgänge C und S, welche der beiden Spannungen V¹ oder V2V¹ verstärkt wird. Am Ausgang des Filters 63 tritt das Ausgangssignal des Verstärkers 54 geglättet auf, so daß das Sprachsignal wiedergegeben wird. Sas Tiefpaßfilter 63 hat einen scharfen Hochfre<juenzabfall bei 2,4 kHz.

Ein abgewandeltes Ausführungsbeispiel des Se-MuItiplexers der Empfängereinrichtung von Fig. 2 ist in Fig. 3 abgebildet.

Fig. 3 zeigt einen Empfänger 80, der die vom Sender 15 von Fig. abgegebenen Signale empfängt. Der Empfänger 80 hat einen 3ignalau3-gang, der mit den Signaleingängen von zwei Abtastspeichern 81 und verbunden ist. Ein zweiter Ausgang des Empfängers 80 ist mit einem Schalteingang einer bistabilen Schaltung oder eines Flipflops 84 verbunden. Das Flipflop 84 hat zwei komplementäre Ausgänge, von denen der "!"-Ausgang mit dein Abtasteincang des Abtastspeichers 82 und einem

009852/1893

bad original

Eingang eines NAlTD-GIiede 85 verbunden ist. Der "0"-1Uagang dea Flipflops 84 ist an den Abtasteingang des Abtaatapeiohera 81 und an einen Eingang eines NAND-Glieds 86 angeschlossen. Eis Ausgang Z des Abtastspeichere 61 ist mit eines Eingang Ton Jede* zweier lAND-Glieder 87 und 88 und mit den Eingang eines Schwellenvertverstärkers 69 über eine Differentiationssohaltung verbunden. Die Differentiationsschaltong besteht aus einem Widerstand 90 rod eine« Kondensator 91· Der Ausgang des Yeretärkers 89 ist mit dem "1"-Setieingang einer bistabilen Schaltung oder eines Flipflops 92 verbunden. Ein Ausgang T dea Abtastspeicherβ ist an einem Eingang τοη jeden zweier IAID-Glieder $2 und 94 und an den Eingang eines Schwellenwertverstärkers 95 über eine andere Integrationssohaltung angeschlossen. Diese Integrationssohaltung besteht aus einen Widerstand 96 und einem Kondensator 97* Der Ausgang des Verstärker» 93 ist mit dem "0"-Setzeingang des Flipflops 92 τerbunden. Das Flipflop $2 hat zwei komplementäre Ausgänge, τοη denen der "!"-Ausgang ait einem zweiten Eingang jedes der NAND-Glieder 85» 88 und 95 verbunden ist. Der "0"-Ausgang des Flipflops 92 ist mit einem zweiten Eingang jedes der NAND-Glieder 86, 87, 94 verbunden. Die Ausgänge der NAND-Glieder und 86 sind zusammengeschaltet und alt dea Abtasteingang eines Abtastspeichers 93 verbunden. Die Ausgänge der NAND-Glieder 87 und 93 sind zusammengeschaltet und mit dea Signaleingang des Abtastspeichere verbunden. Der Abtastspeicher 98 hat koapleaentäre Ausgänge, von denen der ^M1"-Ausgang an einen Signalau sgangsksjuu. ·- A angeschlossen ist, während der "0"-Ausgang an den Signalausgangskanal B angeschlossen ist. Die Ausgänge der NAND-Glieder 88 und 94 sind zuaanaengeschaltet und direkt mit einem Signaleusgangskanal D und über ein NAND-Glied 100 mit einem Signalausgangekanal C verbunden.

Die Schaltung von Fig. 3 arbeitet wie folgt ι

Diese Schaltung dient dazu, die Polaritätesignalbita in den Polaritätskanal und die Amplitudenbitβ in den Amplitudenkanal zu leiten. Sie entspricht daher den Teilen mit den Bezugszahlen JO bis 36 und 41 bis 47 in der Sohaltung von Fig. 2.

^009852/1883 BADOR₁G₁NAL

Dl· Signalauagänge A, B, C und D der Schaltmag von Tig· 3 äquivalent den entsprechenden Ausgingen A, Vf C «ad 9 dar char 33 und 36 von flg. 2·

Paa Ausgangaaignal daa Sapfängers 80 ist «is· rüokgewennene Fora de· Signale, da· in dea Hodulationaaingang de· Sender« 15 τβη Jig· 1 eingespeist worden ist·

Wie bereite erwähnt, werden da· Polarität·- «ad da« Betragsbit- |l aignal abwechselnd gesendet, wobei da· Polaritätsbit für efan Abtaatwert zuerst gesendet wird. Sie rttokgewonaeaen treten an Signalausgang de· Sasfängera 80 la tor* gleiches auf und werde» Sa die Siagftag· der Abtaatepeieaer St uad 82 eingespeist« Da· Flipflop 84 wird alt der IlttibertragwngegeeoÄwindigkeit dar eapfaagenen Signale durch ein SjnokroBleationβsignal uHgesohaltet, daa τοη einem üblichen Sy^chroni8at£onsd«tektor la Sapfanger 80 gewonnen wird} die AusgangBsignale des Pllpflops 84 stallen daher Abtastiapulse dar, deren negatir verlaufende Flanken mit der hftlbm Bltübertragongsgeschwindigkeit auftreten. Die Abtästspeioher 81 aad 82 werden durch die komplementären Auegangssignale des Flipflops 84 abgetastet} sie spreohen auf ihre Eingangssignale nur an, wenn die negativ verlaufenden Flanken der Abtaetlnpulae in ihre Abtaeteingänge eingespeist werden, und spei-" ohern jedes Aus gang· signal so lang·, bis «ine* negativ verlaufende Abtaetiapulaflank« eintrifft. Daher werden die Bitsignal·, dl· in die Signaleingänge der Flipflopβ 81 und 82 eingeapelat werden, aa ihren entepreohenden Au»gäng@n während abwechselnder Bitperioden dar eapfangenen Signale erzeugt. Diese Torgänge in d«a Abtaatspeichera 81 und 82 fallen alt den Perioden der Polaritätsbits bzw. der Amplltudenbits sueaaaen, jedoch nicht aotwendigarweise in der richtigen Beihefolge .. Die Polaritätsbits aua Beispiel können su eines der Ausgänge X baw. T gelangen. Wegen der Natur der Sprachsignale neigt jedoch das die Polaritätsbits tragende Auagangssignal dazu, abwechselnd "1"- und "0"-Sigaale su haben, während das andere Ausgangesigaal, dae die Aaplitudenbite trägt, von Zeit au Zelt Folgen von "Q"»Signalen hat, die . . ltiee? Sprseha tntepreohen. ■ . -

00Θ852/1893

BAD ORIGINAL

Sie Zeitkonetante der Integrationseohaltungen 90, 91 und 96, 97 ist so gewählt, daß eine Folge von "1"-Signalen oder eine Folge Ton abwechselnden "1"- und "0"-Signalen, die in ihre Eingänge eingespeist werden, an ihren Ausgängen eine geglättete mittlere Spannung erzeug·*, die größer als der Schnellenwertpegel der entapreohenden Sehwellen-. wertverstärker 89 und 95 ist. Sie Zeitkonetante der ImtefrationseohtO.-tungen ist groß genug, um zu gewährleisten, daß eine kurte Unterere· ohung der empfangenen Signale nicht entscheidend die an ihren Ausgängen erzeugten Spannungen ändert. Wenn die Sigaalpegel an eines der Integrationssohaltungseingänge gleich de« "1*-Pegel tür Mindestens einen vorbestimmten Uindeetanteil einer Folge vo» Biteignalen sein sollte», dann wird der Ausgang des zugehörigen Schwellenwertrerstärkers auf den "1"-Pegel umgeschaltet. Sie Pelaritätsoitsignale neigen daher dasu, einen "1"-Pegel, am Ausgang des Sehwellenwertveretärkers «u erzeugen, der mit dem sie empfangenden Kanal verbunden ist, während die Amplitudenbit» signale dazu neigen, einen "0"-Pegel aa Auegang des Sohwellenwertverstärkers zu erzeugen, der mit dem sie empfangenden Kanal verbunden ist.

Sas Flipflop 92 ist so aufgebaut, daJ es sofort anspricht, jedoch nur auf "O"-Signale, so daß, wenn ein "0"-Signal in einen seiner Eingänge eingespeist wird, der entsprechende Ausgang auf "1" gesetzt wird. Ein "0"-Signal von einer der Schwellenwertschaltungen 89 und kann bewirken, daß das Flipflop 92 seinen Zustand ändert. Saher zeigt der Zustand des Flipflops 92 an, welcher der beiden Ausgänge I und T gegenwärtig oder kurz vorher ein Übergewicht an "0^w-Signalen der Art aufweist, die durch die Amplitudenbitsignale während Perioden leisen Sprechens erzeugt werden. In dieser Hinsicht unterscheidet sich der Betrieb dieses Ausführungsbeispiel von dem in Fig. 2 beschriebenen, wo der abwechselnde Charakter der Polaritätsbits verwendet wurde, um eine richtige oder unrichtige KanalZuordnung anzuzeigen.

Wenn die Polaritätsbits an dem Ausgang X und die Amplitudenbits an dem Ausgang T auftreten, erzeugt daher der ^M0"-Ausgang des Flipflops 92 ein "!"-Signal. Unter dieeen Bedingungen empfängt das ITAHS-

009852/1893 -V,^*.'

BAD ORIGINAL

Glied 87 Polaritätabiteignale, dit dazu neigen, abwechselnd ^H1"- und "O"-Signale aufzuweisen an einem «einer Eingänge und ein ständiges "1 "-Signal am anderen Eingang. Der Ausgang des HAfD-Slieds 67 erzeugt daher eine invertierte Tom der empfangenen Polar itlt «b it signale , Da einer der Eingänge des ffAND-GlIeds 93 *uf "0" durch da· Flipflop 92 gehalten wird, kann es keine ^N0^N aa Ausgang erzeugen.

ti

Sie bei diese» Ausführungebeispiel verwendeten IAID-GIieder sind so besohaffen, daß, wenn die Ausgänge von zwei oder mehreren τοη ihnen zueammengeschalfet werden, ein "0"-Signal, das an ihrer gemeinsamen AusgangsTerbindung τοη irgendeinem 4er NAND-Glieder auftritt, es verhindert, daß die anderen Glieder dort ein "!"-Signal anlegen* Die durch das NAND-Glied 87 erzeugten Signale steuern daher die Signalspannüngen, die in den Abtastspeioher 98 eingespeist werden* da ihr "O"-Ausgangesignal jede Möglichkeit unterdrückt, daß das Glied 93' "1"-Ausgangssignale an derselben Verbindung liefert. Is soll jetzt das NAND-Glied 94 betrachtet werden, liner seiner Eingänge empfängt die Amplitudenbitsignale vom Ausgang I. Da der andere Eingang des NAND-Glieds 94 auf "1" gehalten wird, treten an seinem Auegang die Amplitudenbit signal θ negiert auf.Das NAND-Glied 100 nimmt eine weitere Negation vor, so daß die Amplitudenbitsignale am Ausgang C rückgewonnen werden. Das NAND-Glied 88 kann keine "0"-Signale erzeugen, da einer seiner Eingänge auf ¹¹O" gehalten wird, so daß dadurch keine Oberlagerung mit den Amplitudenbitsignalen auftritt. Die Folaritätssignalbits erscheinen daher am Signaleingang des Abtastspeichere 98, während die Amplitudenbits als komplementäre Signale an den Ausgängen C und D auftreten. Wenn das zu übertragende Signal im Betrag steigt, so daß das Amplitudenbiteignal am Ausgang Y gleich "1" wird, tritt keine Änderung in der Zuordnung auf, da, trotzdem der Ausgang des Schwellenwertverstärkera von ¹¹O" auf "1" geschaltet wird, das Flipflop 92 nicht auf die "1"- ,-Signale anspricht. Obwohl einer der Eingänge de.s NAND-Glieds 93 jetzt mit "1" beaufschlagt wird, bleibt der andere Eingang auf "0", so daß keine Änderung an seinem Ausgang auftritt. Daher treten die negierten Folaritätsbits noch am Ausgang des NAND-Glieds 87 auf, jedoch bleiben

009882/1893 bad original

beide Eingänge des NAND-Glieds 94 auf "1¹¹, während der Ausgang bei C auf "1" kommt.

Es soll jetzt angenommen werden, daß aus irgendeinem Grund die . Zuordnung der Signale an den Ausgängen X und Y vertauscht ist. Wenn die Amplitudenbits "1" sind, wenn die erneute Zuordnung erfolgt, gellen die Ausgangssignale des Schwellenwertverstärkers keine Anzeige, weil ihre beiden mittleren Eingangssignalpegel immer noch über dem Schwellenpegel liegen. Ihre zugehörigen Ausgangssignalpegel bleiben unverändert, so daß sich auch der Zustand des Flipflops 92 nicht ändert, und die Signale werden falsch zugeordnet. Jedoch bei der ersten Gelegenheit, bei der die Amplitudenbits an Ausgang X "Ο"- für ein minimales vorgegebenes Intervall werden, wird das Ausgangssignal des Schwellenwert-Verstärkers 89 "0". Bas Flipflop 92 wird daher-zurückgesetzt, und sein Ausgangssignal, das in die NAND-Glieder 85, 88 und 95 eingespeist wird, wird'M". Das Ausgangssignal des NAND-Glieds 93 reproduziert nun die Polaritätsbitsignale in negierter Form. Das Ausg-angssignal des NAND-Glieds 87 wird auf "0" durch das Ausgangssignal des NAND-Glieds 95 gehalten. Der Ausgang des NAND-Glieds 88 reproduziert die Anplitudenbit·» signale in negierter Form, während das NAND-Glied 94 nicht den Vorgang beeinflusst, da einer seiner Eingänge auf "0" gehalten wird.

Daher werden die Polaritätsbitsignale unabhängig davon, welcher , der Ausgänge X und Y anfangs sie empfängt, schließlich über ihre entsprechenden NAND-Glieder zur Schaltung 98 geleitet, während die Amplitudenbitsignale am Ausgang C reproduziert werden.

Die Polaritätsbitsignale werden (in negierter Form) in den Signaleingang des Abtastspeichers 98 eingespeist und jedesmal zu dessen Ausgang A durchgelassen, wenn ein negativ verlaufender Übergang am gemeinsamen Ausgang der NAND-Glieder 85 und 8o stattfindet. Die Ausgangssignale werden dann bis zum nächsten Äbtastsignal gespeichert, das nur auftreten kann, wenn das Ausgangasignal des Flipflops 84 eine weitere vollständige Periode beendet hat. Daher wird Jedes Polaritfttsbitsignal am Ausgang des Abtastspeichers 93 so lange gespeichert, bis

009852/1893

BAD ORIGINAL

das folgende Amplitudenbitsignal an C, 2 eintrifft. Das eine oder andere der HJLND-GIiader 85 oder 86 ist immer an einem seiner Eingänge mit "0" beaufschlagt und kann daher nicht das Ausgang*signal beeinflussen. Das anders der beiden NAM)-Glieder 85 und 86 ist an einem Eingang mit "1" beaufschlagt, so daß sein Ausgang τon "1" auf "Q" jedesmal geschaltet wird_v wenn ein ^M1"-Signal durch den entsprechenden Ausgang des Flipflops 84 geliefert wird. Dieses tritt nur einmal während jeder Period® des Ausgangaeignals des Flipflops 84 gleichzeitig mit dem Abtasten «iner der Flipflop· 81 und 82 auf. P Daraus folgt, daß die Pol&rltätsbltsigi&ale in den Ausgang A synchron mit der Einspeisung der Jjiplitudenbitsignal* in den Ausgang C eingespeist werden. Die Negation der PoXaritätsbitsignale und der Amplitudenbiteignale wird auch gleichzeitig an den komplementären Ausgängen B und D vorgenommen.

Hin abgewandeltes Ausführungsbeispiel des Decoders der Empfängereinrichtung von Fig. 2 ist in Fig. 4 gezeigt. Es hat einen Eingang A, der mit der Gatterelektrod© ©ines Feldeffekttransistor· 105 verbunden ist, einen Eingang B, der sit der Gattaralektrode eines Feldeffekttransistors 106 verbunden ist, und einen Eingang C, der über ein NAND-Glied 107 «1t der Gatterelektrode eines Feldeffekttransistors fc verbunden ist. Der Eingang C ist auch nit einer Integratlonsschaltung aus einem Widerstand 110 und einem Kondensator 114 verbunden» Der Ausgang der Integration si s ο haltung ist über einen Verstärker 111 mit der Verstärkung 1 an die Quellenelektrode des Transistors 109 angeschlossen» Der Ausgang des Verstärkers 111 ist auch durch einen Widerstand

115 nit dem negativen Eingang «ines DifferentialoperationaTorstärker·

116 verbunden» Die Senkenelektrode des TEaBsistors 109 ist mit de» negativen Eingang des VeratäÄsra Ho über tinen Widerstand 117 verbunden. Der Verstärker II6 hat einen Rüokkopplungawiderstand 118. Der Ausgang des Verstärkers 116 ist durch «ei Widerstände 119 und 120 in Seihe mit dem negativen Eingang eines Differentialoperationsverstärkara 121 und durch zwei andere Widerstände 122 und 12J in Beine

Lven Eingang des Verstärkers 121 verbunden. Der V«r-

0098S2/1S93 bad'original

stärker 121 hat einen Rtickkopplungswiderstand 124. Die Transistoren und 106 sind zwischen Erde und die Verbindungspunkte der Widerstand· und 120 bzw. 122 und 125 geschaltet. Der Ausgang des Verstärkers 121 ist mit einem Tonausgangsanschluß 125 über ein Tiefpaßfilter 126 verbunden.

Der Decoder von Fig. 4 arbeitet wie folgt»

Die Eingänge A, B und C können alt den Ausgängen A, B und C des De-Multiplexers von Fig. 5 verbunden «ein, to daß A die Polaritätsbitsignale und D ihre lumplernente empfängt, während C dae Amplitudenbit empfängt. Sin °1"-Signal am Eingang A oder D ("1"-Signal entspricht einer positiven Spannung im vorliegenden Ausführungsbeispiel) bewirkt, daß der entsprechende Transistor 105 oder 106 gesperrt wird. Ein ^M0^M-Eingangssignal (ungefähr OY) macht den Transistor 105 oder 10.6 leitend und schließt im wesentlichen kurz den Yerbindungspunkt der Reihenwiderstände 119 und 120 oder 122 und 125 mit der Erde. Da die Signalpegel an A und B immer komplementär sind, ist einer der Transistoren 105 und 10b immer leitend, während der andere gesperrt ist. Das Amplitudenbitsignal» das an der Leitung C auftritt, erzeugt entweder eits ''Q"- oder "V-Signal am Ausgang des NAND-Glieds 107» so daß der Transistor 109 entsprechend leitend gemacht oder gesperrt wird.'Wenn der Transistor leitet, besteht der Eingangswiderstand am negativen Eingang des Operationsverstärkers 116 aus der Parallelschaltung der Widerstände 117 und 115· Wenn der Transistor 109 gesperrt ist, wird der Eingangswiderstand des Operationsverstärkers 116 nur durch den TSiderstand 115 gebldet. Da die Verstärkung eines Operationsverstärkers bestimmt ist durch das Verhältnis seines Eingange- und seines fiückkopplxingewiderstand«, zeigt der Verstärker 116 einen hohen Verstärkungsfaktor, wenn ein "1"-SIgHaI am Eingang C auftritt, und umgekehrt einen verhältnismäßig niedrigen Verstärkungsfaktor, wenn-ein "O"-Signal am Eingang C erscheint. Die "1"- und "0"-öignal·, die am Eingang C auftreten, werden auch in die einfache Integrationaschaltung eingespeist, die vom Widerstand 110 und Kondensator 114 gebildet ist, die gleich oder ähnlich

009852/1893

_BAD

dem Widerstand 16 und dem Kondensator 17 von Fig. 1 Bind. Sie Ausgangespannung dieser Integrationesohaltung folgt den Änderungen des Sprachsignalpegels und ist im wesentlichen eine Reproduktion der Bezügespannung an der Leitung 6 von Fig. 1. Diese Auagangesρannung bildet das Eingangssignal für den Verstärker 116, nachdem es durch den Verstärker 111 mit der Verstärkung 1 gelaufen ist. Der Verstärker 111 dient*dazu, eine Quelle niedriger Impedanz zu bilden und auch die Integrationsschaltung vom Eingang des Verstärkers 116 zu trennen. Das Ausgangssignal des Verstärkers 116 wird entweder in den positiven Eingang oder den negativen Eingang des Verstärkers 121 eingespeist, je nachdem, ob das Polaritätsbitsignal ^W1" oder "0" ist. Die Polarität des Ausgangssignals des Verstärkers 121 folgt daher der Umkehr des Polaritätsbitsignals entsprechend den zyklischen Änderungen der ursprünglichen Sprachsignalkomponenten· Sie Ausgangsspannung des Verstärkers 121 variiert in ihrer Amplitude entsprechend der effektiven Verstärkung des Verstärkers 116, die durch die Amplitudenbitsignale gesteuert ist, wobei die Amplitude groß ist für ein ^M1"-Amplitudenbitsignal und verhältnismäßig klein für ein "O"-Amplitudenbitsignal. Das Tiefpaßfilter 126 eliminiert einen Teil der höherfrequenten Bauschkomponenten im wiedergewonnenen Tonsignal. Der Decoder von Fig· 4 kann auch zusammen mit dem Ausführungsbeispiel von Fig. 2 verwendet werden, in welchem Fall die Eingänge A, B und C von Fig. 4 ^ffiit den Ausgängen A, B bzw. C der Abtastspeicher 35 und $6 von Fig. 2 zu verbinden sind. Die Baugruppen 37 bis 40 und 48 bis 64 von Fig. 2 wurden dann durch das Ausführungsbeispiel von Fig. 4 ersetzt werden.

Eine Abwandlung dec Nachrichtenübertragungssysteme wird jetzt anhand von Fig. 5 und 6 beschrieben. Bei diesem abgewandelten System wird jeder Abtaatwert eines Sprachsignals durch drei binäre Signale dargestellt, von denen das eine Signal die Polarität des Abtastwerts wie im eben beschriebenen System darstellt, während die beiden anderen Signale zusammen die Amplitude des Abtastwerts darstellen.

Fig. 5 zeigt einen Spracheignaleingang 150, der über ein Band-

009852/1893

BAD ORIGINAL

filter 151 mit dem positiven Signaleingang von Tier Vergleicherverstärkern 132 bis 135 und dem negativen Signaleingang der Vergleicherverstärker 136 bis 138 verbunden ist. Der negative Signaleingang des Verstärkers 132 ist geerdet. Der Ausgang des Verstärkers 132 ist mit dem Sigiraleingang eines Abtastspeichers 139 verbunden. Der Ausgang de* Verstärker 1>5 und 136 ist mit getrennten Eingängen eines UND-Glieds 140 verbunden. Der Ausgang der Verstärker 134 und 137 ist mit, getrennten Eingängen eines UND-Glieds I41 werbunden. Der Ausgang der Verstärker 133 und 138 ist mit getrennten Eingängen eines HAND-Glieds verbunden. Der Ausgang des UHD-ffliede I40 mit einem Eingang eines NAND-Glieds I43 verbunden. Der Ausgang des UND-Glieds 14I und des NAND-Glieds 142 ist mit getrennten Eingängen eines NAND-Glieds 144 verbunden. Der Ausgang des UND-Glieds 141 ist &Q einen Signaleingang eines Abtastspeichers 145 über ein NAND-Glied 146 angeschlossen. Der Ausgang- des NAND-Glieds 144 ist ait einem zweiten Eingang des NAND-Glieds 143 verbunden. Der Ausgang des NAND-Glieds I43 ist mit dem Signaleingang eines Abtastspeichers I47 verbunden. Die Abtastspeicher 139» 145 und 147 haben einen Ausgang p, b bzw. a. Der Ausgang ρ des Abtastspeichers 139 is* mit einem Eingang eines UND-Glieds I48 verbunden. Der Ausgang a des Abtastspeichere 14-7 ist mit. einem UND-Glied 149 und einen NAND-Glied 145 verbunden. Der Ausgang b ist auch an einen Eingang eines UND-Glieds 151 und an einen Abtasteingang des UND-Glieds angeschlossen. Der Ausgang des FASD-GIiedβ 165 ist mit einem Eingang eines UND-Glieds 150 verbunden. Der Ausgang des UND-Glieds I49 ist mit einem einfachen Integrationsnetzwerk aus einem Widerstand 152 und einem Kondensator 153 verbunden. Der Ausgang des Integrationsnetzwerks ist mit dem Eingang eines invertierenden Verstärkers 154 und mit dem positiven Eingang des Verstärkers I36 verbunden. Er ist auch über ein Dämpfungsnetzwerk mit den positiven Signaleingang der Verstärker 137 und 138 verbunden. Das Dämpfungsnetzwerk besteht aus einetfReihenschaltung von Widerständen 155, 156 und 157· Der Ausgang des invertierenden Verstärkers 154 ist mit dem Negativsignalei'ngang des Verstärker· 135 und über ein zweites Dämpfungsnetzwerk mit dem Negativ-•ignaleingang der Verstärker 134 und I33 verbunden. Das »weite Dämpfung»-

009852/1893

BAD ORlGINAt

netzwerk besteht aus einer Reihenschaltung τοη Widerständen 158 bis 16O. Eine Taktsignalquelle 161 ist mit dem Schalteingang tob zwei bistabilen Schaltungen oder Flipflops 162 und 16? verbunden. Ein Ausgang Ef der "!"-Ausgang, des Flipflops 162 ist an den "1"-Setaeingang des Flipflops 163 und an einen zweiten Eingang dee UlTC)-SIieds 151 angeschlossen. Ein Ausgang F, der "1"-Ausgang, des Flipflops ist mit dem Abtasteingang der Abtaetapeicher 139, 145 und 147 Tarbunden. Der Ausgang F ist auch mit einem zweiten Eingang des OTB-Grlieds 150 verbünde». Ein Ausgang $, der ⁿOⁿ-Ausgang des Flipflops 165, ist mit dem "V-Setaeingang des Flipflops 1β2 und einem zweiten Eingang des ÜHD-Glieda 158 verbunden. Sin Ausgang S, der "0^M-Ausgang des

mit
Flipflops 162, ist einem dritten Eingang des UND-Glieds 14Θ verbunden.

Der Ausgang der MD-Glieder I4S und 151 ist mit zwei getrennten Eingängen eines ODER-Glieds I64 verbunden. Der Ausgang des UND-Glieds ist an einen dritten Eingang des ODER-GIiede I64 angeschlossen. Der Ausgang des ODER-Glieds 164 ist an einen Modulationseingang eines Benders I66 angeschlossen.

In der Schaltung von Fig. 5 sind die Verstärker 133 big 138 den Verstärkern 4 und 5 von Fig· 1 ähnlich. Ebenso sind die Verstärker und 154 von Fig. 5 den Verstärkern 3 bzw. 7 von Fig. 1 ähnlich. Sie bistabilen Schaltungen 162 und I63 sind übliche J-K-Flipflops and in bekannter Weise verbunden, so daß die Frequens der Ausgangssignale des Flipflops 163 ®i& Drittel der Eingangstaktfrequenz beträgt, Die Taktfrequenz uni die Bitübertragungsgeschwindigkeit bei diesem Ausfiihrungsbelspi®! betragen 19,2 kHs und 19,2 k Bits/sec. Da drei Bits für jeden Abtaetwert- übertragen weränm® hai das System eine Abtastgeschwindigkeit voa 64ΟΟ Ibtastwerten/eae. Für jeden Abta»4w«xi des Spraeheifftale wirä sneret ain Polaritätsbitsignal ρ übertragen, danach eia ABplit«d©nbiteignal b und schließlieh ein Amplltud*nbit~ signal a. Tatsächlich wird jedoch das Komplement ä des Amplitudenbitsignals a und nicht das normale Signal a übertragen, was. noch erläutert werden soll»

009862/1893 ' "" '

BAD

Die Komparatörbezugsspannung V vom Ausgang der Integrationsschaltang wird direkt in den positiven Eingang des Vergleicherverstärkers 136 eingespeist. Teile der Spannung V werden in den positiven Eingang der Vergleicherverstärker 137 und 138 eingespeist, wobei diese Teile von der Dämpfungskette der 7/iderstände 155 "bis 157 gewonnen wird. Bei diesem Ausfiüirungsbeispiel betragen die in die Verstärker 137 und 138 eingespeisten Teile 2/3V bzw. 1/3Y-· -Die Bezugsspannung V wird invertiert in den negativen Eingang des Vergleicherverstärkers 135 eingespeist, während Teile der invertierten Bezugsspannung -V in den negativen Eingang der Verstärker I33 und I34 eingespeist werden. Diese Teile werden von der Dämpfungskette von Widerständen 158 bis 16O gewonnen. Der in den Verstärker I34 eingespeiste Teil beträgt -2/3V und der in den Verstärker 133 eingespeiste Teil -I/3V. Die Verstärker 136 bis 138 sina so eingestellt, daß sie ein "1"-Ausgangssignal abgeben, wenn die momentane Eingangsspannung des Sprachsignals, die in ihren negativen Eingang eingespeist wird, weniger positiv als der momentane Pegel ihrer entsprechenden Bezugsspannungseingänge ist. Ahnlich sind die Verstärker 133 bis 135 so eingestellt, daß sie ein "1^J'-Ausgangssignal abgeben, wenn die momentane Eingangsspannun,g des Sprachsignals an ihrem positiven Eingang weniger negativ als der momentaaa Pegel ihrer entsprechenden Bezugsspannung ist. Anders ausgedrückt, wenn die Spannung an einem positiven Eingang eines Verstärkers positiver als die Spannung an seinem Hegativeingang ist, hat sein Ausgangssignal den Wert "1". ·

Die Arbeitsweise des Verstärkers I32 zusammen mit dem zugehörigen Abtastspeicher 139 ist ähnlich dem der entsprechenden Teile des Ausführungsbeispiels von Fig. 1 (4 bzw. 10.) und braucht daher nicht genau erklärt zu werden.

Der Ausgangszustand der Amplitudenvergleicherveratärker 133 und 138 wird durch die Abtastspeieher I42 und I47 abgetastet. Die Abtastspeicher 139, 142 und 147 werden gleichzeitig abgetastet, und ihre Aüsgangszustände werden drei Bitperioden lang bis zum Eintreffen des

009852/1893

BAD ORIGINAL

nächsten Abtastimpulses gespeichert.

Die Abtastimpulse werden vom Ausgang F des Flipflops I63 gewonnen und treten mit einer Folgefrequenz gleich einem Drittel der Taktfrequenz auf.

Tabelle 1 zeigt den Zustand der Ausgänge ρ, a und b der Abtastspeicher 139, 147 bzw. 145 für verschiedene Bereiche der momentanen Sprachsignalspannung.

TABELLE 1 FALL Spracheingangsspannung

(i)	V>	S	> ν
(U)	2/3V >	S	>2/3V
(iii)	1/5V>	S	>1/3V
(iv)	O >	S	>ov
(v)	-1/3V>	S	>-i/3V
(Vi)	-2/3V >	S	>-2/3V
(tu)	-v y	S	>-v
(viii)	S

P	a	D
1	1	1
1	O	1
1	1	O
1	O	O
O	O	O
O	1	O
O	O	1
O	1	1

W Acht verschiedene Zustände der Eingangssprachspannung S sind in

der Tabelle 1 zusammen mit ihren logischen Darstellungen am Ausgang der entsprechenden Abtastspeicher zu sehen. Der Betrieb der logischen Glieder I40 bis 144 und I46, die die Ausgangssignale a und b erzeugen, soll, jetzt anhand einiger Fälle von Tabelle 1 beschrieben werden.

Die Bedingungen des Falls (iv) treten zum Beispiel auf, wenn die Amplitude der momentanen Sprachspannung S größer als 0 V ist (das heißt positiv), aber kleiner als I/3V ist. Der Ausgang aller Verstärker 132 bis 138 ist dann auf "1¹¹. Saher sind die Ausgänge der UND-Glieder I40 und I4I lauf ¹M¹¹J der Ausgang des NAND-Glieds I42 auf ¹¹O", der Ausgang des NAND-Glieds 144 auf ¹M" und der Ausgang des

009852/1893

NAND-Glieds 143 auf "0". Daher sind die in den Signaleingang der Abtastspeicher 142 und 147 eingespeisten Signale ¹¹O". Das Eingangssignal in den Abtastspeicher 159 ist eine "1". Diese verschiedenen Pegel werden zum entsprechenden AbtastSpeicherausgang bei Auftreten des nächsten Abtastimpulses übertragen.

Es sei jetzt der Fall (iii) betrachtet. Die einzige Änderung, die auftritt, wenn vom Fall (iv) zum Fall (iii) übergegangen wird, vollzieht sich am Ausgang des Verstärkers 138· Dieser Ausgang kommt jetzt auf ¹¹O". Da der Ausgang-des NAND-Glieds 1-42 auf "1" ist, tritt am Ausgang des NAND-Glieds 144 eine "0" auf, was seinerseits eine "1" am Signaleingang des Abtastspeichers 147 erscheinen läßt. Daher wird nach dem nächsten Abtastimpuls der Ausgang a auf "1ⁿ gesetzt.

Es soll jetzt der Fall (vi) betrachtet werden· Das Eingangssignal S ist jetzt negativ, aber positiver als -2/3V, so daß der Ausgang der Verstärker 134 und 135 weiter auf "1" bleibt, während der Ausgang des Verstärkers I33 auf ¹¹O" ist. Der Ausgang der Verstärker 136 bis 138 ist auf "1". Da der Ausgang der logischen Glieder I40, I41 und 142 auf "1" ist, ist der Ausgang des NAND-Glieds 144 auf "0" und der Ausgang des NAND-Glieds 143 auf "1". Der Ausgang des Verstärkers speist eine "0" in den Signaleingang des AbtastSpeichers 139 ein. Nach dem Anlegen des nächstfolgenden Abtastimpulses sind daher die Ausgänge p, a und b auf ¹¹O¹S¹¹I" bzw. ¹¹O".

Die gleichzeitig abgetasteten Pegel der Ausgänge p, a und b stellen einen Abtastwert des Sprachensignals dar. Beim vorliegenden Ausführungsbeispiel werden sie nacheinander in der Reihenfolge p, b, a übertragen. Das wird durch einen Multiplexer erreicht, der durch die UND-Glieder 14Θ, I50 und I51 (wenn mit geeigneten Impulsen von den Flipflopa 162 und I63 versorgt) und ein ODER-Glied I64 gebildet ist» Die Arbeitsweise dee Multiplexers soll jetzt anhand von Fig. beschrieben werden. Fig. 1 zeigt2

009852/1893

BAD ORIGINAL

(i) eine Folge von Taktsignalen;

(ii) und (iii) die Signale am Ausgang E baw. E des Flipflops 162;

(iv) und (v) die Signale am Ausgang F bzw. P des Flipflops I63»

(vi), (vii) und (viii) typische Signale am Ausgang p, b Tazw. a der Abtastspeicher 139» 145 und 147»

(ix) das Ausgangssignal des ODEB-Glieds i64i

(x), (xi) und (xii) De-lluMplexerpegel, die im Ausführungsbeispiel von Fig. 6 auftreten.

Das +-Zeichen in Fig. 7 bedeutet "!"-Pegel und 0 ¹¹O"-Pegel.

Die Signale (vi), (vii) und (viii) stellen Beispiele für einen Teil einer Sprachsignalspannung dar, die eine relativ niedrige Amplitude hat, wobei deren Schwingungen anfangs zwischen 1/31Γ und -I/3V liegen und dann auf Werte zwischen den Grenzen 2/3V und -2/3V ansteigen.

Die Kombination der Eingangssignale des UND-Glieds 146» die erforderlich ist, damit ein Polaritäts-"1"-Bit übertragen wird, kann nur auftreten, wenn die Flipflopausgänge E und P beide auf ¹¹I" sind. Ein b-Amplituden-"1"-Bit kann nur übertragen werden, wenn das Ein-™ gangssignal ¹¹E" zum UND-Glied 150 auf ¹¹I" ist, und ein a-Amplituden-"1"-Bit kann nur übertragen werden, wenn das Eingangssignal F für das UND-Glied I50 auf "1" ist. Diese Ereignisse treten in der zyklischen Reihenfolge p, b, a auf. Die Kurve (ix) von Fig. 7 zeigt die Polaritäts- und Amplitudenbits, wie sie am Mbdulationseingang des Senders I66 zum Senden erscheinen. Der negierte Wert ä des Amplitudenbits wird anstelle von a übertragen. Die erforderliche legation wird durch das NAND-Glied I65 vorgenommen.

Das Ausgangssignal F des Flipflops I65 ist auch das Abtasteingangssignal der Abtastspeicher 159, 145 und 147. Das Abtasten findet

009852/1893

; ■■■■..- :.: ' - 51 -

bei negativ verlaufenden Übergängen des Signals statt.

Die Integrationsschaltung aus dem Widerstand I52 und dem Kondensator 153 hat eine ähnliche Zeitkonstante wie die entsprechende Schaltung von Fig. 1. Sie wird mit einem "!"-Signal nur dann versorgt, wenn beide a- und b-Amplitudenausgangssignale auf ¹¹I" sind.

Das Bandfilter 13I ist dem Filter 2 von Fig. 1 ähnlich, aber es läßt ein etwas breiteres Band durch, zum Beispiel zwischen 250 Hz und 3 kHz.

Beim Betrieb tastet das Ausführungsbeispiel von Fig. 5 Moinentanwert eines Sprachsignals in regelmäßigen Intervallen ab und stellt den ibtastwert durch ein Polaritätsbitsignal und eine Kombination von zwei Amplitudenbitsignalen dar. Diese Bitsignale werden dann nacheinander durch den Sender 166 übertragen.

Die Bezugsspannung T wird aus der logischen Verknüpfung der beiden Amplitudenbits gewonnen, und da die Ein^angssprach-spannung S mit einem größeren Bereich von Bezugspegeln als im Ausführungsbeispiel von Fig. 1 verglichen wird, liefert dieses System eine genauer codierte Darstellung des Sprachsignals.

' Fig. 6 zeigt eine Einrichtung zum Empfang und zum Decodieren von Signalen, die von der Einrichtung von Fig. 5 gesendet worden Sind.

In Fig. 6 hat ein Empfänger 200 einen Signalausgang, der mit dem Signaleingang von drei Abtastspeichern 201 bis 20$ verbunden ist. Der Empfänger 200 hat einen zweiten Ausgang, der mit dem Schalteingang, von zwei bistabilen Schaltungen oder Flipflops 204 und 205 verbunden ist, Der "1¹¹-Ausgang E¹ des Flipflops 204 ist mit dem "1"-Setzeingang des Flipflops 205, dem Abtasteingang des AbtastSpeichers 202 und des» einen Eingang eines BAHD-Glieds 206 verbunden. Der "0"-Ausgang E¹ des Flipflops 204 ist mit dem Abtasteingang des Abtastspeichers 201 und einem Eingang eines HAND-Glieds 207 verbunden. Der "1"-Ausgang F* des Flipflops 205 ist mit dem Abtasteingang des Ab-

009852/1893

. BAD ORIGINAL

- 52 -

tastspeichers 205 verbunden. Der "O"-Ausgang F¹ des Flipflops 205 ist mit dem "1"-Setzeingang des Ilipflops 204 und einem Eingang eines NAND-Glieds 208 verbunden. Die Abtastspeicher 201, 202 und 2OJ haben komplementäre Ausgänge X und X, Y und Ϋ bzw. Z und Z. Der Ausgang X ist mit einem Eingang von jedem dreier NAND-Glieder 209 "bis 211 verbunden. Der Ausgang Y ist mit einem Eingang von jedem dreier NAHD-Glie'der 212 bis 214 verbunden. Der Ausgang Z ist mit einem Eingang von jedem dreier NAND-Glieder 215 bis 217 verbunden. Um die Zeichnung zu vereinfachen, sind die Leitungen. an die Ausgänge Ε·¹·, E, F¹, X, Y und Z nur teilweise abgebildet. Der Ausgang X ist mit dem Eingang eines Schwellenwertdetektors 218 verbunden. Der Ausgang des Schwellenwertdetektors 218 ist mit einem Eingang von jedem zweier UND-Glieder 219 und 220 verbunden. Der Ausgang Ϋ ist mit dem Eingang eines Schwellenwertdetektors 221 verbunden, dessen Ausgang an den "1"-Setzeingang einer bistabilen Schaltung oder eines Flipflops 222 und an einen zweiten Eingang des UND-Glieds 220 angeschlossen ist. Der Ausgang Z ist mit dem Eingang eines Schwellenwertdetektors 223 verbunden, dessen Ausgang mit dem "1"-Setzeingang einer bistabilen Schaltung oder eines Flipflops 224 und einem zweiten Eingang des UND-Glieds 219 verbunden ist. Der Ausgang der UND-Glieder 219 und 220 ist mit dem "0"-Setzeingang der Flipflops 222 bzw. 224 verbunden. Der "1"-Ausgang des Flipflops 222 ist mit dem zweiten Eingang jedes der NAND-Glieder 207, 215, 210 und 214 verbunden. Der "1"-Ausgang des Flipflops 224 ist mit dem zweiten Eingang von jedem der NAND-Glieder 208, 209, 213 und 217 verbunden. Der "0"-Ausgang beider Flipflops 222 und 224 ist mit Eingängen eines UND-Glieds 225 verbunden. Der Ausgang des UND-Glieds 225 ist mit dem zweiten Eingang von jedem der NAND-Glieder 206, 212, 216 und 211 verbunden^ Die Ausgänge der NAND-Glieder 206 bis 208 sind untereinander verbunden sowie mit dem Abtasteingang von zwei Abtastspeichern 226 und 227. Die Ausgänge der NAND-Glieder 209, 212 und 215 sind untereinander und mit dem Signaleingang des Abtastspeichers 226 verbunden. Die Ausgänge der NAND-Glieder 210, 215 und 216 sind untereinander und mit dem Signaleingang des Abtastspeichers 227 verbunden. Die Ausgänge der NAND-Glieder 211, 214 und 217 sind untereinander verbunden, um einen

009852/1893

- 55 -

Ausgang a¹ zu "bilden, der mit einem Eingang eines UND-Glieds 228 und auch dem Eingang eines NAND-Glieds 229 verbunden ist. Der Ausgang des NAND-Glieds 229 ist mit der Gatterelektrode eines PeId-. effekttransistors 250 verbunden. Der Abtastspeicher 227 hat komplementäre Ausgänge, von denen der Ausgang b' mit dem zweiten Eingang des UND-Glieds 228 und der Ausgang b"' mit der Gatterelektrode eines Feldeffekttransistors 231 verbunden ist. Der Abtastspeicher 226hat komplementäre Ausgänge p¹ und p¹, die mit den Gatterelektroden von zwei Feldeffekttransistoren 2J2 bzw; 253 verbunden sind. Der Ausgang des UND-Glieds 228 ist mit dem Eingang eines Verstärkers 234 mit der Verstärkung 1 über einen Widerstand 235 verbunden. Ein Kondensator ist zwischen den Eingang des Verstärkers 234 und Erde geschaltet. Der Ausgang des Verstärkers 234 ist an die Quellenelektrode der Transistoren 230 und 231 und über einen Widerstand 237 an den Eingang eines Operationssummierverstärkers 238 angeschlossen» Die Senkenelektrode der Transistoren 23I und 23O ist über Widerstände 2J9 bzw. 24O an den Eingang des Verstärkers 238 angeschlossen. Ein Rückkopplungswiderstand 241 ist zwischen den Eingang und den Ausgang des Verstärkers 23U geschaltet. Der Ausgang des Verstärkers 238 ist mit dem negativen Eingang eines Differentialoperationsverstärkers 242 durch zwei Widerstände 243 und 244 in Reihe und mit dessen positiven Eingang durch '' zwei weitere Widerstände 245 und 246 in Reihe verbunden. Der Verbindungspunkt der Widerstände 243 und 244 ist mit der Senkenelektrode des Transistors 232 verbunden, dessen Quellenelektrode geerdet ist. Der Verbindungspunkt der Widerstände 245 und 246 ist mit der Senkenelektrode des Transistors 233 verbunden, dessen Quellenelektrode ebenfalls geerdet ist. Ein Rüokkopplungswiderstand 248 ist zwischen den Ausgang des Verstärkers 242 und dessen negativen Eingang geschaltet. Der Ausgang des Verstärkers 242 ist mit einem Tonfrequenzausgang 249 über ein Tiefpaßfilter 250 verbunden. Der positive Eingang des Verstärkers 242 ist über einen Widerstand 247 geerdet.

Das Ausführungsbeispiel von Fig. 6 ist teilweise den Ausführungsbeispielen von flg. 3 und 4 ähnlich. Zum Beispiel erfüllt der

009852/1893

Empfänger 200 eine ähnliche Funktion wie der Empfänger 80 in Fig. 3· Die SchwellenwertSchaltungen 218, 221 und 223 können zweckmäßigerweise aus einem Integrationsnetzwerk und einem Verstärker wie dem in Fig. 3 gezeigten gebildet sein (zum Beispiel den Bauteilen mit den Bezugszahlen 90, 91 und 89). Die Fliflops 222 und 224 werden in ähnlicher Weise wie das Flipflop 92 von Fig. 3 gesetzt und rückgesetzt. Diejenigen Teile von Fig. 6, die die Bezugszahlen 232, 233 sowie 247 bis 257 tragen, arbeiten identisch wie die Teile mit den Bezugszahlen 105, 106 und 119 bis 124 von Fig. 4, so daß ihre Y/irkungsweise nicht genauer erläutert zu werden braucht.

Die Flipflops 204 und .205 arbeiten ähnlich wie die Flipflops und 163 von Fig. 5» das heißt, die Frequenz ihrer Ausgangssignale beträgt 1/3ides Synchronisationssignals am Ausgang des Empfängers 200. Die Signale an den Ausgängen E¹, E¹, F· und F¹ haben die gleiche Form und Frequenz wie die Signale an den Ausgängen E, E, F und F, die in Fig. 7 abgebildet sind, vergleiche die Kurven (ü), (iii), (iv) und (v), brauchen jedoch nicht die gleiche Phase aufzuweisen. Die Abtastspeicher 201 bis 203 werden nacheinander durch die Übergänge von ¹¹1" zu "0" der Signale an den Ausgängen E¹," -E¹ bzw. F' getastet. Diese Übergänge sind jeweils mit dem Beginn einer Signalbitperiode synchronisiert. Daher erscheinen die Polaritäts- und Amplitudenbitsignale an den Ausgängen der geeigneten Abtastspeicher 201 bis 203, jedoch sind ihre genauen Zuordnungen zu den Ausgängen X,.Y und Z nicht vorbestimmbar.

Es soll jetzt das Verfahren beschrieben werden, durch das die wiedergewonnensnPolaritäts- und Amplitudenbitsignale richtig identifiziert und den Ausgängen ρ¹, b· und a¹ zugeordnet werden. Zunächst muß festgestellt werden, welcher der drei Ausgänge X, Y und Z das Amplitudenbitsignal a trägt. Die Polaritätsbitsignale sind leicht feststellbar, da sie im allgemeinen abwechselnde "1"- und "O"-Signale oder abwechselnde Gruppen von "1"- und "0"-Slgnalen sind, die eine "1" am Ausgang des geeigneten Schwellenwertdetektors entstehen lassen. Da-

009852/1893

gegen ist es wahrscheinlich, daß im Fall der Amplitudenbits sowohl a als auch b längere Zeit auf ¹¹O" sind, so daß ein Versuch, das Vorhandensein der a-Signalbits festzustellen, zu zweideutigen Ergebnissen führen würde. Hauptsächlich aus diesem Grund wird das a-Bitsigrial in negierter Form ä übertragen. Indem die negierte Form des Ausgangssignals der Abtastspeicher 201 bis 203 erfaßt wird, kann der Ausgang, der das ä-Bitsignal trägt, leicht identifiziert werden. Es sei beispielsweise angenommen, daß der Ausgang· X die Polaritätsbitsignale trägt, der Ausgang Y die b-Amplitudenbitsignale und der Ausgang Z die ä-Amplitudenbitsignale, in welchem Fall der Ausgang X abwechselnd "1"- und "0"-Signale aufweist, der Ausgang X vorwiegend "1"-Signale und der Ausgang Z vorwiegend ^"-Signale. Die entsprechenden Ausgänge der Schwellenwertschal tungen 218, 221 und 223 sind dann auf "1", "1" bzw. "O", und es ist vernünftig anzunehmen, daß, wenn eine der Schwellenwertschaltungen eine Ausgangsspannung in der Nahe von "0" entwickelt, sie an den Kanal angeschlossen ist, der die a-Amplitudenbitsignale trägt.

Es sollte daran erinnert werden, daß die Reihenfolge der empfangenen Signale p, b, ä ist und die Abtastspeicher 201 bis 203'in entsprechender Reihenfolge abgetastet werden. Daher muß die Zuordnung der Bitsignalzustände an den Ausgängen X, Y und Z entweder (i) p, b, a oder (iij b, ä, ρ oder (iii) ä, p, b sein.

Im ersten dieser Fälle gibt die Schwellenwertschaltung 223 eine "0", die das Flipflop 224 setzt, so daß sein "1"-Ausgang auf "1" kommt. Die Schwellenwertschaltungen 221 und 218 zeigen mittlerweile eine "1". Der Ausgang des UO-Glieds 220 ist in diesem Fall auf "1" und kann daher nicht 224 beeinflussen. Der Ausgang des.UND-Glieds ist jedoch auf "0" und daher werden der "O¹¹- und "1 "-Ausgang des Flipflops 222 auf "1" bzw. "0" gesetzt; es wird nicht durch die "1" an seinem "1"-Setzeingang beeinflusst. Der Ausgang des UND-Glieds 225 ist unter diesen Bedingungen auf "0". Die ."0"-Ausgangssignale vom UITD-GIied 225 und das "1 »-Ausgangssignal; des Flipflops 222 verhindern

009852/1893 λ

BAD ORIGINAL

jetzt, daß die logischen Glieder 206, 212, 216, 211, 207, 215, 210 und 214 irgendwelche "O"-Signale entwickeln. Jedoch speist der "1"-Ausgang des Flipflops 224 eine "1" in jedes der logischen Glieder 208, 209, 215 und 217 ein, so daß diese die Signale von den Ausgängen F» X, Y bzw. Z übertragen können; da diese Glieder UAND-Glieder sind, geben sie nsgierte Werte dieser Signale an ihrem Ausgang ab. Da die anderen Glieder an der Erzeugung von "0"-Signalen gehindert sind, und bei den verwendeten logischen Gliedern "0"-Signale ¹¹I"-Signale an den gemeinsamen Ausgängen nicht zur Wirkung kommen lassen, stören sie nicht die übertragenen Signale. Daraus folgt, daß ein Signal P äquivalent dem Signal am Ausgang F¹ (vom logischen Glied 208) als Abtastsignal in die Schaltungen 226 und 227 eingespeist wird, ferner Signale ρ (vom logischen Glied 209) in den Signaleingang der Schaltung 226, Signale b (vom logischen Glied 213) in den Signaleingang der Schaltung 227 und Signale a (vom logischen Glied 217) in den Eingang des logischen Glieds 229·

Im zweiten Fall erzeugt die Schwellenwertschaltung 221 ein "0"-Ausgangssignal, während die Ausgänge der Schaltungen 223 und 218 ein "1"-Ausgangssignal zeigen. Im Vergleich zum ersten Fall ist der Zustand der Flipflops 222 und 224 umgekehrt, so daß ein Signal äquivalent zu E¹ (vom logischen Glied 207) in den Abtasteingang der ^ Schaltungen 226 und 227 eingespeist wird, ferner Signale ρ (vom Glied 215) in den Signaleingang der Schaltung 226, Signale b (vom Glied 210) in den Signaleingang der Schaltung 227 und Signale a (vom Glied 214) in den Eingang des Glieds 229.

Im dritten Fall erzeugt die Schwellenwertschaltung 218 ein "0"-Ausgangssignal, während die Schaltungen 221 und 223 "1"-Ausgangssignale haben. Dadurch erzeugen beide Flipflops 222 und 224 "1"-Signale, aus ihren "O"-Ausgan£ssignalen und "O"-Signale aus ihren "1"-Ausgangssignalen. Das hindert die logischen Glieder 207, 215, 210, 214, 208, 209» 213 und 217 an einerStb'rung der Signalübertragung. Das resultierende "1"-Ausgangssignal vom Glied 225 ermöglicht, daß die Glieder 206,

0098 5 2/1893

212, 216 und 211 Signale E¹, ρ, B bzw. a in die Abtastspeicher 226, 227 tzw. 229 einspeisen.

In jedem Fall sollte also der Signaleingang des Abtastspeichers 226 die Polaritätsbitsignale in negierter Form erhalten? der Signaleingang des Abtastspeichers 227 sollte die b-Amplitudenbitsignale in negierter Form erhalten; und schließlich sollten die a-Amplitudenbitsignale in das Glied 229 eingespeist werden. In jedem Fall dient das Signal, das zur Auswahl der a-Amplitudenbits verwendet wird, tatsächlich dazu, das Abtasten der Abtastspeicher 226 und 227 zu steuern.

Sowohl die Polaritäts- als auch die„Amplitudenbitsignale ρ· und b¹ müssen bis zur Ankunft des a'-Bitsignals verzögert werden, um alle drei Signale in richtige zeitliche Beziehung zueinander zu bringen. Dazu dienen die beiden Abtastspeicher 226 und 227.

Der Decoderteil der Schaltung arbeitet in ähnlicher Weise wie die Decoderschaltung von Fig. 4. Das UHD-G-lied 228 erzeugt ein ¹¹I"-Ausgangssignal jedesmal, wenn Signale a » "1", b = "1", die einen Abtastwert im maximalen Amplitudenbereich darstellen, empfangen werden. Die Ausgangssignale des UND-Glieds 228 werden in die Integrationsschaltung 256, 236 eingespeist, um eine Bezugsspannung zu bilden, die über den Pufferverstärker 234 in den Operationsverstärker 2JS eingespeist wird. Die b- und a-Amplitudenbitsignale werden verwendet, um die tatsächliche Verstärkung des Verstärkers 238 zu ändern, indem die Transistoren 230 und 231 entweder leitend gemacht oder gesperrt werden, je nach dem Betrag des dargestellten Abtastwerts. Die Ausgangsspannung des Verstärkers 236 ist daher proportional zum Betrag des dargestellten Abtastwerts und auch proportional zur Bezugsspannung« Die Polaritätsbitsignale steuern die Einspeisung des Ausgangssignals des Verstärkers 238 in den positiven Eingang oder den negativen Ausgang des Verstärkers 242, so daß er das ursprüngliche Sprachsignal rückge.winnt. Der Widerstand 247 ist 30 gewählt, 4*fl die tatsächliche Verstärkung

009852/1893 bad original

des Verstärkers 242 für Signale beider Polaritäten die gleiche ist. Das Tiefpaßfilter 250 glättet und entfernt quantisiertes !tauschen aus dem rückgewonnenen Signal.

Die dargestellten Ausführungsbeispiele können in verschiedener Weise abgewandelt werden. Zum Beispiel kann die Amplitude des Abtastwerts des zu übertragenden Analogsignals durch eine Kombination von drei oder mehr Binärsignalen dargestellt werden. Andere Ausführungsformen von logischen Schaltungen, Multiplexern und Decodern können vorgesehen sein. Ein Verstärker mit variabler Verstärkung kann als Decoder benutzt werden, in welchem Fall sein Eingang mit dem Polaritätsbitsignal beaufschlagt und in seinen Verstärlcungssteuereingang eine aus den Amplitudenbitsignalen gewonnene Spannung eingespeist wird.

Die Abtastspeicher können zweckmäßigerweise aus J-K-Flipflops gebildet sein, die ar. sich bekannt sind.

009852/1893

BAD ORIGINAL

Claims (1)

1. Patentansprüche

   llacjirichtenübertragungsvorriehtung zur Übertragung von Analogsignalen, mit einer Pulscodierungseinrichtung zur Erzeugung von Digitalwortsignalen, die jeweils einen abgetasteten Momentanwert des Analogsignals darstellen, dadurch g e k e η η ζ e i c h η e t , daß die Pulscodierungseinrichtung (Fig. 1} Fig. 5) so aufgebaut ist, daß die von ihr erzeugten Digitalwortsignale jeweils ein Polaritätsbitsignal, das das Vorzeichen der Differenz zwischen einem Abtastwert und einem vorbestimmten <;ert darstellt, und mindestens ein Amplitudenbitsignal aufweisen, das den Betrag des Moduls der Differenz darstellt; und daß eine Bezugspegelgewinnungsschaltung (16, 17; 149» 152, 153) zur Gewinnung eines variablen Bezugspegels (V) vorgesehen ist, der von dem Betrag.der in einer Folge der Digitalwortsignale dargestellten Module abhängt, wobei durch die Bezugspegelgewinnungsschaltung die Pulscodierungseinrichtung so steuerbar ist, daß sie Amplitudenbitsignale er- · zeugt, die den Betrag der Abtastwerte des Analogsignals in Größeneinheiten quantisiert darstellen, die vom Bezugspegel (V) abhängen.

   2. Nachrichtenübertragungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Pulscodierungseinrichtung Schaltungen (4» 1-0) zur Erzeugung eines Polaritätsbitsignals mit einem Binärwert für ^eden Ab- tastwert, der größer als der vorbestimmte Wert ist, und eines Polaritätsbitsignals mit negiertem Binärwert für jeden Abtastwert, der kleiner " als der vorbestimmte Wert ist j und Schaltungen (5, 5, J, 8, 9) zur Erzeugung eines einzigen Amplitudenbitsignals mit einem Binärwert für jeden Modul, der größer als der Bezugspegel (v) ist, und eines einzigen Amplitudenbitsignals mit negiertem Binärwert für jeden Modul, der kleiner als der Bezugspegel (T) ist, aufweist.

   5. llachrichtenübertragungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Bezugspegelgewinnungsschaltung (16, 17; 149, 152, 153) eine Integrationsschaltung aufweist, von der ein Eingang von der

   009852/1893

   BAD ORiGJNAL

   Pulscodierungseinrichtung mindestens einige der Amplitudenbitsignale empfängt, die eine Folge der Abtastwerte des Analogsignals darstellen, und von der ein Ausgang den Bezugspegel (V) abgibt.

   4· Nachrichtenübertragurtgsvorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Pulscodierungseinrichtung umfaßt einen Negator (7), der mit dem Ausgang der Bezugspegelgewinnungsschaltung (16, 17) verbunden ist, und einen ersten, zweiten und dritten Vergleicherverstärker (4» 3j 5)j die jeweils einen Signaleingang und einen Bezugseingang haben, von denen alle Signaleingänge das Analogsignal empfangen, während der Bezugseingang des ersten Vergleicherverstärkers (4) eine vorbestimmte feste Spannung erhält, der Bezugseingang des zweiten Vergleicherverstärkers (3) den Bezugspegel (v) direkt von der Bezugspegelgewinnungsschaltung (16, 17) und der Bezugseingang des dritten Vergleicherverstärkers (5) den Bezugspegel vom Negator (7) in negierter Form empfängt.

   5· Nachrichtenübertragungsvorrichtung nach Anspruch 4» gekennzeichnet durch"ein ODER-Glied (8), das mit dem Ausgang des zweiten und dritten Vergleicherverstärkers (3, 5) verbunden ist, und durch einen Sender (9 bis 15) zum Senden von Abtastwerten der Ausgangssignale des ODER-Glieds und des ersten Vergleicherverstärkers über einen Nachrichten-Übertragungskanal.

   6. Nachrichtenübertragungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Sender aufweist einen ersten Abtastspeicher (1O), der mit dem Ausgang des ersten Vergleicherverstärkers (4) verbunden ist, einen zweiten Abtastverstärker (9), der mit dem Ausgang des ODER-Glieds (8) verbunden ist, und eine Einrichtung (11 bis 15) zum aufeinanderfolgenden Senden der Signale vom ersten und zweiten Abtastspeicher.

   00985 2/1893

   7. Nachrichtenübertragungsvorrichtung zum Empfangen von Pulscodesignalen, die abgetastete Momentanwerte eines Analogsignals darstellen und aus einem Polaritätsbitsignal und mindestens einem . Amplitudenbitsignal bestehen, die nacheinander für jeden Abtastwert übertragen werden, mit einem Empfänger zum Empfang der Pulscodesignale von einem Nachrichtenübertragungskanal und einer Schalteinrichtung mit einem Steuereingang und mindestens zwei Ausgängen zur Verteilung aufeinanderfolgender Pulscodesignale nacheinander an die Ausgänge in zyklischer Reihenfolge, dadurch gekennzeichnet, daß die Sehalteinrichtung (52 bis 56) jedesmal eine einzige Veränderung der Verteilung vornimmt, wenn ein Signal in ihren Steuereingang eingespeist wird, daß eine Steuerschaltung (41 bis 47) vorgesehen ist, um ein Signal in den Steuereingang der Schalteinrichtung jedesmal einzuspeisen, wenn ein mittlerer Wert einer Folge von an einem der Ausgänge (A) der Schalteinrichtung erzeugten-Signalen außerhalb eines vorbestimmten Wertebereichs liegt; und daß schließlichDecoderschaltungen (57 bis 40, 48 bis 62) vorhanden, sind, die einen Polaritätsbitsignaleingang (A, B) und mindestens einen Amplitudenbitsignaleingang (C, D) haben, die an getrennte Ausgänge (A, B, C, D) der Schalteinrichtung(52 bis 56) angeschlossen sind, um das Analogsignal durch Erzeugung einer Folge von Signalen wieder zu gewinnen, deren Polarität

   eingespgfäien Signale

   durch die in ihren Polaritätsbitsignaleingangybestimmt ist und deren Amplituden einzeln von den Bitsignalen abhängen, die in den mindestens einen Amplitudenbitsignaleingang eingespeist sind, und auch proportional zu einem Mittelwert tl··*-*«?*» einer Folge der Signale sind, die in den mindestens einen Amplitudenbitsignaleingang eingespeist sind.

   6. Nachrichtenübertragungsvorrichtung zum Impf angen von Pulscodesignalen, die Abtastmomentanwerte eines Analogsignals darstellen und aus einem Polaritätsbitsignal und mindestens einem Amplitudenbitsignal bestehen, die nacheinander für jeden Abtastwert übertragen werden, mit einem Empfänger zum Empfangen der Pulscodesignale von einem Nachrichtenkanal und mit einer Schalteinrichtung, die mindestens zwei Ausgänge

   009852/1893

   hat, um aufeinander folgende Pulscodesignale nacheinander an ihre Ausgänge in zyklischer Reihenfolge zu verteilen, gekennzeichnet durch mehrere Schwellenwertdetektoren (89, 95; 218, 221, 223), <*ie jeweils an einen getrennten Ausgang der Schalteinrichtung (81, 82, 84» 201 bis 205) angeschlossen sind, um ein Binärausgangssignal vorbestimmter Art zu erzeugen, wenn ein Mittelwert der zugeführten Signale innerhalb eines vorbestimmten Bereichs liegt; durch mehrere logische Glieder (85 bis 88, 95, 94? 206 bis 217). mit dignaleingängen, die mit den Ausgängen der Schalteinrichtung verbunden sind,mit. Steuereingängen, die mit dem Ausgang der Schwellenwertdetektoren verbunden sind, und mit Ausgängen, die getrennt an einen Polaritätsbitsignalkanal und mindestens einen Amplitudenbitsignalkanal angeschlossen sind, um an den getrennten Ausgängen der Schalteinrichtung erzeugte Signale zu getrennten Kanälen in zyklischer Reihenfolge so durchzulassen, daß die zu einem der Schwellenwertdetektoren gehörigen Signale, die ganz zuletzt ein Ausgangssignal der vorbestimmten Art erzeugt haben, in einen vorbestimmten, der Kanäle eingespeist werden; und durch einen Decoder, der mit dem Polaritätsbitsignalkanal und dem mindestens einen Amplitudenbitsignalkanal verbunden ist, um das Analogsignal durch Erzeugung einer Folge von Signalen rückzugewinnen, deren Polarität durch die Signale bestimmt ist, die in seinen Polaritätsbitsignaleingang eingespeist sind,und deren Amplitude einzeln von den Bitsignalen abhängt, die in den mindestens einen Amplitudenbitsignalkanal eingespeist sind, und auch proportional zu einem llittelwert einer Folge der Signale ist, die in den mindestens einen Amplitudenbitsignalkanal eingespeist sind.

   9· Nachrichtenübertragungsvorrichtung nach Anspruch 7» dadurch gekennzeichnet, daß der Decoder eine Bezugssignalgewinnungsschaltung (48, 49) hat,die mit dem mindestens einen AmplitudenbitSignaleingang (c) zur Gewinnung eines Bezugssignals verbunden ist, das von einem Mittelwert einer Folge der Signale abhängt, die in den mindestens einen Amplitudensignaleingang eingespeist werden, ferner einen Spannungsteiler (5O₁ 5Ό» der an den Ausgang der Bezugssignal-

   009852/1893

   BAD ORIGINAL

   gewinnungsschaltung angeschlossen ist und Ausgänge hat, an denen Torbestimmte Teile des Bezugssignals erzeugt werden» und schließlich eine Schalteinrichtung mit einem gemeinsamen Ausgang(63)» getrennten Signaleingängen, die mit getrennten Ausgängen des Spannungsteilers verbunden sind, und Steuereingängen, die an den Polaritätsbitsignaleingang und den mindestens einen Amplitudenbitsignaleingang angeschlossen sind, um einen vorbestimmten ihrer Signaleingänge mit ihrem gemeinsamen Ausgang für jede mögliche Kombination der in ihre Steuereingänge eingespeisten Binärsignale zu verbinden.

   10. Nachrichtenübertragungsvorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Decoder aufweist eine Bezugasignalgewinnungseohaltung (228, 234, 235, 236) zur Urzeugung eines Bezugseignais in Abhängigkeit von einem Mittelwert einer Folge der in den mindestens einen Amplitudenbit Signaleingang (a¹; b¹) eingespeisten Signale; einen Verstärker (238) mit einem Eingang, der an die Bezugssignalgewinnungsschaltung angeschlossen ist; eine Verstärkungsschalteinrichtung (229» 230, 231 » 2371 239» 240) mit mindestens einem Steuereingang, der an den mindestens einen Amplitudenbitsignaleingang und an den Verstärker angeschlossen ist, um dessen effektive Verstärkung in Abhängigkeit von dem in den mindestens einen Amplitudenbitsignaleingang eingespeisten Signal umzuschalten; und eine Polaritätsschalteinrichtung (232, 233, 242 bis 246), die an den Ausgang de· Verstärkers angeschlossen ist und einen Steuereingang hat, der mit den Polaritätsbitsignaleingang verbunden ist, um das Ausgangssignal des Verstärkers ohne Negation durchzulassen, wenn ein Binärsignal einer Art in ihren Steuereingang eingespeist wird, und das Ausgangssignal zu negieren,, wenn ein .Binarsignal, von negierter Art in ihren Steuereingang eingespeist wird.

   11. Nachrichtenübertragungsvorriohtung nach Anspruch 10, dadurch gekennzeichnet, daß die Bezügesignalgewinnungsschaltung eine Inte- * grationsechaltung (235, 236) aus einem Widerstand und einen Kondensator aufweist.

   009852/1893

   Leerseite