DE2516599C2

DE2516599C2 - Differenz-Pulscodesignalcodierer

Info

Publication number: DE2516599C2
Application number: DE2516599A
Authority: DE
Inventors: Ralph Carter Holmdel N.J. Brainard; James Charles Convent Station N.J. Candy
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1974-04-18
Filing date: 1975-04-16
Publication date: 1985-07-11
Also published as: US3925731A; JPS50146258A; SE401885B; AU499750B2; CA1053373A; SE7504066L; FR2268400B1; DE2516599A1; JPS6016141B2; NL7504649A; AU8016775A; GB1494283A; IT1032666B; FR2268400A1; GB1494281A; BE827940A; CH595016A5

Description

können. Der Differenz-Codierer kann mit einer gegenüber den vorerwähnten 1- Bit-Codierern etwas verringerten Abtasifrcquenz beirieben werden. Die sich ergebende Signalqualilät ist /.war für Sprachübertragungen brauchbar, aber die Schallungen sind kompliziert und teuer, die erforderlich sind, um die zu benutzende Schrittgröße festzulegen und um aus den Vielbit Wörtern die Analog-Information wiederzugewinnen.

Eine weitere Abwandlung des Differenz-Codierers ist der sogenannte Direktrückkopplungs-Codierer (Proceedings IEEE. Band 57. Nr. 5. Mai 1969, Seiten 776 bis 786). Auch dieser Codierer benutzt das Vielbit-Format, enthält aber im vorwärtsgerichteten Signalwcg einen Analog-Integrator, um das Komparator-Ausgangssignal vor der Schwellenwertbildung zu integrieren. Der Integrator bewirkt, daß das diskrete Analog-Näherungssignal vom Rückkopplungsweg /wischen den Stufen so schwingt, daß sein Mittelwert .deich dem Mittelwert des bingangssignais ist. Das mittlere Ausgangssignal dieser Schaltung über ein Nyquist-InUrvall löst Einzelheiten auf. die wesentlich kleiner als die Schrittgröße sind. Dieses Verfahren ist mit Interpolierung bezeichnet worden. Bei diesen bekannten Codierern mit Interpolierung sind jedoch die oben erwähnten Probleme der analogen Rückkopplungsintegratoren bestehen geblieben. Außerdem neigen sie stark zu Instabilitäten, wenn der Integrator im vorwärtsgerichteten Signalweg bei hohen Frequenzen wirksam ist, beispielsweise bei der Abtastfrequenz des Codierers, und eine Verstärkung besitzt, die hoch genug ist, damit ein eindeutiges Ansprechen auf die kleinste Schrittgröße zu einer guten Interpolierung führt. Eine kleinere Verstärkung oder eine Verringerung der oberen Grenzfrequenz, für die Kennlinie der Integration in Vorwärtsriehtung zur Verbesserung der Stabilität bewirkt also, daß der Codierer dem Analog-Eingangssignal langsamer folgt und Probleme hinsichtlich einer zu stärken Steigung auftreten, falls die Abtastfrcquen/ nicht wesentlich erhöht wird.

Bemühungen zur Verbesserung der verschiedenen Typen von Deltamodulalionscodicrcrn haben sich üblicherweise auf solche widerstrebenden Forderungen konzentriert, wie eine Reduzierung der Abl.isifrequen/. eine Erhöhung des dynamischen Be^rcichv d h. des gesamten Ampliludcnbcreiehcs. der von einem einzigen Codierer erfaßt werden kann und eine Verbesserung des Ansprechcns auf sowohl langsam als auch schnell sich ändernde Eingangssignal?. Die Ergebnisse dieser Anstrengungen sind gewöhnlich nicht in allen drei Beri-Mchcn für einen einzige" Codierer erfolgreich gewesen, da Verbesserunpen in einem Bereich häufig auf Kosten von Nachteilen in wenigsten¹· einem anderen Bereich oder .iuf Kosten der Kompliziertheit der Schaltungsanordnung er/ielt worden sind. Es ist bekannt, daß eine hohe Abtastfrcquen/ die Codierseh.iltiingen und Bauteile an die Grenzen ihier Möglichkeiten bringt, daß aber eine verringerte Abtastfrequcn/ üblicherweise /u einer schlechteren Auflösung und einem kleineren dynamischen Bereich fuhrt,da der Codierer nicht in der Lage ist, schnellen Änderungen von Analog-Eingangssignalen zu folgen. Eine Vergrößerung des dynamischen Bereichs eines Codierers bedeutet üblicherweise, daß die Abtastfrequenz, erhöht werden muß oder wenigstens eine wesentliche Erhöhung der Kompliziertheit und Kosten in Kauf genomnion werden muß, um irgendeine Anpassiingsfunklion zur Änderung der Schrittgröße des Codierers vorzusehen, wenn die Ändcrungsgeschwindigkcii des Analogsigna'·' sich schnell ändert.

Beispielweise sind kompandicrtc Systeme nach dem Stand der Technik (IEEE Trans, on Communication Technology. Band COM-16, Nr. 1. Seiten 157 bis 162) üblicherweise abhängig von der Änderungsgeschwindigkeit des Analogsignals und erfassen Einzelheiten kleiner Analogsignale nicht, die schnell durch Null gehen. Solche kompandierlen Deltamodulatorsysteme sind verschieden von den üblicherweise für Fernübertragungen von Fernsprechsignalen benutzten amplitudenabhängigen Kompander-Systemen. Daraus ergibt

to sich ein wesentlicher Qualitätsverlust, wenn zwischen den beiden Kompander-Formen transformiert wird. Wenn ein genaues Ansprechen auf sich langsam ändernde Analogsignale erwünscht ist, ist es selbst bei einer von der Änderungsgeschwindigkeit abhängigen Kompandierung üblicherweise nötig, für den Codierer eine sehr kleine Schrittgröße vorzusehen. Dadurch ergeben sich Schwierigkeiten für die Auslegung der Schaltungen und eine Empfindlichkeit gegen kk e Ungenauigkeiten.

Wie bereits erwähnt, ist es bei 1-Bit-Codierern auch bekannt, eine Analogsignal-Integration sowohl auf dem vorwärtsgerichteten Weg als auch auf dem RückKopplungswfg eines Codierers vorzusehen, um einen Betrieb bei einer verhältnismäßig niedrigen Abtastfrequenz zu ermöglichen. Die Qualität des sich ergebenden Signals reicht jedoch für Fernsprechverbindungen nicht aus, bei denen strenge Anforderungen an die Einfügungsdämpfung des Codierers und Decodierers gestellt werden. Die Analog-Integratoren sind, wie bereits erwähnt, für positive und negative Schrittbefehle schwierig zu symmetrieren. Wenn eine Kompandierung verwendet werden soü, ist üblicherweise eine komplizierte Analogpegel-Abtastung und in einigen 1-Bil-Codierern eine zusätzliche Codierschleife erforderlich. Außerdem wurde festgestellt, daß die Integration in Vorwärtsrichtung sehr lose sein muß. d. h. die Integration ist nur in einem verhältnismäßig schmalen Frequenzbereich wirksam, um eine Betriebsart zu vermeiden, bei der das Ausgaugssignal auf einer unnötig niedrigen Frequenz schwingt, und dadurch Störsignale im analogen Nutzbereich erzeugt. Eine solche Betriebsweise, die gelegentlich »Subbctricbsart« (submoding) oder »Doppelbetricbsart« (doublemoding) genannt wird, hat ähnliche Auswirkungen wie ein Codierer, der mit etwa der halben Abtastfrequen/ arbeitet. Diese lose Integration verringert außerdem die Fähigkeit zur Durchführung einer Zeitinterpolicrung und zur Erzeugung eines guten An-Sprechens auf sich langsam ändernde Eingangssignal und erfordert daher eine verhältnismäßig kleine Schrittgroße und eine erhöhte Abtastfrequenz.

Bl t inem Differenz-Codierer mit direkter Ruckkopplung des 1-Bit-Typs werden in bekannter Weise (CiB-PS 12 8¹) 937) Schieberegister benutzt, yn eine An zeige aufeinanderfolgender Bits eines Typs zu sammeln und eine entsprechend angepaßte positive oder negative Schrittgroße . ur Änderung ues analogen Eingangssignals herzustellen. Die Schieberegister führen zwar eine begrenzte Akkumulation durch und liefern cine ge schwindigkeitsabhängige kompandierte Form des digitalen Gegenstückes des Analogsignal, aber der sich daraus ergebende, endgültige Analog-Bezugswert stellt nur eine sehr grobe Näherung des Analog-Eingangssignals dar, falls die Abtastfrequenz nicht sehr hoch ist. Ein solcher Codierer weist ebenfalls die Nachteile der

h5 oben erwähnten Deltaniodulatoren mit Kompandierung auf.

Gewisse I-Bit-Codicrer des Deltcmodulationstyps verwenden in bekannter Weise (DE-OS 21 41 747) einen

reversiblen Binärzähler im Rückkopplungsweg zur Digital-AkkumuIation. Das Ausgangssignal des Zählers wird üblicherweise durch irgendeine Art eines Widerstands-Leiternetzwerks in analoge Form umgewandelt, bevor es mit dem Analog-Eingangssignal des Codierers verglichen wird. In solchen Codierern wird keine Fehlerintegration benutzt, so daß sie keine Zeitintcrpolierung durchführen können. Außerdem müssen die Zähler groß genug sein, um eine brauchbare Auflösung für Analogsignale /u liefern, die menschliche Sprache darstellen, welche sowohl von lauten als auch von leisen Sprechern stammen kann. Außerdem ist der Aufbau von Widerstands l.ciiernctzwerkcn /ur Umwandlung der angesammelten Digital-Information aus solchen großen Zählern in analoge Form außerordentlich schwierig und aufwendig. Beispielsweise ware cm Zäh'cr mit dreizehn

C*O^f-*'C^rC^r

um oino hrnuchbarc Auflösung fur eine Fernsprech-Fernübertragungsanlage zu erreichen, bei der die Einfügungsdämpfung sorgfältig gesteuert sein muß. Ein Schieberegister ist generell nicht zur Erzielung einer ähnlichen digitalen Akkumulation verwendet worden, da eine Registerstufe je Analogsignalpegel erforderlich wäre. d. h.. über 8000 Stufen, um eine Auflösung entsprechend der eines Binärzählers mit 13 Stufen zu erreichen.

Ausgehend von einem Codierer nach der vorgenannten GB-PS 12 85 937 hat sich dit. Erfindung die Aufgabe gestellt, einen D"erenz-Codierer zu schaffen, der eine feine Auflösung bei großer Schrittgröße erreicht, so daß mit v/enigen Schritten ein großer Amplitudenbereich erfaßbar ist und wegen der wenigen Schritte der Akkumulator und Decoder einfach und billig zu verwirklichen sind.

Zur Lösung dieser Aufgabe geht die Erfindung aus von einem Codierer der eingangs genannten Art und ist dadurch gekennzeichnet, daß die Rückkopplungsschaltung einen Digitalakkumulator aufweist, der reversibel so betneben wird, daß er bei dem Impulsvorhanden-Zustand des digitalen Ausgangssignals inkrementiert und bei dem Impulsnichtvorhanden-Zustand des digitalen Ausgangss:gnals dekrementiert. und einen an den Digital-Akkumulator angekoppelten Digital-Analogwandler, der eine Analog-Darstellung des Akkumulatorinhaltes an den zweiten Anschluß der Analog-Subtrahierschaltunggibt.

Bei einem Ausführungsbeispiel der Erfindung wird ein 1 -Bit-Differenzpulscode in analoge Form durch eine kompandierte digitale Integration umgewandelt, d. h. eine digitale Akkumulation, gefolgt von einer Digital-Analogumwandlung zur Erzeugung einer diskreten Näherung des durch den Differenzpulscode dargestellten Analogsignals. Eine kompandierte Integration bedeutet hier eine Integration, die nicht einheitliche Schrittgrößen verwendet und zu unterscheiden ist von einer gleichförmigen Integration, die einheitliche Schrittgrö-Ben benutzt obwohl in beiden Fällen ein komprimierter Code verwendet werden kann.

Das durch den Differenz.pulscode dargestellte Analogsignal und seine Analog-Näherung werden verglichen. Das sich ergebende Fehlersignal wird in einer festen Analogschaltung integriert, d. h, einem analogen Integrator m t einem wirksamen Frequenzbereich von einer F-requei/ nahe dem unteren Ende des analogen Nutzbandes bis zu einer Frequenz nahe der Abtastfrequenz. Dem integrierten Fehlersignal werden periodisch Abtastwerte zur Bildung des 1-Bit-Differenzpulscode entnommen.

Entsprechend einem Ausführungsbeispiel der Erfindung wird die kompandierle Digital-Integration durchgeführt, indem der I-Bit-Differenzpulscode die Arbeitsrichtung eines Schieberegisters steuert, das mit der periodischen Abtastfrequenz getaktet wird. Die nicdrigststellige Stufe des Registers wird so angesteuert, daß sie bei einer Schieberichtung binäre 1-Werte einführt, und die höchslstcllige Stufe wird so angesteuert, daß sie bei der anderen Schieberichtung binäre O-Werte eingibt.
F.inc Integration auf dem Weg in Vorwärlsricluung

in und eine Schieberegister-Akkumulation in der Rückkopplung schafft die Möglichkeit, daß der I ßu-C'odiercr auf dreistufige Weise statt in der üblicheren zweistufigen Weise interpoliert, wodurch ein Ausgleich dafür geschaffen wird, daß der Codierer nicht für mehr als

I¹S eine Ahiasizeii auf einer gegebenen Slufe verharren kann, wie das bei Vielbil-Diflerenzcodierern geschieht.

Darüber hinaus bewirkt die Verwendung eines Digilal-Akkumulators nut einem reversiblen Schieberegister automatisch eine Signalkompandierung. Diese Kompandierung schafft zusammen mit dem Effekt der Zeitinterpolierung die Möglichkeit, daß der Codierer eine Auflösung besitzt, die der vergleichbar ist, die mit bekannten Codicrcrn unter Verwendung von Zähler-Akkumulatoren erreicht wird, welche jedoch eine um 50% größere Zahl von Stufen als in dem Schieberegister besitzen und eine um mehr als 500mal größere Genauigkeit in einem zugeordneten Widerstands-Leiternetzwerk zur Digital-Analogumwandlung erfordert. Ein Codierer unter Verwendung des vorerwähnten Schie-

jo beregister-Akkumulators ist kompatibel mit einer Digital-Funktion zur Einschränkung von Übertragungsfehlern bei Digiial-Signalen.

Nachfolgend wird die Erfindung an Hand von Zeichnungen näher beschrieben. Es zeigt

F i g. 1 ein vereinfachtes Schaltbild eines Differenz-Pulscodesystems unter Verwendung eines Digitai-Äkkumulators nach der Erfindung;

F i g. 2A und 2B in der Anordnung nach F i g. 2C das Schaltbild des Codierers in dem System nach Fig. 1;

F i g. 3 Kurvendiagramme zur Erläuterung des Ansprechens des Codierers auf sich schnell ändernde Analog-Eingangssignale;

F i g. 4 Kurvendiagramme zur Erläuterung des Ansprechcns des Codierers auf sich langsam ändernde Analog-Eingangssignale;

F i g. 5A bis 5G eine Gruppe von Kurvendiagrammen zur Erläuterung des Einflusses unterschiedlicher Arten der Akkumulator-Signalgabe auf die Dauer von Übertragungsfehler-Auswirkungen.

so Vor der Beschreibung der Erfindung wird zweckmäßig ein Kompander-Codesystem erläutert, das häufig zur digitalen Darstellung von Fernsprechsignalen benutzt wird, die über große Entfernungen zu übertragen sind. Das gleiche System wird bei der vorliegenden Erfindung angewendet. Es benutzt eine zur Basis 2 logarithmische Kompandierung in Form einer stückweise linearen Näherung der bekannten μ-Gesetz-Kompandierregel. bei der Signaländerungen mit kleinen Amplituden durch kleine Schritte und Änderungen mit größeren Amplituden durch entsprechend größere Schritte dargestellt werden. Bei der stückweise linearen Näherung wird der gewünschte Amplitudenbereich in eine vorbestimmte Anzahl von Abschnitten unterteilt. Häufig findet man 8 positive und 8 negative Abschnitte bei

Wi Fcrnsprech-Sprachübertragungcn und auf dem Gebiet des Fernsehens, die auch hier benutzt wurden. Jeder Abschnitt ist zweimal so groß wie der nächst niedrigere Abschnitt in einer ansteigenden Folge von kleinen zu

großen Werten. Jeder Abschnitt isi unterteilt in eine gemeinsame Anzahl von Intervallen gleicher Größe innerhalb eines Abschnittes.

Eine zweckmäßige Anzahl von Intervallen in kommerziellem Gebrauch, die auch hier verwendet wird, ist 16 gleiche Intervalle je Abschnitt. Die Abschnittsgrenzen können dann beispielsweise bei den Werten 0, 1,3, 7,... (2"— 1), 255 liegen, wobei η ganzzahlige Werte von 0 bis 8 Einheiten zur Anpassung an Signale im Bereich von ±255 Einheiten besitzt. Das kleinste Intervall ist dann '/|_b des Segments von 0 bis 1 und entspricht einer Auflösung von besser als 13 Bits in einem linearen Pulscode. Die gleiche Auflösung wird erfindungsgemäß durch 8 Betragsbits und ein Vorzeichenbil erreicht, die in Codier- und Decodierausrüstungen mit der Möglichkeit zur Interpolierung von 16 unterschiedlichen Werten zwischen benachbarten Stufen verwendet werden, welche durch das Vorzeichen- und die Betragsbits dargestellt sind.

Fig. 1 ist ein vereinfachtes Blockschallbild einer Nachrichtenübertragungsanlage unter Verwendung einer Akkumulation durch die Schieberegister- Kompandiertcchnik nach der vorliegenden Erfindung. In einem Codierer 10 werden kontinuierliche Analogsignale an einen Eingang einer Subtrahierschaltung 11 angelegt, um mit einer diskreten Analogsignal-Näherung verglichen zu werden, die aus einem Zeitabschnitt des Analogsi'-nals in einem vorhergehenden Zeitintervall abgeleitet worden ist. Der Ausdruck »diskret« wird benutzt, weil die Näherung sich aus einer Digital-Operation ergibt und daher schrittförmig im Unterschied zu dem kontinuierlichen Eingangssignal des Codicrers ausgebildet ist. Das sich ergebende Diffcrenzsignal ist ein Fehlersignal und wird über einen Integrator 12 an einen Eingang einer geiakteten Schwciienwcrisenaiiung 13 gegeben. Ein getaktctcr Schalter kann bei gewissen Anwendungen zwischen die Subtrahierschaltung 11 und den Integrator 12 geschaltet sein, er ist aber für das spezielle, an Hand der F i g. 2A und 2B zu beschreibende Ausführungsbeispiel nicht erforderlich. Ein über eine Leitung 16 geliefertes Abtasttaktsignal tritt mit einer Abtastfrequenz auf, die oberhalb der Nyquist-Frequenz liegt, d. h.. größer als der zweifache Wert der oberen Grenzfrequenz des analogen Nutzfrequenzbandes für kontinuierliche Analog-Signale, die voraussichtlich an den Codierer 10 angelegt werden. Die Ausgangssignale der Schwellenwertschaltung 13 enthalten entweder ein Impulsvorhanden- oder ein Impuisnichtvorhanden-Signal abhängig davon, ob das integrierte Fehlersignal eine Größe besitzt, die den Schwellenwert der Schwellenwertschaltung übersteigt oder nicht.

Für Fcrnsprcchsignale mit Weitverkehrsqualitäl hat der Abtasttakt auf der Leitung 16 zweckmäßig eine Frequenz, die gleich dem doppelten Wert des Produktes der Nyquist-Frequenz für das kontinuierliche Analog-Signal und der Anzahl von Intervallen je Abschnitt in einer μ-Geseiz-Kompandieranordnung mit n-Abschnitten ist, deren Grad der Signalauflösung vergleichbar dem für einen bestimmten Codierer der hier beschriebenen Art gewünschten Grad der Auflösung ist. Der Ausdruck »Grad der Auflösung« bezieht sich auf die Größe der kleinsten Analogsignalamplitude, die genau durch das digitale Ausgangssignai des Codierers wiedergegeben werden kann. Obwohl die angegebene Abtastfrequenz niedrig im Vergleich zu derjenigen Abtastfrequenz ist, die in vielen Deltamodulalionscodierern verwendet wird, ist sie verhältnismäßig hoch im Vergleich zur Nyquisl-Frcqucn/ für ein AnalogsignaL Die angegebene Abiastfrequcnz vereinfacht jedoch die Verwendung eines zu beschreibenden Dreistufen-Zeitinlcrpolierungscffekles, der es verhältnismäßig einfach macht, kurzzeitige Slörsignale auszuschalten, und zwar sowohl deswegen, weil die Frequenzanteile der Störsignale weit oberhalb des analogen Nutzbandes verschoben werden, als auch weil die diskrete Analogsignal-Näherung sich in jeder Abtastperiode ändern muß, so daß die Störsignale sich auszulöschen versuchen. Nichtsdestoweniger muß der Codierer die gleiche, noch zu beschreibende Betriebsweise bei niedrigeren Abtastfrequenzen benutzen, und es wurde gefunden, daß sich eine subjektiv befriedigende Betriebsweise für Abtastfrequenzen ergibt, die für Sprachsignale den niedrigen Wert von 70 kHz besitzen.

Das Ausgangssignai der Schwellenwertschaltung 13 ist. wie oben erwähnt, eine impulsfolge, die eine Folge von Amplitudendifferenz-Informationssignal-Bits darstellt, welche das kontinuierliche Analog-Eingangssignal des Codierers darstellen. Dieses digitale Ausgangssignal des Codierers ist dasjenige Signal, welches mit Vorteil zu dem Decoder 17 einer entfernten Empfangsstation übertragen wird.

Im Codierer 10 wird die digitale Signalfolge von der Schwellenwertschaltung 13 außerdem zur Steuerung der Betriebsrichtung eines reversiblen Schieberegisters

19 verwendet, das Schiebetaktsignale von einer Leitung

20 mit einer Frequenz erhält, die gleich der Frequenz der Abtasttaktsignale auf der Leitung 16 ist. Diese Rich-

jo tungssteuerung ist so beschaffen, daß ein Impuls auf der Steucrleitung21 das Register 19 veranlaßt, seinen Inhalt von rechts nach links entsprechend der Darstellung in der Zeichnung zu verschieben. Wie sich nachfolgend zeigen wird, stellt diese Schieberichtung eine Verschie-

is bung von der rucdrigsisleüigen Stufe des Registers zur höchststelligen Stufe dar. Entsprechend schiebt das Register bei Abwesenheit eines Impulses auf der Leitung

21 seinen Inhalt unter Ansprechen auf Schiebetaktimpulse von links nach rechts, d. h., von der höchststelligen Stufe in Richtung zur niedrigststelligen Stufe. Während der Operation des Schieberegisters 19 ist seine niedrigststellige Stufe immer über eine Leitung 22 so angesteuert, daß bei Linksschiebeoperationen binäre 1-Signale in das Register eingegeben werden. Auf entsprechende Weise ist die höchststellige Stufe des Registers dauernd über eine Leitung 23 so angesteuert, daß bei Rechtsschiebeoperationen binäre 0-Signale in das Register eingegeben werden.

Das Register 19 enthält eine Anzahl von Stufen, die

ίο gleich der Anzahl von Analogsignal-Amplitudenstufen entsprechend den Abschnillsgrenzen bei der erwähnten μ-Gesetz-Kompandicranordnung für einen Amplitudensignalbereich ist. der genügend groß ist. um alle Analog-Eingangssignalamplituden von Interesse und mit einer Polarität zu erfassen. Die Intervalle innerhalb der Abschnitte sind nicht besonders in dem im Register 19 gespeicherten Code gekennzeichnet. Die Verarbeitung bipolarer Signale soll in Verbindung mit den Schaltungseinzelheiten des Codierers gemäß F i g. 3 beschrie-

bo ben werden. Das Ergebnis der Schieberegisteranordnungen, die gerade für das Register 19 beschrieben worden sind, besteht darin, daß sich der Registerinhalt in jedem Codierer-Abtastimcrvaii nur urn ! Bit ändern kann und sich in jedem Abtastintervall ändern muß. Außerdem enthält das Register immer n-binäre 1 -Werte, die einander am niedrigststelligen Ende des Registers benachbart sind, und /n-binäre 0-Werte. die einander im restlichen Teil des Registers benachbart sind. Das Ver-

hältnis η : m ändert sich entsprechend mit dem Analog-Eirigangssignal, um auf diese Weise unterschiedliche Impulsmuster im digitalen Ausgangssignal der Schwellenwertschaltung 13 /U veranlassen. Jede Digilalworl-Darstellung, die zu irgendeinem gegebenen Zeitpunkt im Register 19 enthalten ist, stellt jedoch in binärcoclicrlcr Form einen der unterschiedlichen Abschniltsgrcny.cn-Amplitudenwcrte vom kleinsten Wert (nur O-Wcrte) zum größten Wert (nur 1-Weric) im μ-Gesetz-Konipandierbereich des Codierers dar. Beispielsweise sind die Abschnittsgrenzen, die die Analogstufen 0,1 und 3 darstellen, die folgenden η : m-Codczeichen:

00000000
00000001
00000011.

Aus dem vorgehenden ergibt sich, daß das Schieberegister 19 Zunahme- und Abnahmeinformationen für das kontinuierliche Analogsignal ansammelt. Das angesammelte Ergebnis erhält man direkt in Form eines komprimierten Codes, und dessen Kombination mit einer Zcitinterpoüerung macht es unnötig, zusätzlich Bils eines komprimierten Code zur Angabe der lntervallnumnier zu verwenden. Folglich erfordert die Rückwandlung in diskrete Analogsignale nur verhältnismäßig wenige Widerstände und erfolgt mit einem R/2R-Widerstands-Leiternetzwerk, das noch beschrieben werden soll. Darüber hinaus ist der verwendete komprimierte Code kompatibel mit dem oben beschriebenen Kompander-Codesystem, das kommerziell für die Übertragung von Fernsprechsignalen über große Entfernungen benutzt wird, da er von der Amplitude statt von der Änderungsgeschwindigkeit abhängig ist.

Gleiche Ausgangssignale von unterschiedlichen Stufen des Schieberegisters 19 werden zur Anlegung einer Treibspannung an ein R/2/?-Widerstands-Leiternetzwerk 25 benutzt. Das heißt, die Schieberegister-Ausgangssignale werden über Anzapf- oder Sprossenwiderstände an widerstandsmäßig in gleichem Abstand angeordnete SchaltungspunKte eines Spannungsteilers angelegt, der einen Längsholm einer Leiter bildet. Das Leiternetzwerk enthält also Sprossen- oder Querwiderstände 26, die in F i g. 1 alle den gleichen Wert 2R haben, und Längswiderstände 27, die alle den gleichen Wert R haben.

Eine Leitung 28 koppelt das höchststellige Ende des Leiternetzwerkes 25 mit einem Eingang der Subtrahierschaltung 11, um dieser die oben erwähnten diskreten Analogsignal-Näherungen zum Vergleich mit dem kontinuierlichen Analog-Eingangssignal des Codierers zu liefern. Die Versorgungsspannungen der Schieberegisterstufen sind gewählt, daß jede Stufe die gleiche Ausgangsspannung für einen entsprechenden Binärsignalzustand in der Stufe liefert. Der gemeinsame Pegel ist mit Bezug auf die Widerstandswerte R und 2R des Leiternetzwerkes so gewählt, daß jedes binärcodierte Wort, das im Register 19 erscheinen kann, zu einem unterschiedlichen Analogsignalpegel auf der Leitung 28 führt Diese letztgenannten Analogsignalpegel stellen nicht die oben erwähnten Abschnittsgrenzen-Stufen des μ-Gesetz-Kompandersystems dar, sondern sind gegen diese um einen Betrag verschoben, der zwei Bedingungen genügt. Die erste dieser Bedingungen ist die, daß jedes Paar von benachbarten diskreten A~alogsignal-Pegeln auf der Leitung 28 einen der vorerwähnten Abschnhisgrenzen-Pegel umfassen und in gleichem Amplitudenabstand von diesem sein muß, so daß der Mittclwcrl der aufeinander folgenden beiden Pegel ;uif der Leitung 28 gleich dem umfaßten Absclinillsgrenzen-Pcgcl ist. Die /weile Bedingung für die Signalpegel auf der Leitung 28 ist die, daß die Folge von Pegeln vom klein-

ι stcn zum größlen in; interessierenden Bereich einen gegenseitigen Abstand mit Werten besitzt, die in biniirbewerlctcr Weise ansteigen, d. h„ die Abstände zwischen benachbarten Pegeln sind 1,2,4.8 usw. Demgemäß sind die diskreten Analogsignal-Pegcl auf der Leitung 28 mit Vorteil proportional zu den Werten

± I-

wobei π ganzzahligc Werte /wischen zwei und zehn f'«r die oben erwähnten Abschnittsgrenzen-Pegel zwischen 0 und 255 besitzt. Der Mittelwert von + V₁ und — Vi hat demgemäß den wVii 0. Der Miiiolvvcr; von f V, und + 1²/i ist 1. Der Mittelwert von + l'/j und -t-4'/| ist 3.

USW.

Nachfolgend wird in Verbindung mit Fig. 3 gezeigt, daß für eine schnelle Änderung des Analog-Eingangssignals die rückgekoppelte diskrete Analogsignal-Nähcrung schrittweise nach oben oder unten geht, um dem Analog-Eingangssignal zu folgen. Wenn das rückgekoppelte Signal zu weit fortschreitet, gehl es während der nächsten Abtastzeit zurück, um den Mittelwert einzustellen. Ein zunehmendes kontinuierliches Analogsignal, das größer ist als die diskrete rückgekoppelte Signalnäherung führt also zu einem positiven Fchlersignal von der Subtrahierschaltung 11 zum Integrator 12. Die Schwellenwertschaltung 13 erzeugt unter Ansprechen auf das Ausgangssignal des Integrators einen Impuls, der über die Leitung 18 übertragen wird und eine Linksverschiebung im Register 19 veranlaßt. Die Verschiebung führt zu einer zusätzlichen binären 1 im rechten Teil des Registers und erhöht dadurch das diskrete Analogsignal auf der Leitung 28 auf den nächsthöheren Pegel, um das kontinuierliche Analog-Eingangssignal zu verfolgen. Wenn dieser Schritt groß geniij ist, um das Analogeingangssignal zu übersteigen, da das Eingangssignal entweder langsamer ansteigt oder auch abnimmt, ist das Differenzsignal von der Subtrahierschaltung 11 negativ und das Ausgangssignal des Integrators 12 wird kleiner. Wenn die Verringerung ausreicht, wird die Schwellenwertschaltung 13 während des nächsten Abtasttaklzeitpunktes nicht betätigt, es wird kein Impuls auf die Richtungssteuerleitung 21 gegeben, und das Schieberegister 19 schiebt nach rechts. Dadurch wird

so die Anzahl binärer 1-Werte im Register verringert und auf diese Weise das diskrete Analogsignal auf der Leitung 28 auf den nächstniedrigeren Pegel gebracht

Wenn das kontinuierliche Analog-Eingangssignal des Codierers auf irgendeinem Pegel einschließlich des Amplitudenwertes Null verhältnismäßig konstant bleibt, springt das diskrete Signal auf der Leitung 28 hin und her zwischen seinen Ausgangspegeln, die diesen Analogwert umfassen. Wenn das kontinuierliche Analog-Eingangssignal nicht eine Abschnittsgrenze des μ-Gesetz-Kompandersystems ist, d. h„ wenn es nicht gleich dem durchschnittlichen Wert der beiden umfaßten diskreten Pegel ist, ergibt sich ein Fehlersignal geeigneter Polarität im Integrator 12 und bewirkt gegebenenfalls, daß das Schieberegister 19 das diskrete Analogsignal auf der Leitung 28 auf einen dritten Pegel außerhalb der umfaßten Pegel jeweils nach einer gewissen Zeit ändert, um den Integrationsfehler zu verringern und damit im Mittel das kontinuierliche Analog-Eingangssignal des

^odierers genauer anzunähern.

Eine ausreichende Stabilität und Zeitinterpolierimg werden bei dem Ausführungsbeispiel nach Fig. 1 bei mäßiger Verstärkung und Integration erzielt. Die Verstärkung wird zweckmäßig auf einen Wc«-* eingestellt, der wenigstens ausreicht, daß der kleinste diskrete Naherungsschritl auf der Leitung 28 am Eingang der Schwellenwertschaltung 13 unter Annahme eines konstanten kontinuierlichen Analog-Eingangssignals eine Signaländerung bewirkt, die wesentlich größer als der Bereich möglicher Schwankungen des Entscheidungs-Schwellcnwcrtes der Schaltung 13 ist. Der Integrator 12 weist zweckmäßig eine im wesentlichen gleichförmige Integrationskcnnlinie auf, d. h., daß die Verstärkung für jede Verdopplung der Frequenz um die Hälfte sinkt, und /war von der niedrigsten interessierenden Frequenz des kontinuierlichen Analogsignais, beispielsweise 100 Hz. bis zur C'odierabtastfrcquenz, beispielsweise 256 kHz.

Das digitale Ausgangssignal des Codierers 10 in Fig. I ist eine Folge von einzelnen Impulsen, die. wie bereits erwähnt, zum Decodierer 17 übertragen werden. Dort werden die Impulse an den Richtungssteuereingang eines weiteren reversiblen Schieberegisters 29 angelegt, bei dem die Ausgänge der entsprechenden Stufen über ein R/2-R-Widerstands-Leitemetzwerk 30 genau wie bei dem entsprechendes: Schieberegister und dem Leiternetzwerk des Codierers 10 zur Wiederherstellung einer diskreten Analogsignal-Näherung auf einer Leitung 31 angelegt. Ein Tiefpaßfiiter 32 mit einer Grenzfrequenz an der oberen Begrenzung des Nutzbandes des Grundband-Analogsignals gibt die Analog-Näherung von der Leitung 31 auf eine Ausgangsleitung 33, wobei gleichzeitig die hochfrequenten diskreten SchriUänderungcn /.ur Reproduktion des Grundband-Analogsignals geglättet werden. Das Schieberegister 29 enthält die gleichen Hilfsmittel wie das Register 19 zur Einführung binärer 1-Werte in die nicdrigstslellige Stufe und binärer 0-Werte in die höchststellige Stufe. Auf entsprechende Weise wird das Register 29 mit einem Schiebetaktsignal versorgt, das durch nicht gezeigte Schaltungen mit der Bit-Frequenz des Digitalsignals synchronisiert ist.

Außerdem sollte für das Ausführungsbeispiel nach F i g. 1 einer bestimmten Nachrichtenübertragung zwischen dem Codierer 10 und dem Decodierer 17 ein kurzes Synchronisationsintervall vorausgehen. In diesem Intervall stellt eine zentrale Steuerung (nicht gezeigt) für die Anlage die Synchronisation her, beispielsweise indem das Analog-Eingangssignal des Codierers 10 oberhalb seines höchcten erwarteten Pegels gehalten wird. Dadurch wird erzwungen, daß in beiden Schiebercgistern 19 und 29 in jeder Stufe binäre I-Werte gespeichert werden, so daß der inhalt der beiden Schieberegister auf diese Weise synchronisiert ist.

Eine alternative Form des digitalen Ausgangssignals des Codierers 10 oder Dccodierers 17 besteht zweckmäßigerweise aus den bit-parallelen komprimierten binärcodierlen Wörtern, die im Schieberegister 19 b/.w. 29 enthalten sind. Diese kompandierte Form läßt sich in eine gebräuchlichere lineare Impulscode-Modulation zur Verarbeitung oder weiteren Übertragung umsetzen, wenn geeignete logische Schaltungen zur Verfügung stehen.

In Fig.2A und 2B ist das Schaltbild für eine praktische Verwirklichung des Codierers nach F i g. 1 dargestellt. Dieser Codierer gemäß F i g. 2A und 2B soll erläutc" werden, bevor gewisse Merkmale des Codiererbetriebs genauer geprüft werden.

Ein Taktoszillator 36 üblicher Art liefert Zeitbasissignale gegen Erde, aus denen Abtasttaktsifnale und Schicbetaktsignalc sowie weitere Zeitsteuerungssigna-

■5 Ic, die gegebenenfalls erforderlich sind, abgeleitet werden können. Das Ausgangssignal des Oszillators 36 wird über einen Koppelkondensator 37 an einen Kipp- oder Takteingang einer bistabilen Triggerschaltung 38 angelegt, die zweckmäßig ein D-Flipflop ist. das auf übliche

ίο Weise so ausgelegt ist, daß es bei Betätigung durch einen Taktimpuls einen stabilen Zustand annimmt, der dem Binärzustand eines Eingangssignals am Datenoder D-Eingang entspricht. Bei dem Flipflop 38 wird jedoch ein solcher Dateneingang nicht verwendet, d«.

man den Eingang schwimmen läßt, so daß die innere Vorspannung auf bekannte Weise das Flipflop bei jedem Taktimpuls in den niniteii/usiuiuJ uimgi.

Am Q- und (J-Ausgang des Flipflops werden binäre Ausgangssigrvak· und deren Komplement erzeugt, die den Zustand des Flipflops anzeigen. Auf Grund eines Taktimpulses wird also das Flipflop eingestellt, und der Ausgang Q nimmt hohe, einer binären 1 entsprechende Spannung (Η-Zustand) im Vergleich zu einer verhältnismäßig niedrigen Spannung (L-Zustand) am (^-Ausgang an. Flipflops dieser Art weisen üblicherweise einen Voreinstell- und Lösch-(CR)-Eingang auf, die durch negativ gerichtete Eingangssignal-Flanken betätigt werden und entsprechende stabile Zustände des Flipflops herbeiführen können, und zwar unabhängig davon, ob ein Betätigungs-Taktimpuls vorhanden ist. Zweckmäßig werden handelsübliche D-Flipflops für das Flipflop 38 und weitere D-Flipflops in F i g. 2A und 2B benutzt.

Der Takleingang CK des Flipflops 38 ist außerdem über einen Widerstand 44 an eine negative Spannungs-

triebsspannungsquellen in den Figuren sind schematisch durch ein in einem Kreis angeordnetes Poiaritätszeichen an demjenigen Schaltungspunkt dargestellt, an welchen eine geeignete Gleichspannungsquelle mit dem Anschluß der angegebenen Polarität angeschaltet ist. Der Anschluß mit der entgegengesetzten PoIarifJ' liegt an Erde. Die Anschaltung des Flipflops 38 an die Spannungsquelle 39 bewirkt eine Vorspannung in den Bereich höchster Empfindlichkeit, so daß das Flipflop auf kleine Eingangssignale anspricht. Zu diesem Zweck wird der auf Grund der Quelle 39 über den Widerstand 44 fließende Strom gleich dem halben Strom gemacht, der erforderlich ist, um den Takteingang auf 0 zu halten.

Eines der Taktsignale CLK 1 wird am Q- Ausgang des

•jo Flipflops 38 abgenommen. Weitere Taktsignale gleicher Frequenz, die aber mit Bezug auf das Signal CLK 1 verzögert sind, werden über jeweils eine unterschiedliche Anzahl von in Reihe geschalteten Invertern mit einem einzigen Eingang oder entsprechend geschalteten NAND-Gattcrn gewonnen. Bei dem Ausführungsbeispiel sind fünf Gatter 40, 41, 42, 43 und 46 geeigneter Art vorgesehen, die jeweils auf ein H- oder L-Eingangssignal ansprechen und daraufhin ein L- bzw. H-Ausgangssignal erzeugen. Vom Ausgang des Gatters 43 wird ein Zeitbasissignal CLK 5 gewonnen, das mit Bezug auf das Signal CLK 1 um vier Gatter-Durchlaufzeiten verzögert ist. Ein Ausgangssignal CLK % wird am Ausgang des Gatters 46 nach einer weiterer. Gatter-Durchlaufzeit abgenommen. Dieses letztgenannte Takt-

ö5 signal wird außerdem über eine Leitung 47 zur Rückstellung des Flipflops 38 fünf Gatterdurchlaufzeiten nach seiner Einstellung dem Flipflop zugeführt. Die Breite der erzeugten Taktimpulse beträgt etwa sieben

Gatterdurchlaufzeiten.

Bei dem Codierer nach F i g. 2A und 2B wird das /u codierende kontinuierliche Analogsignal auf den Leitungen 50 und 51 in symmetrischer Form an in Reihe geschaltete Widerstände 48 und 49 geführt, deren Verbindungspunkt geerde ist Außerdem liegt das gleiche Analogsignal auf den Leitungen 50 und 51 an den Basisanschlüssen eines Paares von npn-Transistoren 52 und 53. die so geschaltet sind, daß sie das symmetrische Anaiogsignal in unsymmetrische Form mit Bezug auf Erde umwandeln. Zu diesem Zweck sind die Emitter der Transistoren 52 und 53 über individuelle Emitterwiderstände 55 und 57 sowie einen gemeinsamen Emitterwiderstand 58 an eine negative Spannungsquelle 59 angekoppelt. Parallel zu dieser Spannungsquelle liegt ein Nebenschluß-Kondensator 60. Der Kollektor des Transistors 53 ist direkt mit einer positiven Spannungsquelle 61 verbunden Der Kollektor des Transistors 52 liegt über en.em Widerstand 62 an einer positiven Spannungsquelle 63. Auf diese Weise werden die Transistoren 52 und 53 dauernd in ihrem linearen Betriebsbereich gehalten.

Unsymmetrische Analogsignale am Kollektor des Transistors 52 werden der Basis eines pnp-Transistors 66 zugeführt, der in Emitterschaltung arbeitet. Sein F-nitter ist über einen Widerstand 67 an die Spannungsquelle 63 geschaltet und sein Kollektor liegt über einen Lastw iderstand 68 an Erde. Die Verstärkerstufe mit dem Transistor 66 liefert eine Verstärkung entsprechend dem Verhältnis der Widerstände R 68 : R 67. Alle Transistoren 52,53 und 66 arbeiten im linearen Bereich ihrer Kennlinien in allen Abschnitten des normalen Betriebs des Codierers.

Die Signale am Kollektor des Transistors 66 gehen über einen Koppelkondensator 69 an den Basisanschluß eines npn-Transistors 70 in der Subtrahicschaltung 11 Der Trjnsisi.r 70 ist zusammen mit einem weiteren npn-Transislor 7i zu einem linearen Differenzverstärker zusammengschaltet. um die Subtrahierfunklion durchzuführen Ein Koppelkondensator 72 führt der Basi~ des I rdPMstors 71 die diskrete Analogsignal-Nähcrung v«m der Ausgangsleitung 28 des CodiercrRück· kopplungswegcs zu Widerstände 73 und 76 verbinden die ί'.miner der Transistoren 70 und 71 mit einem An «.t.hIuH eines gemeinsamen Lmittcrwidcrstandes 77. des sen anderer Anschluß an einer negativen Spannung quelle 59 lieg! Der Kollektoranschluß des Transistors

70 lsi i;hi>r einen Kollektor-Lastwidcrstand 78 mit der positiven Spannungsquelle 63 verbunden, und der KoI lekto' des Transistors 71 ι·.· mit der gleichen Quelle über einer. Widerstand 79 und einen pnp-Transistor 80 verbunden, dessen Basis am Kollektor des Transistors 70 liegt Die Transistoren 70, 71 und 80 arbeiten normalerweise im linearen Bereich ihrer Kennlinien als Differenzverstärker, ohne daß einer der Transistoren 70 oder

71 η den gesperrten Zustand kommt.

Die leitung 81 verbinde! den Kollektor des Transisturs 71 um der Basis eine* Transistors 82 im Integrator 12. Die Integration wird durch einen parallel geschalteten Kondensator durchgeführt, der mit einem Anschluß an Erde und mit dem anderen Anschluß über einen kleinen Stabilisierungswiderstand 86 an der Leitung 81 liegt. Der Kondensator wird über die Kollektorkrcisc der Transistoren 80 bzw. 71 geladen und entladen, um eine zu große Entladung des Kondensators über die Vorspannungsversorgung für den Transistor 71 zu vermeiden Der Wert des Widerstandes 86 ist entsprechend der Beschreibung beispielsweise in der US-Patentschrift 38 20 116 gewählt, derart, daß sich eine optimale Stabilität für den Codierer ergibt. Der Widerstand 86 führt einen Vorwcg-Spannungsabfall in den Integrator ein. damit die Schwellenwertschaltung 13 schnell auf Änderungen in Laderichtung des Kondensa'ors 83 ansprechen kann. Der Kondensator 83 und der Widerstand 86 besitzen zusammen eine Integrations-Zeitkonstante. die etwa gleich einer Periode des Taktsignals CLK 1 ist. das der Codierer-Abtastfrequenz entspricht Der Frequenzbereich des vorgesehenen Sprach-Eingangssignals liegt zwischen 100 Hz und 4 kHz und die Abtastfrequenz beträgt 256 kHz. Der Bereich der durch den Kondensator 83 bewirkten Analog-Integration liegt zwischen etwa 100 Hz und 256 kHz. Die untere Frequenz wird bestimmt durch die Zeitkonstante des Kondensators 83 zusammen mit einer Lcckentladung. die durch die KoI- !ektorimpcdanzen der Transistoren 80 und 71 und die Basisimpedanz des Transistors 82 eingeführt wird. Die obere Integrationsgrcnze wird bestimmt durch die Zeitkonstante des Kondensators 83 und des Widerstandes 86.

Der Transistor 82 ist ein Verstärker in Emitterschaltung und arbeitet in seinem linearen Bereich, um die integrierten Fchlcrsignale über dem Widerstand 86 und dem Kondensator 83 bei geringer Belastung in verstärkter Form an einer, weiteren pnp-T-jnsistor 89 anzukoppeln, der als Emitterverslärker betrieben wird und eine Trennung sowie zusätzliche Verstärkung liefert. Ein Widerstand 87 legt den Emitter des Transistors 82 an Erde lind ein Widerstand 88 verbindet dessen Kollektor mit der Spannungsquelle 63. Die Basis des pnp-Transistors 89 nimmt Signale vom Kollektor des Transistors 82 auf und der Emitter des Transistors 89 ist über zwei in Reihe geschaltete Widerstände 90 und 91 mit der positiven Spannungsquelle 63 verbunden. Parallel zum Vorspannungswiderstand 90 liegt ein Nebenschluß-Kondensator 92. Eine Diode 93 ist zw ischen den Kollektor und die Basis des Transistors 89 so geschaltet, daß sie vom Kollektor zur Basis in Durchlaßrichtung leitet, um positive Spannungsspiizen am Kollektor des Transistors 89 zu begrenzen. Spannungstcilerwiderstände 96 und 97 verbinden den Kollektor des Transistors 89 mn der negativen Spanmingsquclle 59 Ihr gemeinsamer Anschluß ist direkt mn der Basis eines npn-Transistors 98 in Kollek

4\ torschaltung gekoppelt. Die F.milterfolger-Wirkung dieses Transistors führt zu nner niedrigen Impedanz für den /^-Eingang eines Flipflops 106 in der Schwellen wertschaltung 13. Fine Diode 99 zwischen der Basis des Transistors 98 und Krdc begrenzt negativ gerichtete Ba-

W sissignale. um ein Anlegen zu großer, negativ gerichteter Signale an den Transisiür 98 zu vermeiden. Ein Wi derstand 100 verbindet den Kollektor des Transistors 98 mn einer positiven Spannungsquelle 101 und ein Wider stand 102 verbindet den Emitter dieses Transistors mit einer negativen Spannungsquelle 59. Die Leitung 103 führt das Signal am Fmitter des Transistors 98 an einen Eingang der Schwellenwertschaltung 13.

Die .Schwellenwertschaltung 13 enthalt zwei in Reihe geschaltete D-Flipflops 106 und 107, die mit unterschädlicher Phase getaktet werden. Das Flipflop 106 nimmt an seinem D-Eingang das verstärkte und integrierte Fchlcrsignal und an seinem Takteingang das Zcitbasissignal CLK 1 auf. Die Ausgänge Q und Q des Flipflops 106 sind über eine Invcriicrlogik 105, die eine

fc5 Gruppe von NAND-Gattern enthält, mit dem D-F.ingung des HipHops 107 verbunden. Die Invcrticrlogik 105 enthalt zwei NAND-Gatter 108 und 109 mit je zwei Eingängen, die durch die Q- und 0-Ausgänge des Flip-

flops 106 betätigt werden. Die Gatter erhalten ferner die Ausgangssignale einer noch zu beschreibenden poiaritätsempfindlichen Logik, um das digitale Ausgangssignal des Codierers zu invertieren, wenn sich die Polarität des kontinuierlichen Analog-Eingangssignals des Codierers ändert. Ein NAND-Gatter 110 mit drei Eingängen nimmt die Ausgangssignale der Galter 108 und 109 sowie ein noch zu beschreibendes Anzeigesignal für einen Oberlauf des Schieberegisters auf. Die Invertierlogik 105 arbeitet also in gewisser Weise als EXKLU-SlV-ODER-Logik zur selektiven Invertierung der digitalen Signalfolge im Vorwärts-Signaiübertragungsweg des Codierers.

Das Füpflop 107 wird durch jedes Zeilbasissignal CLK 5 betätigt, um auf die vom Galter 110 gelieferten Digitalsignale anzusprechen. Bei jedem Signal CLK 6 wird das Flipflop 106 gelöscht, so daß es zu Beginn jeder Abtastzeit vom gleichen bistabilen Zustand ausgeht, wodurch die Einflüsse von Temperaturänderungen auf die Triggercharakteristik des Flipflops kleingehalten werden. Die Regenerierung des Digital-Signals durch das Flipflop 107 schaltet Impulsbreiten-Modulationseffekte aus, die im Ausgangssignal des Flipflops 106 durch dessen Triggerung mit einem analogen Fehlersignal auftreten können, das in der Praxis eino Amplitude besitzen kann, die dicht am Schwellenwert des Flipflops liegt. Man erkennt, daß der (^-Ausgang des Fiipflops 107 die Digitalsignale am Ausgang des Flipflops 106 in nicht invertierter Form reproduziert, wenn das NAND-Gatter 108 durch die Polaritätssteuerinformation betätigt ist. Die Digitalsignale am Q-Ausgang des Flipflops 107 stellen jedoch das Komplement der Digitalsignale dar. wenn das NAND-Gatter 109 durch die Polaritälsinformation betätigt wird. Kin weiteres NAND-Gatter 111 ist als Inverter geschaltet und trennt und invertiert das (?■ Ausgangssignal des Flipflops 107 /weeks Übertragung an die Digital-Ausgangsleitung 18' des Codierers.

Die Ausgänge Q und Q des Flipflops 107 sind außer dem über Leitungen R b/w. / weiiervcrbunden. Diese Leitungen entsprechen der Steuerleitung 21 in Fig. 1 und führen das digitale Ausgangssignal des Codicrers in zweigleisiger logischer Form /u den entsprechend bezeichneten Richttingssieuereingängen des Schieberegisters 19 in F ι g. 2B. Fin hohes (H) (?-Sign.il auf der R-Leitung veranlaßt das Schieberegister 19 nach rechts /ti schieben, d. h. in Richtung auf seine niedrigslstcllige Stufe, und /war bei jedem Schiebeimpuls in der Impulsfolge CLK S. Auf entsprechende Weise veranlaßt cm Signal H am Ausgang Q des Flipflops 107 das Schieberegister 19 zum Schieben nach links in Richtung auf seine höchststellige Stufe. Das taktsignal CLKb wird durch das NAND (..Hler 127 vor dem Anlegen an this Register 19 invertiert, um eine /iisiil/liche Verzögerung von einer weiteren ('lallcrdurclil.iuf/eil zu ermöglichen, damit Sich cl.is Aiisgangssigmii der Schwellenuerlsc ΙκιΙΐιιημ H einstellen kann. H.is Schieberegister 14 weist eine l'.idverbindung 112 auf. um binäre 0-Werte bei Ucchlsver Schiebungen in die höchststcllige Stufe em/iifuhreii. Auf entsprechende Weise ist eine Erdverbindung über ein NAND-Gatter 113 zur niedrigststelligen Stufe vorgesehen, um binäre I -Werte bei Linksvcrschicbungcn einzuführen. Die im Handel verfügbaren reversiblen Schieberegister enthalten interne Logikschaltungen, die bewirken, daß die Signaleinführanschlüsse 112 und 113 nur während der jeweils richtigen Schieberichtung wirksam sind.

Das Ausführungsbeispiel gemäß Fig. 2A und 2B ist so ausgelegt, daß es an bipolare Analogsignale angepaßt ist Zu diesem Zweck enthalten die Verbindungen von den jeweiligen Stufenausgängen des Schieberegisters 19 zu den entsprechenden Anzapfpunkten entlang des Spannungsteilers mit den Widerständen 27 Einrichtungen. um das Ausgangssignal des Schieberegisters entweder direkt oder in komplementierter Form an die Anzapfpunkte anzulegen. Die Auswahl der richtigen Form wird durch die polaritätsempfindliche Logik 116 gesteuert, jeder der Vielzahl von Anzapf-Logikblöcken 117 enthält Sprossenwiderstände des Widerstands-Leiternef/werks. Die einzelnen Blöcke sind gleich ausgebildet, so daß nur einer im einzelnen gezeigt ist. Es handelt sich dabei um den Block der niedrigststelligen Stufe des Schieberegisters 19. Ein NAND-Gatter 118 koppelt das

Schieberegister-Ausgangssignal über einen WidVrtand 26' an das Ende des niedrigststelligen Bit des Leiternetzwerkes, um negative Analog-Signalschritte auf der Leitung 28 zu erzeugen. Das Gatter 118 wird außerdem durch das Q-Ausgangssignal eines weiteren D-Flipflops 119 in der Polaritätslogik 116 nach Invertierung durch ein NAND-Gatter 120 angesteuert. Das gleiche Ausgangssignal des Schieberegisters 19 ist außerdem über eine Koinzidenz-Logik und einen Sprossenwiderstand 26" mit dem gleichen Anzapfpunkt des Leiternetzwerkeszur Erzeugung positiver diskreter Analogsignale auf der Leitung 28 verbunden. In diesem Fall wird die Koinzidenz-Logik durch ein NAND-Gatter 12f mit einem einzigen Eingang geschaffen, das durch das Ausgangssignal eines NAND-Gatters 122 mit zwei Eingängen angesteuert wird, welches wiederum durch das Ausgangssignal des Schieberegisters betätigt wird. Die in Reihe geschalteten NAND-Gatter werden an Stelle eines einzigen UND-Gatters benutzt, da ausreichend viele NAND-Gatter mit /wci Eingängen für die Gatter 118 und 122 auf einer handelsüblichen Scha'tungskarte mit integrierten Schaltungen desjenigen Typs zur Verfügung stehen, der insgesamt bei der praktischen Verwirklichung des Ausführungsbeispiels benutzt worden ist. Das Gatter 122 wird durch das (?-Ausgangssignal des Flipflops 119 nach Invertierung in einem NAND-Gatter 123 betätigt Da die Widerstände 26' und 26" im Effekt parallelgeschaltci sind, hat jeder Widerstand einen Wert, der viermal gleich dem Wert jedes der Widerstände 27 ist. um den Betrieb des Leiternet/werkes vom Typ/?/2Äbeizubehai.e;i.

In der polaritätsempfindlichen Logik 116 betätigt jeder Codierer-Ausgangsimpuls am (?-Ausgjng des F lipflops 107 ein NAND-Gatter 126 mit drei Eingängen, wenn uieses Gatter /u diesem Zeitpunkt außerdem durch das invertierende Taktsignal CLKb und den Q-Ausgang eines D-Flipflops 128 betätigt ist. Dieses Flipflop wird durch die T.iklsign.ile (I K 1 angesteuert und spricht auf das gleiche niedrigslstcllige Ausgangs-Bit-Si· gnal des Registers 19 au. d.is zur Ansteuerung der An·

v> /apflogikschaltiing 117 fur d;is niedrigststellige Bit benul/l worden ist. Das Taktsignal CLK b wird invertiert, um sicher /u sein, daß das Gatter 126 nicht betätigt werden kann, bis das AiisgaiigsMgnal des f lipflups 107 einen stabilen Wert angenommen hat.

ho Der (^-Ausgang des Flipflops 128 liegt auf niedriger Spannung und hält das Gatter 126 immer ausgeschaltet, außer wenn eine binäre 0 in der niedrigststelligen Stufe des Registers 19 gespeichert ist. Diese Bedingung zeigt an, daß das Schieberegister sich im Zustand mit nur

b5 0-Werten befindet, d. h., daß ein Unterlauf stattfinden kann, wenn eine Verschiebung nach rechts befohlen wir.¹. Eine solche Bedingung bedeutet, daß das analoge Eingangssignal des Codierers unter Umständen gerade

die Nullachse kreuzt und seine Polarität umkehrt Das Auftreten einer solchen binären 0 im Schieberegister 19 stellt das Flipflop 128 zurück, so daß dessen (^-Ausgang auf hohe Spannung geht und dadurch das Gatter 126 betätigt Dann vervollständigt das Auftreten eines Impulses auf der Λ-Ader am Codiererausgang, der normalerweise eine Verschiebung nach rechts veranlaßt, und das Auftreten eines invertierten Taklimpulses CLK 6 die Betätigung des Gatters 126. so daß ein niedriges Ausgangssignal erzeugt wird, das durch ein NAND- ίο Gatter 129 mit einem Eingang invertiert und dem Takteingang des Flipflops 119 zugeführt wird. Dieses Flipflop weist eine Verbindung 130 von seinem Ausgang Q zu seinem D-Eingang auf, so daß das Flipflop bei jedem Empfang eines Taktsignals in den entgegengesetzten n Zustand umschaltet.

Die Ausgangssignale Q und (?des Flipflops 119 werden in inveröester Form an Eingänge alier Gatter 118 und aller Gatter 122 in den Anzapf-Logikschaitungen 117 angekoppelt. Die Inverter 120 und 123 sorgen für eine Entkopplung. Die Ausgangssignale des Flipflops 119 wählen also entweder das direkte Ausgangssignal des Schieberegisters 119 oder sein Komplement. Diese Auswahl wird jedesmal dann geändert wenn das Flipflop 119 entsprechend der obigen Beschreibung umgeschaltet wird. Die gleichen Ausgangssignale Q und Q liegen ohne Invertierung an den NAND-Gattern 109 bzw. 108 in der Schwellenwertschaltung 13 in Fig. 2A. Wenn also das,,usgangssignal ζ) auf niedrige Spannung geht und negative Polarität anzrgl, wählt es das kornplementierte Ausgangssignal des Schieberegisters 19 zur Umwandlung in diskrete Anr'ogform auf der Leitung 21 und schaltet außerdem das Gatter 109 ab, während das Ausgangssignal Q das Gatter 108 betätigt. Demgemäß wird das digitale Ausgangssignal des Codierers in nicht invertierter Form über das NAND-Gatter 110 zur Betätigung des Flipflops 107 übertragen. Auf entsprechende Weise wählt ein niedriges (J-Ausgangssignal des Flipflops 119 das nicht invertierte Ausgangssignal des Registers 19 und das Komplement des Digital-Ausgangssignals des Codierers. Jedesmal dann, wenn das Polaritäts-Flipflop 119 umgeschaltet wird, wird das Digital-Ausgangssignal des Codierers komplementiert, das Ausgangssignal des Schieberegisters 19 für das Widerstands-Leiternetzwerk komplementiert und die Schieberegister-Richtungsbefehlsauswirkungen mit Bezug auf das Ausgangssignal des Schwellenwen-Flipflops 106 werden invertiert, um die diskrete Analog Näherung auf der Leitung 28 weg von der Null-Amplitudenachse zu bringen. Einer Polantätsumkehr des kontinuierlichen Analog-Eingangssignais des Codierers folgt also ein? Polaritätsumkehr der diskreten Analog-Näherung au^r der Leitung 28. Zusätzlich zu den vorstehend erläuterien Operationen wird das (p-Ausgangssignal des Polaritäts-Flipflops 119 111 Fig. 2B durch ein NAND Gatter 131 invertiert und über einen weiteren Wider stand 26' an die niedrigststellige Seite des Widerstands Leiterneuwe:kes angelegt. Der gleiche Anschluß des Leiternetzwerkes ist außerdem über einen weiteren Widerstand 26' mit Erde verbunden. Wenn also das Polaritäts-Flipflop 119 in den Einstellzustand geschaltet wird und damit eine Änderung von negativer auf positive Spannung auf der Leitung 28 angibt, wird seine niedrige Ausgangsspannung Q durch das Gatter 131 invertiert, um ein zusätzliches Treibsignal auf das Leiternetzwerk zu geben. Dieses zusätzliche Signal schiebt die Analog-Näherung über die Null-Achse in positiver Richtung, wenn eine Umschaltung des Ausgangssignals des Schicberegisters 19 von der komplementierten Form in die nicht komplementierte Form erfolgt Das heißt, das zusätzliche, vom Gatter 131 gelieferte Signal führt dem Leiternetzwerk ein Signal zu, das den Schritt von — 'Λ auf +'/i auf der Leitung 28 darstellt

Faßt man die Polaritäts-Operation zusammen, so ergibt sich, daß das Fiipflop 119 für eine negative Digitalsignal-Näherung zurückgestellt ist. Sein hohes Ausgangssignal Q schaltet alle Galter 122 ab, so daß alle Gatter 121 niedrige Ausgangsspannungen an die Widerstände 26" liefern, I is sind jedoch alle Gatter 118 betätigt, und liefern niedrige oder hohe Ausgangsspannungcn an die Widerslände 26" in Abhängigkeit von hohen oder niedrigen Ausgangsspannungcn der entsprechenden Stufen des Registers 19. Wenn die Digital-Nähcrung positiv wird, schaltcidas Flipflop 119 um. Sein niedriges Ausgangssignal Q betätigt alle Gatter 122, so daß alle Gatter 121 niedrige oder hohe Ausgangsspannungen an die Widerstände 26" liefern in Abhängigkeit von niedrigen oder hohen Ausgangsspannungen der entsprechenden Stufen des Registers 19. Alle Gatter 118 sind jedoch abgeschaltet und führen den Widerständen 26' hohe Ausgangsspannungen zu.

Eine Ergänzung der gerade beschriebenen Polaritätsänderung ist ein Überlaufschutz für das Register 19. Es handelt sich dabei um einen Schutz, der dafür sorgt, daß das Register nicht sinnlos weiter nach links auf Grund eines außerordentlich großen positiven Analog-Eingangssignals schiebt. Zu diesem Zweck ist der Ausgang der höchsisielligen Stufe des Registers 19 über eine Leitung 132 und ein NAND-Gatter 133 in Fig. 2A mit einem Eingang des Gatters 110 in der Schwellenwertschaltung 13 verbunden. Wenn das Schieberegister 19 den Zustand mit nur 1-Werten erreicht, wird das hohe Ausgangssignal auf der Leitung 132 durch das Gatter 133 invertiert und schaltet damit das NAND-Gatter 110 ab, wodurch ein hohes Eingangssigi.al an das Flipflop 107 unabhängig vom Zustand des Codierer-Digitalsignals und unabhängig vom Zustand des Polaritäts-Flipflops 119 gegeben wird. Dadurch wird die Rechtsschie· beleitung am Ausgang des Flipflops 107 angesteuert und auf diese Weise die Einführung einer binären 0 in die höchststellige Stufe des Registers 19 veranlaßt, so daß die diskrete Analog-Näherung entsprechend verkleinert wird. Das nächstfolgende Bit im Ausgangssignal des Codierers bewirkt wiederum den Zustand mit nur 1-Werten, wenn die Amplitude des kontinuierlichen Analog-Eingangssignals sich ηκ it genügend verringert hat. Der Codierer schwankt dann weiterhin zwischen seinen obersten diskreten Amplitudenstufen, bis das Analog-Eingangssignal um einen genügenden Betrag in Richtung auf 0 kleiner wird.

Auf diese Weise wird eine zu große Eingangsspannung in der Näherung sowohl beim Codierer als auch beim Decodierer begrenzt. Zusätzlich stellt jedoch das Hin- und Herschwanken die Beibehaltung einer festen Beziehung zwischen den .Stufennummern der Digital-Naherung und der Codierer=Zeitbasis sicher, um eine Beschneidung der Auswirkungen von Übertragungsfehlern entsprechend der nachfolgenden Erläutertung zu erleichtern.

Das Ausgangssignal des Polaritäts-Flipflops 119 wird darüber hinaus sinnvoll ausgenutzt. Die Q- und Q-Ausgangssignale werden durch NAND-Gatter 136 und 137 in F i g. 2A invertiert und über Tiefpaßfilter an die Basen der Transistoren 70 und 71 in der Subtrahierschaltung 11 angelegt, um diese Transistoren mit Hilfe einer sehr niederfrequenten Rückkopplung in einen Bereich linca-

rer Betriebsweise zu bringen. Man beachte, daß die Signalrückkopplung über die Leitung 28 auf Grund eines Kondensators 72 eine Wechselstrom-Kopplung ist. Auch das Eingangssigna! ist wegen des Kondensators 69 wechselstromgekoppeit Der Gleichstromwcrt wird durch die über V 'Verstände 138 führenden Verbindungen hergestellt Jedes Tiefpaßfilter ist ein T-Filter mit zwei Reihen Widerständen 138 und 139 und einem Kondensator 140, der im Querweg zwischen dem Verbindungspunkt der Widerstände 138,139 und Erde liegt

Jedes Filter enthält außerdem einen Querwiderstand 141 zwischen dem Verbindungspunkt der Widerstände 138,139 des jeweiligen Filters und der negativen Spannungsquelle 59, um die nötige Vorspannung für die Transistoren 70 und 71 zu liefern. Diese Vorspannung bewirkt, daß die Ausgangssignale der Galler 136 und 137 etwa symmetrisch mit Bezug auf Erde zugeführt werden. Die Fiher haben eine obere Grcnzfrcqucnz deutlich unterhalb der niedrigsten Frequenz i*js Analog-Eingangssignals, so daß sie eine sogenannte »bangbang«-Servofunktion haben. Das bedeutet, daß sie die Codierer-Rückkopplungsschieife in Richtung auf eine Vorzeichenänderung der diskreten Analog-Näherung führen, wenn das Codierer-Eingangssigna! für eine zu große Zeit Null oder sehr klein wird. Die Servowirkung zwingt das System in einen Zustand, in welchem es die halbe Zeit positiv und die andere Hälfte negativ ist, so daß das reproduzierte Analogsignal Null ist, wenn der Sprecher schweigt.

In e'nem entsprechend den Darstellungen gemäß Fig.2A und 2B ausgelegten und betriebenen Codierer für Sprachsignale wurde der Taktoszillator 36 mit einer Frequenz von 256 kHz betrieben. Dabei wurden befriedigende Ergebnisse für Fernsprech-Wcitübertragungen erzielt, aber es wurde gefunden, daß sich subjektiv befriedigende Ergebnisse selbst dann ergeben, wenn die Oszillatorfrequenz auf einen Wert von 70 kHz verringert wurde.

Bei dem Ausführungsbeispiel wurden folgende Bauteile benutzt:

/?27	600 Ohm
R 26' und R 26"	2400 Ohm
/?48und R 49	330 Ohm
«55 und/? 57	1000 Ohm
/?58	2700 0hm
«62	2200 0hm
«67	1200 0hm
«68	560 0hm
«73 und «76	270 Ohm
«77	4700 Ohm
«78	2200 0hm
«79	1800 0hm
«86	5(-O Ohm
«87	4700 Ohm
«88	2200 0hm
«90	6K0 Ohm
«91	270 Ohm
«96	2200 Ohm
«97	8200 Ohm
«100	100 Ohm
« 102	6800 Ohm
IZ 139	1200 0hm
C37	0,1 Mikrofarad
C 60	100 Mikrofarad
C 69	5 Mikrofarad
C 83	0.007 Mikrofarad

C92 C140	1 Mikrofarad 100 Mikrofarad
T52, Γ53 Γ70, 771 Γ82. T98	Western Electric Typ 66 F
Γ66, T80, Γ89	Texas Instruments Typ 2N 4121
NAND-Gatter m. 1 Eingang	Texas Instruments SN 7404
NAND-Gatter m. 2 Eingängen	Texas instruments SN 7400
NAND-Gatter	Texas Instruments
Schieberegister D-Flinflnns	Texas Instruments SN 74198 Texas Instruments SN 7474.

Die Schaltungen in der Empfangsstation einer Nachrichtenübertragungsanlage zur Decodierung von Differenz-Pulscodesignalen, die von dem Codierer gemäß F i g. 2A und 2B geliefert werden, sind den Rückkopplungsschaltungen des Codierers ähnlich und daher nicht noch einmal gezeigt. Demgemäß ergibt die Pulscode-Signaifolge im Codierer eine Richtungssteuerinformation für das Schieberegister des Decodierers und stellt außerdem ein Eingangssignal für eine Polaritäts-Logik-Schaltung dar, die beispielsweise der Logik 116 in Fig. 2B entspricht. Das Ausgangssignal dieser Logik liefert ein Vorzeichen-Eingangssignal an einen Digital-Analogwandler. wenn das Analogsignal entsprechend Fig 2B im Decodierer reproduziert wird. Es werden jedoch keine Ausgangssignale der Logik im Decodierer zur Erzielung eines »bang-bangw-Servobetriebs oder zur Invertierung der digitalen Signalfolge benötigt.

Fig. 3 zeigt überlagerte Kurvendiagramme für ein kontinuierliches Analog-Eingangssignal des Codierers und ein diskretes Analog-Näherungssignal. Die Kurvendiagramme zeigen Amplitudenwerte mit einem linearen Maßstab mit willkürlichen Einheiten in Abhängigkeit von der Zeit. In den überlagerten Diagrammen lassen sich eine Anzahl von interessanten Eigenschaften beobachten. Beispielsweise ergibt sich, daß die Schrittgrößen der drkreten Analog-Näherung für Amplituden nahe der Null-Achse am kleinsten sind und mit ansteigender Amplitude größer \ ?rden, beispielsweise n.tt den Einheiten '/,, I-'/j. 4','i, 9V), 20'/) usw. Dadurch wird die oben in Verbindung mit der Betriebsweise des Schieberegisters 19 erläu'ertc Digital-Kornpandierung wiedergegeben.

Man erkciinl außerdem, daß ausgehend von links, d. h. vom Zeitpunkt 0 im Diagramm, das kontinuierliche Analog-Signal bei den anfänglichen Enischeidungs¹-

bo Zeitpunkten größer ist als die Näherung. Diese wird schrittweise bei jedem Abtastzeitpunkt größer bis zum vierten Abiastzeitpunkt, der mit 11 beginnt. Zu diesem Zeitpunkt liegt die diskrete Näherung vor der Zeit 11 oberhalb der Analog-Eingangsspannung, trotzdem aber

b5 geht die Näherung schrittweise nach oben. Dies ergibt sich daraus, daß das integrierte Fehlersignal von früheren Abtastperioden, wenn das kontinuierliche Analog-Signal das größere war, nicht unmittelbar innerhalb der

verhältnismäßig kurzen Zeit vor dem Zeitpunkt /1, in welchem es kleiner war. ausgeglichen wird. Diese Betriebsweise stellt sicher, daß der Mittelwert des diskreten Signals gleich dem mittleren kontinuierlichen Analogsigna! ist. Ein ähnlicher Ausschlag der Näherung in der falschen Richtung tritt in negativer Richtung zum Zeitpunkt r2 auf. Weitere anscheinend falsche Ausschläge in der einen oder anderen Richtung ergeben sich auch an mehreren anderen Stellen im Diagramm. Diese Ausschläge stellen unterschiedliche Beispiele der oben in Verbindung mit F i g. 1 für langsame Eingangssi gnale erwähnten dreistufigen Inierpolicrung dar.

Zum Zeitpunkt tZ zeigt sich, daß das Analog-Eingang5signal beginnt, auf Amplituden anzusteigen, die im Mittel oberhalb 40 liegen. Hier zeigt sich wiederum die dreistufige Interpolierung, da die diskrete Näherung des Codierers sich normalerweise zwischen den Schrillen von 4-1²/, und 84'/, Amplitudcncinheitcn für ein solches Analogsignal bewegt. Gelegentliche negative Ausschläge außerhalb dieser Amplitudenpegel auf den Pegel 2O'/j, beispielsweise der Ausschlag zum Zeitpunkt /3, sind jedoch erforderlich, um den Mittelwert der Näherung dichter an das kontinuierliche Analog-Eingangssignal heranzubringen.

Zwischen den Zeitpunkten /4 und i5 liegt ein Abschnitt möglicher Instabilität des Codierers nach dem Ausschlag der diskreten Näherung auf den Pegel 84'/j, während das Anal« ^signal auf einem Pegel mit etwa 30 Einheiten bei negativer Steigung war. Es besteht zwar die Möglichkeit, daß der Ausschlag zwischen den Zeitpunkten 14 und f 5 eine kompliziertere Ausdehnung der dreistufigen Interpolierung zwecks Ausgleich des oben erwähnten positiven Ausschlags ist. es könnte aber ebenso eine Instabilität der Codierer-Operation vorliegen. Seibit nti iciüigenanfiien Fail zeigt sich aber, daß der Codierer sich schnell von der möglichen Instabilität in einer Zeitspanne von nur etwa 5 Abtastzeiten erholt. Dies ist eine verhältnismäßig kurze Zeit im Vergleich zu der Nyquist-Periode des Analog-Eingangssignals. Erfahrungen mn dem dargestellten Codierer haben gezeigt, daß Ausschläge entsprechend denen zwischen den Zeitpunkten /4 und f 5 selten für das angegebene Analogsignal auftreten, daß sie aber unter der Annahme einer Instabilität den schlechtesten festgestellten Fall wiedergeben. Außerdem werden solche Ausschläge im Tiefpaßfilter 32 geglättet und sind im reproduzierten Sprachsignal am Ausgang des Decodierers nicht hörbar.

F i g. 4 zeigt überlagerte Kurvendiagramme zum Vergleich der dreistufigen Interpolierung des Codierers nach der Erfindung mit einer zweistufigen Operation, die sich für gewisse bekannte 1-Bit-Codierer ergibt Bekannte Deltamodulations-Codierer besitzen die Fähigkeit, einen Rückkopplungs-Akkumuiator zu veranlassen, die Eingangs-Amplitude zu überschreiten oder zu unterschreiten, sie sind aber nicht in der Lage, den Codierer zu veranlassen, auf einem gegebenen Signalzustand zu verharren. Demgemäß sind sie nicht fähig, ein konstantes oder sich langsam änderndes Analog-Eingangssignal genau zu reproduzieren, das einen Mittelwert über ein Nyquist-Intervail besitzt, welches sich von dem Mittelwert der beiden benachbarten Näherungsstufen des Codierers unterscheidet Bekannte Codierer haben auf einer Vielbit-Gnindiage gearbeitet, um eine Zeitinterpoiierung verwenden zu können, damit eine genaue Darstellung eines analogen Eingangssignals über einen großen Amplitudenbereich möglich ist

Fig.4 zeigt gestrichelt ein Kurvendiagramm, das durch einen Codierer unter Verwendung einer Integralion im Vorwiirts-Signalweg und ein Viclbii-Digilalausgangssignal erzeugt wird, bei dem die Codicrcr-Nähcrung veranlaßt werden kann, auf jede angegebene Stufe zu gehen oder dort zu bleiben. Es handelt sich um eine zweistufige Interpolierung. In Fig.4 ist ein konstantes Anaiog-Eingangssignai mit 2,75 Amplitudeneinheiten mit der weiteren Annahme vorausgesetzt, daß der Viclstufen-Codierer zwischen den benachbarten Amplitudenwerten 2 und 4 entsprechend einer gleichmäßigen Näherung hin und her gehen kann. Es wird außerdem angenommen, daß die zweistufige Darstellung für eine Abtastperiode gilt, die zwei Zyklus-Zeiten auf der Zeitachse in Fig.4 einnimmt Bei dieser Darstellung ergibt sich, daß die zweistufige Näherung zwischen den Stufen

π mil /wci und 4 hinhciicn in jeder Abtastzeil hin- und zurückgeht mit Ausnahme der Zyklus-Zeiten 10 und Ib. Don bicibi ti ic riätitrung iiuf licr Stufe mi! /vves i'.inhci ten. um den Mittelwert der Näherung von 3 auf 2.75 herabzusetzen.

Im Gegesatz dazu gibt die ausgezogene Kurve in Fig. 3 die dreistufige Interpolierung durch den Codierer gemäß F i g. 2 wieder. Bei diesem Codierer zwingt die kombinierte Verwendung einer Integration im Vorwärts-Weg und einer Richtungsbefehl-Frequenz gleich der Schiebe- und Abtastfrequenz die diskrete Analog-Näheruft^, sich in jedem Abtastzeitpunkt unabhängig von der Änderungsgeschwindigkeit des Analog-Eingangssignals zu ändern. Außerdem wird der Codierer veranlaßt, auf dreistufige Weise zu arbeiten. Zur Erläuterung der F i g. 4 kann der dreistufige Codierer die Näherungsstufen 1, 3 und 5 annehmen, die den für den zweistufigen Codierern angenommenen Stufen 2 und 4 benachbart sind. Diese angenommenen Stufen geben eine gleichförmige Codier-Regel statt einer kompandiertcr. Codier-Rege! wieder, um den Vergleich in der F i g. 4 zu vereinfachen, aber das Prinzip der dreistufigen Inierpolierung gilt in beiden Fällen.

Der dreistufige Codierer wird mit einer höheren Abtastfrequenz wie der zweistufige Codierer betrieben, so daß er eine Abtastperiode für jede Zykluszeit auf der Zeitachse gemäß Fig.4 besitzt. Die höhere Abtastfrequenz ist ein ausgleichender Aufwand, um eine vergleichbare Rauschgüte und die Einfachheit eines 1-Bit-Codicrers ohne den komplizierten Aufwand eines Vielbit-Codierers zu erzielen. Wegen der oben erläuterten Taktfrequenzbeziehungen muß der Codierer die diskreten Näherungsstufen zu jedem Abtastzeitpunkt ändern. Da es sich um eine 1-Bit-Operation handelt, muß die Näherung entweder nach oben oder nach unten gehen.

Bei dieser Betriebsweise umfaßt der dreistufige Codierer nach der Erfindung zu Anfang das analoge Eingangssignal zwischen den Stufen mit einer und drei Ein heilen. Gelegentlich jedoch, beispielsweise zu den Zykluszeiten 3, 7 und 13 springt der Dreistufen-Codierer von der Stufe mit drei Einheiten auf die Stufe mit 5 Einheiten für eine Abtastzeit, um die Auswirkungen des Umstandes auf den diskreten Näherungs-Mittelwert auszugleichen, daß das Analog-Eingangssignal mit Z75 Einheiten sehr dicht am Näherungswert mit 3 Einheiten ist

F i g. 5A bis 5G zeigen die Diagramme, die zusätzliche Merkmale des Codierers nach Fig.2 erläutern. Entsprechend diesem Merkmal der Erfindung ist die Codierer-lnvertierlogik, die die Gatter 108, 109 und 110 (F i g. 2A) enthält in den Vorwärts-Signaiweg des Codierers innerhalb der Rückkopplungsschleife eingeschaltet Es v/urde gefunden, daß bei dieser Anordnung die Logik die Neigung hat die Auswirkungen von Über-

iragungsfchlcrn zu verringern, d. h., solcher Fehler, die durch äußere Einflüsse auf das Digitalsignal zwischen dem Codierer und dem Decodierer einwirken können. Übertragungsfehler innerhalb des Codierers oder Decodicrv^ treten selten auf und haben nur sehr kurzzeitige Einflüsse, die vernachlässigbar sind. Die Inverlierlogik erfüllt also auf digitale Weise die Funktion eines Leckwiderstandes in einem Analog-lntc^-ator. Der Leckwiderstand führt dazu, daß solche Übertragungsfehlcr in einer begrenzten Zahl von Bit-Zeiten verschwinden, statt daß sie eine dauernde Verschiebung zwischen der Analog-Näherung im Codierer und Decodierer bewirken.

Fig. 5A zeigt ein kontinuierliches Analogsignal und überlagert die diskrete Analog-Näherung, die von dem F i g. 5E im Vergleich zu dem in Fig. 5B jedesmal dann komplementiert ist, wenn das Analog-Eingangssignal die Null-Achse kreuzt. Fig.5G zeigt als ausgezogene Kurve die gewünschte diskrete Analog-Näherung, die durch die Digital-Information gemäß Fig.5E erzeugt wird.

F i g. 5F gibt die gleiche Information wie F i g. 5E wieder, enthält aber 'zusätzlich die beiden Übertragungsfehler /u den Zeitpunkten 11 und / 3. die bereits in Verbindung mit F i g. 5C erwähnt worden sind. Der Fehler zum Zeitpunkt i3 erscheint jedoch als Änderung von dem Binärwert I auf den Binärwert 0 im Hinblick auf die Komplcmentierung. die aufgetreten ist, nachdem das Analog-Eingangssignal die O-Amplitude zum erstenmal

15 gekreuzt hat. Diese fehlerhafte Digitalinformation er· Codierer gemäß Γ i g. 2A urid 2B erzeugt v.ird. Auch bei zeugt eine Anslog-Näherung, die der gestrichelten Kur-

dieser Darstellung ist wiederum zur Vereinfachung eine lineare Codier-Regel statt einer kompandierten Regel angenommen worden. In beiden Fällen ist jedoch hier die betrachtete vorteilhafte Fehlerverringerung im wesentlichen die gleiche. Die diskrete Analog Näherung ist ebenfalls die gleiche, d. h- die gewünschte, in den Fig. 5D und 5G gezeigte Näherung. Fig. 5B zeigt in Form binärer 1 - und O-Werte den Inhalt der Ausgangssignalfolge des 1-Bit-Codierers ohne Fehler. Diese würde zu der schrittförmigen Analog-Näherung gemäß F i g. 5A in einem Codierer führen, in welchem die genanntInvertierlogik beispielsweise in den Links-Rechts-Richtungssteuerleilungen 21' des Rückkopplungsweges statt in den Vorwärts-Signalweg des Codierers eingeschaltet ist. Das heißt, die digitale Rückkopplungsintegration weist keine Leckfunktion auf. Der Polaritätsumkehreffekt wird dann für bipolare Signale verwirklicht, nicht aber der Fehlervprringprungseffekt. F i g. 5C zeigt die gleiche Information wie F i g. 5B, zusätzlich aber zu den Zeitpunkten /1 und / 3 Übertragungsfehler, die eine binäre 0 in eine binäre 1 umgeändert haben.

Fig. 5D erläutert mit dem gestrichelten Kurvendiagramm »Fehlerhaftes Signal« den Einfluß der in F i g. 5C gezeigten Übertragungsfchler auf einen Codierer, der die gewünschte Leckfunktion weder in analoger noch in digitaler Form besitzt. Das Fehlersignal zum Zeitpunkt /2 bewirkt also, daß die Analog-Näherung nach oben statt nach unten wie im Fall des gewünschten Signals gehl. Diese Verschiebung zwischen dem fehlerhaften Signal und dem gewünschten Signal dauert ohne irgendeine Leckfunktion dauernd an. Beim Auftreten des zweiten Übertragungsfehlers zum Zeitpunkt 13, der vom gleichen Typ wie der erste Fehler zum Zeitpunkt /1 ist, nimmt die Verschiebung zu. Üblicherweise treten solche Fehler in einer Anlage so auf, daß sie die im Decodierer erzeugte diskrete Analog-Näherung beeinflussen, nicht aber die im Codierer erzeugte Näherung. Demgemäß ergibt sich eine Verschiebung der dargestellten Art zwischen diesen beiden Näherungen. Solche Verschiebungen können zu Rauschstörungen in einem im Decodierer reproduzierten Analogsignal führen, insbesondere, wenn wie in Verbindung mit der vorliegenden Erfindung eine kompandierte Codier-Regel benutzt wird.

Fig. 5K zeigt in Form binärer 0- und 1-Werte das 1 -Bit-Ausgangssignal des Codierers gemäß F i g. 2Λ und 2B. bei dem die Invertierlogik im Vorwärls-Signalweg des Codierers vorhanden ist Das Diagramm enthält die gleiche Information wie in F i g. 5B mit den Änderungen, die die unterschiedliche Lage der Inverierlogik wiedergeben. Man erkennt demgemäß, daß das Digitalsignal in ve in Fig. 5G er.lspricht. Nach dem 11-Fehler ist also eine Verschiebung zwischen der Kurve für das fehlerhafte Signal und der Kurve für das gewünschte Signal vorhanden. Zum Zeitpunkt I 2, also nach der Kreuzung des Analogsignals in den Bereich negativer Amplituden, bringt die Invertierung in der Logik die beiden Näherungskurven zur Deckung. Bis zum Auftreten des zweiten Fehlers zum Zeitpunkt i3 findet keine weitere Ver-Schiebung statt. Der Einfluß des zweiten Fehlers wird auf entsprechende Weise zum Zeitpunkt i4 nach der nächsten Nullachsenkreuzung des Analog-Eingangssignals gelöscht. Es wurde gefunden, daß diese kurzzeitigen Verschiebungen als Ergebnis von Übertragungsfehlern im Diagramm gemäß F i g. 5G für das menschliche Ohr nicht wahrnehmbar sind, wenn die Abtastfrequenz hoch und die Fehlerhäufigkeit kleiner als etwa 1 Fehler in einer Sekunde ist.

Man erkennt, daß in den F i g. 5A und 5D die Amplitudenskala von einem Amplitudenwert Null nach oben läuft, der wenigstens so niedrig liegt wie der maximal zu erwartende negative Ausschlag des Analog-Eingangssignals, statt daß ein mittlerer Wert im Variationsbereich des Analogsignals gewählt ist. In F i g. 5G erstreckt sich jedoch der Maßstab in positiver und negativer Richtung von einem Amplitudenwert Null innerhalb des Variationsberciches des kontinuierlichen Analogsignals gemäß Fig. 5A. Dieser Maßstabsunterschied hat den Zweck, die Erläuterung des Einflusses zu erleichtern.

den die Lage der digitalen Invertierlogik gemäß Fig. 2A und 2B hat. Durch einen Vergleich der Kurven in F i g. 5A und 5B erkennt man, daß eine binäre 1 in der digitalen Signalfolge immer dazu führt, daß die Digital-Näherung sich in positiver Richtung bewegt, unabhängig davon, ob das Analog-Eingangssignal oberhalb oder unterhalb der dargestellten Achse innerhalb des Variationsbereiches für das kontinuierliche Analogsignal liefert. Auf entsprechende Weise bewirkt in Fig. 5A eine binäre 0 immer, daß die Näherung sich in negativer Richtung bewegt. Das gleiche gilt für F i g. 5D. In F i g. 5G erkennt man jedoch durch einen Vergleich der Kurvendiagramme mit dem Diagramm in Fig.5E, daß die Einschaltung der in F i g. 2A und 2B gezeigten digitalen Invertierlogik in den Vorwärts-Signalweg jetzt dazu

μ führt, daß eine binäre 1 in der digitalen Signalfolge die Digiial-Näherung weg von der mittleren Bezugsachse des kontinuierlichen Analogsignals bewegt, unabhängig davon, ob die Näherung sich oberhalb oder unterhalb der Achse befindet. Auf entsprechende Weise bewegt

b5 eine binäre 0 die Analog-Näherung immer in Richtung auf die gleiche Analog-Bezugsachse. Demgemäß sagt man gelegentlich, daß die Rückkopplungssignaie im Codierer gemäß F i g. 2 eine innerhalb des Bereichs liegen-

de Signalgabe für die Schaltungen der Rückkopplungsakki>mulation bewirken, da die Einwirkungen binärer 1- und O-Signale sich auf eine Amplitudenachse beziehen, die innerhalb des Variationsbereiches des Analogsignals liegt. Entsprechend wird gelegentlich für die hypothetisch abgeänderteCodierer-Ausführung gemäß F i g. 5A und 5D gesagt, daß die Rückkopplungssignale eine außerhalb des Bereiches liegende S'gnalgabe bewirken, da sie den Rückkopplungsakkumulator mit Bezug auf eine Achse ansteuern, die außerhalb des Amplitudenbereiches des Analog^Eingangssignals liegen.

Hierzu 5 Blatt Zeichnungen

Claims

599 Patentansprüche:

1. Differenz-Pulscodesignalcodierer,

mit einer Analog-Subtrahierschaltung (11)₁ die einen ersten Anschluß zur Aufnahme eines in digitale Form umzuwandelnden Analog-Eingangssignals besitzt,

einer Integratorschaltung (12) die auf das Ausgangssignal der Analog-Subtrahierschaltung anspricht, einer digitalen Quanlizierschaltung, die eine periodisch arbeitende Schwellenwertschaltung (13) zur Erzeugung eines Ausgangsimpulses bei jedem Errcichen einer vorbestimmten Schwellenwcrtamplitudc durch das Ausgangssignal der Integratorschaitung π aufweist, derart, daß ein Impulsvorhanden- oder ImpuIsnichtvorhanden-Zustand des digitalen Ausgangssignüi;, ein Ansteigen oder Abfallen des Analog-Eingangssignals angibt, und mit einer auf das digitale Ausgangssignal ansprechenden Rückkopplungsschaltung (19, 25), die eine analoge Näherung des digitalen Ausgangssignals an einen zweiten Anschluß (28) der Anaiog-Subtrahierschaltung anlegt, dadurch gekennzeichnet,
daß die Rückkopplungsschaltung einen Digital-Akkumulator (19) aufweist, der reversibel so betrieben wird, daß er bei dem Impulsvorhanden-Zusiand des digitalen Ausgangssignals inkrementiert und bei dem Impul! -iditvorhanden-Zustand des digitalen Ausgangssignals dekrementiert. und einen an den jo Digital-Akkumulator angekoppelten Digital-Analogwandler (25), der eine Ana'og-Darstellung des Akkumulatorinhaltes an den zweiten Anschluß (28) der Analog-Sublrahierschaltung gibt.

2. Codierer nach Anspruch I. dadurch gekennzeichnet, daß die Schwellenwertschaltung (13) eine 1-Bit-Triggerschaltung ist. und der Digital-Analogwandler (25) Schaltungen (26, 27) aufweist, um jede Summierung im Akkumulator in ein Analogsignal umzuwandeln, dessen Amplitude dem Binärwert d"r Summierung entspricht.

3. Codierer nach Anspruch 2. dadurch gekennzeichnet, daß der Digital-Akkumulator Einrichtungen aufweist, um die Summierung entsprechend einem kompandierien Binär-Codiersystem zu bilden. wodurch die Triggerschaltung (13) mit einer Taktfrequenz arbeitel, die wenigstens gleich dem Produkt der Nyquist-Frequenz für die erwarteten Analog-Eingangssignale und der Anzahl von Ampliludenintervallen je Abschnitt eines in Abschnitte unterteilten Pulscode in dem kompandierten Codier-Syslcm ist.

4. Codierer nach Anspruch 3. dadurch gekenn zeichnet, daß der Digital Akkumulator ein rcvcrsi bles Schieberegister mit Steuereinrichtungen auf v> weist, um in Abhängigkeit von dem Impulsvorhan den- oder Impulsnichlvorhanden-Zustand des digitalen Ausfvingssij: iah in der einen oder der anderen Richtung zu arbeiten.

5. Codierer nach Anspruch 4, dadurch gekennzeichnet, daß das Schieberegister (19) Vorsparinungseinrichtungen (113 bzw. 112) aufweist, um binäre 1-Werte in die niedrigststellige Stufe bei einer Schieberichtung und binäre O-Werte in die höchststellige Stufe bei der anderen Schiebeeinrichtung einzuführen.

Die Erfindung betrifft einen Differenz-Pulscodesignalcodierer mit einer Analog- Subtrahierschaltung, die einen ersten Anschluß zur Aufnahme eines in digitale Form umzuwandelnden Analog-Eingangssignals besitzt, einer Integraiorschaltung, die auf das Ausgangssignal der Analog-Subtrahicrschaltung anspricht, einer digitalen Quantizicrschaitung, die eine periodisc. α arbeitende Schwellenwertschaltung zur Erzeugung eines Ausgangsimpulscs bei jedem Erreichen einer vorbestimmten Schwcllenwcrtamplilude durch das Ausgangssignal der Integratorschaitung aufweist, derart, daß ein Impulsvorhandcn- oder Impulsnichtvorhandcn-Zusland des digitalen Ausgangssignals ein Ansteigen oder Abfallen des Analog-Eingangssignal* angibt, und mit einer auf das digitale Ausgangssignal ansprechenden Rückkopplungsschahung. die eine analoge Näherung des digitalen Ausgangssignals an einen /wehen Anschluß der Analog-Subtrahierschaltung anlegt.

Seit der Schaffung der Deltamodulation wurden über viele |ahrc beträchtliche Anstrengungen unternommen, die Realisierung der möglichen Vorteile auf Grund der relativen Einfachheit von Codierern und Decodierem unter Verwendung des Deltamodulationsprinzips zu vereinfachen. Bei der Codierung nach Art der Deltamodulation wird ein kontinuierliches Analog-Eingangssignal mit einer rückgekoppelten diskreten Analogsignal-Näherung des Eingangssignals in einem früheren Zeitintervall verglichen und das sich ergebende Fehlersignal zur Erzeugung eines digitalen Ausgangssignals abgetastet, das die Art der Differenz zwischen dem kontinuic rlichen und dem diskreten Analogsignal ausdrückt. Im Codierer-Rückkopplungswcg sowie im Decodierer einer Empfangsstation benutzt man irgendeine Art einer Analogsignalcrzcugung und .Signalintegration, um die diskrete Analog-Näherung aus dem digitalen Ausgangssignal zu erzeugen.

Die einfachsten Deltacodirrer (P"-'^!tps Research Rc ports. Band 7. 1952. Seiten 442 bis466) werden 1-Bit Co dierer genannt, da sie entweder omen Impulsvorhanden-Signal/ustand oder einen Impulsnichtvorhanden-Signalzustand liefern, um anzuzeigen, ob das Fehlersignal zum Abtastzeitpunkl positiv ist oder nicht. Üblicherweise wird im Rückkopplungsweg des einfachen 1-Bit-Codiercrs eine analoge Integration benutzt, und das Ausgangssignal nimmt in Abhängigkeit von jedem digitalen Ausgangssignal schrittförmig um einen gegebenen Betrag /u oder ab. Dieses System ist nicht in der Lage. Einzelheiten des analoger I mgangssignals aufzulösen, die kleiner sind als die Schriftgröße. Folglich müs-&-·η die Schritte sehr klein sein und demgemäß die Ablastfrcqucnz hoch. Eine Abtastfrequenz von 8 oder mehr MHz ist häufig erforderlich, damit das digitale Signal schnellen Änderungen der Analogsignale folgen kann, ohne daß eine Verzerrung auf Grund zu großer Steigerung auftritt. Es ist bekannt, daß bei solchen Ana-Iog-Integratorcn Schwierigkeiten auftreten, eine gute Symmetrie zwischen positiv- und ncgativgcrichtctcn Signalausschlagen aufrechtzuerhalten, die durch das digitale Eingangssignal des Integrators befohlen werden und von denen man annimmt, daß sie gleiche Größe besitzen.

Ein Abwandlung des einfachen Dellamodulationscodicrcrs ist ein Diffcrcnz-Codicrcr (Bell System Technical Journal, Sept. 1969, Seiten 2583 bis 2599), bei dem das Ausgangssignal eine Folge von Viclbit-Pulscodewörtcrn ist. jedes Wort gibt eine von einer begrenzten Zahl von unterschiedlichen Integrator-Schrittgrößen an, welche die Analogsignal-Änclcrungcn beschreiben