DE1910135C3 - Nichtlinearer Kodierer - Google Patents

Description

111 J_ 2 ' 2¹ ' 2·¹ ''' 2"

des maximaien Signalpegels sind, und eine Steuerschaltung zum Steuern eines von dem linearen Widerstandsnetzwerk erzeugten Signals vorgesehen.

Die Aufgabe der Erfindung besteht darin, einen solchen nichtlinearen Kodierer zu schaffen, dessen Kompandierungskennlinie in verhältnismäßig einfacher Weise geändert werden kann. Erfindungsgemäß wird hierfür vorgesehen, daß im lokalen Dekodierer des weiteren ein reversibles Schieberegister mit einer Reihe von Flip-Flop-Kreisen für eine hyperbolische Kompression vorgesehen ist, das von der Steuerschaltung durch Schiebeimpulse in Vorwärts- und Rückwärtsrichtung gesteuert wird.

Die Erfindung wird an Hand der Zeichnung erläutert, in der zeigt

Fig. 1 eine Darstellung einer logarithmischen Kompandierungskennlinie eines Kodierers,

F i g. 2 und 3 Schaltbilder einer bekannten Vorrichtung,

F i g. 4 ein Blockschaltbild eines Kodierers, der gemäß der Erfindung raisgestaltet werden kann,

F i g. 5 Darstellungen zur Erläuterung der Wirkungsweise eines Schieberegisters bei logarithmischer Kompandierung,

jo Fig.6 und 7 Schaltbilder eines Kodierers mit logarithmischer Kompandierung,

F i g. 8 eine Darstellung der hyperbolischen Kompandierungskennlinie bei der Erfindung,

F i g. 9 Darstellungen zur Erläuterung der Wirkungsweise eines Schieberegisters bei hyperbolischer Kompandierung nach der Erfindung und

Fig. 10 ein Schaltbild einer Ausführungsform nach der Erfindung.

Ein Beispiel eines bekannten stückweise linearen Kodierers ist in Fig. 2 dargestellt, und dieser Kodierer kann eine nichtlineare Kodierung gemäß 13 stückweise linearen Kennlinienabschnitten ausführen, wie dies durch CF13 in F i g. 1 dargestellt ist. In F i g. 2 ist mit 1 ein Summierverstärker, mit 2 eine Vergleichseinrichtung, mit 3 ein Bewertungs-Widerstandsnetzwerk zum Aufsuchen der Knickpunkte, mit 4 eine logische Schaltung zum Aufsuchen der Knickpunkte, mit 5 eine Dämpfungseinrichtung, mit 6 ein Bewertungs-Widerstandsnetzwerk zum Aufteilen jedes linearen Bereiches, mit 7 eine logische Schaltung zum Aufteilen des linearen Bereiches, mit 8 eine Matrixschaltung, mit 9 ein Eingangsanschluß und mit 10 ein Ausgangsanschluß bezeichnet. Der Aufbau der logischen Schaltung 4 zum Aufsuchen der Knickpunkte ist im einzelnen in Fig. 3 M dargestellt. In F i g. 3 bezeichnen G 1 bis G 25 Torkreise, FFl bis FF8 Flip-Flop-Kreise. D 2 bis D 8 Zeiteinstellimpulse, Comp Signale von der Vergleichseinrichtung 2, D Verzögerungskreise mit einem Bit und MATR eine Matrixschaltung 8. Die Fig. 2 und 3 zeigen einen nichtlinearen K-odierer zum Kodieren eines einzelnen analogen Signals in 8 Bits. Bei diesem Kodierer ist das erste Bit zum Diskriminieren der Vorzeichen der Signale, das zweite bis fünfte Bit zum Aufsuchen der Knickpunkte Und das sechste bis achte Bit zum Unterteilen des Bereiches verwendet- Das erste Bit ist in den F i g, 2- und 3 nicht dargestellt, jedoch werden die Vorzeichen der Signale diskriminiert, und die Ausgangsimpulse werden entsprechend dem Ergebnis der

Diskriminierung erzeugt. Nach dieser Diskriminierung der Vorzeichen werden die Signale gleichgerichtet, und die Werte der Signale werden durch eine Halteschaltung festgehalten. Der Ausgang dieser Halteschaltung kommt am Eingangsanschluß 9 der F i g. 2 an. Bei dem zweiten bis fünften Bit werden die Schaltungen 6 und 7 zum Aufteilen des Bereiches nicht betätigt, und das Bewertungs-Widerstandsnetzwerk 3 und die logische Schaltung 4 zum Auffinden der Knickpunkte werden betätigt. Zu diesem Zeitpunkt wird der Wert des Bewertungs-Widerstandsnetzwerkes 3 vorherbestimmt, so daß eine nichtlineare Kodierung ausgeführt werden kann. Wie sich aus F i g. 3 ergibt, wird die Auffindung der Knickpunkte durch eine umfangreiche logische Operation ausgeführt. Als nächstes werden bei dem sechsten bis achten Bit Knickpunktpegel, die in dem zweiten bis fünften Bit aufgefunden worden sind, durch die Dämpfungseinrichtung 5 und die Matrix 8 gehalten, und die lineare Kodierung wird durch das Bewertungs-Widerstandsnetzwerk 6 und die logische Schaltung 7 zum Aufteilen des Bereiches ausgeführt Bekannte Schaltungen für die lineare Kodierung können als Bewertungs-Widerstandsnetzwerk 6 und logische Schaltung 7 verwendet werden.

Der oben beschriebene stückweise lineare Kodierer hat jedoch die folgenden Nachteile.

1. Der Aufbau der logischen Schaltung ist kompliziert, wie es Fig.3 zeigt, und falls die Anzahl der stückweisen Linearitäten erhöht wird und der Grad der Annäherung verbessert wird, wird der Aufbau der logischen Schaltung noch komplizierter, und die Anzahl der Elemente steigt stark an.

2. Nur eine stückweise lineare Charakteristik, in der die Anzahl der Stellen zum Aufsuchen der Knickpunkte und die Anzahl der Stellen zum Aufteilen des Bereiches festgelegt sind und die logischen Kreise entsprechend den Stellen im voraus festgelegt sind, kann ausgeführt werden.

3. Falls e* versucht wird, die Art der stückweisen linearen Charakteristik zu ändern, wird es notwendig, die Widerstandswerte für die Erzeugung der Knickpunkte in der Breite der Änderung des Betrages der Dämpfung, die durch die Dämpfungseinrichtung der Fig. 2 ausgeführt werden kann, von n-juem festzulegen.

Anhand von Fig.4 wird ein Blockschaltbild eines Kodierers beschrieben, der gemäß der Erfindung ausgestaltet sein kann. In Fig.4 bezeichnen 1 einen Eingangsanschluß, 2 einen Verstärker, 3 einen Vollweggleichrichter, 4 eine Vergleichseinrichtung, 5 einen »Und«-Torkreis, der durch das Zeiteinstellsignal der ersten Stelle geöffnet wird, 6 eine Signalhalteschaltung, 7 ein lineares Widerstandsnetzwerk, 8 eine Tor- und Gedächt nisschalt^ng, 9 ein reversibles Schieberegister, 10 eine Vergleichsschaltung, 11 eine Steuerschaltung, 12 eine Ausganffs-Torschaltung und 13 einen Ausgangsanschluß. Zuerst werden die über den Eingangsanschluß 1 ankommenden Signale durch den Verstärker 2 mit einem vorgeschriebenen Pegel verstärkt, und dann wird das Vorzeichen der Signale durch die Vergleichseinrich* Hing 4 diskriminiert. Wenn die Signale z. B. positiv sind, wird ein PCM-Impüls erzeugt, und dieser Impuls geht über das »Und«-Tor 5 und das »Oderw^Tor 12 und wird zu dem Ausgangsanschluß 13 als ein Ausgang ausgesendet. Andererseits werden die verstärkten Eingangssignale durch den Gleichrichter 3 vollweg* gleichgerichtet und werden alle in z. B. positive Signale umgewandelt, Und diese Werte werden durch die Halteschaltung 6 gehalten. Der Ausgang der Halteschaltung 6 wird mit dem Vergleichssignal, das ein Ausgang des linearen Widerstandsnetzwerkes 7 ist, in der Vergleichseinrichtung 10 verglichen. Falls die Signale von der Halteschaltung 6 z. B. größer sind, wird ein PCM-Impuls erzeugt, und dieser Impuls läuft über die Torschaltung 12 und wird von dem Ausgangsanschluß 13 ausgesendet Andererseits wird die Steuerschaltung 11 in Abhängigkeit davon gesteuert, ob dieser PCM-Impuls erzeugt wird oder nicht, und diese Steuerschaltng steuert das reversible Schieberegister vorwärts und rückwärts. Ein geeignetes Vergleichssignal wird durch die Bewegung des reversiblen Schieberegisters erzeugt Als nächstes wird der Fall einer Charakteristik mit 13 linearen Stücken, wie dies durch CF13 in Fig. 1 dargestellt ist, unter Bezugnahme auf die Schaltung der F i g. 4, beschrieben. F i g. 1 zeigt zunächst zur Erläuterung ein Diagramm einer stückweisen linearen Charakteristik für die logarithmische Kompression von Eingangssignalen, die aber nich' Gegenstand der Erfindung ist

Je mehr die Knickpunkte erhöht werden, desto genauer kann die logarithmische Kurve angenähert werden, jedoch wird andererseits der Aufbau dieser Schaltrng sehr kompliziert In F i g. 1 bezeichnet die horizontale Achse die Eingangssignalpegel, und die vertikale Achse bezeichnet die Pegel der Ausgangskodes. CF5 zeigt eine Kennlinie mit 5, CFl mit 7, CF13 mit 13 und CF29 mit 29 linearen Stücken, S), 52,... sind die Knickpunkte. F i g. 5 (a) zeigt ein Verfahren zum Bewegen eines Schieberegisters mit einer Kennlinie mit 13 linearen Stücken zur Erreichung einer logarithmischen Kompandierung. Der Widerstandswert des linearen Widerstandsnetzwerkes LDN wird so vorherbestimmt, daß die Signale der Werte gleich '/2, (V2)². C/2)³... (¹/2)¹⁰ des maximalen Signalpegels erzeugt werden können. Als erstes wird ein Vergleichssignal des Pegels Sq4, d.h. des Pegels von V16, als zweite Stelle erzeugt. Dieser Pegel wird mit dem Signalpegel verglichen. Wenn der Signalpegel größer ist, wird der Pegel Sq 2, d.h. ein Pegel äquivalent ¹A, durch das örtliche Dekodiernetzwerk in der dritten Stelle erzeugt. Wenn der Signalpegel geringer ist wird ·5>'σ6, d.h. ein Pegel äquivalent '/m, erzeugt. Im Verfolg des Vorstehenden wird der Vorgang der Auswahl der Knickpunkte in derselben Weise ausgeführt (Fig. 1), bis die vierte Stelle erreicht ist. Der Knickpunktpegel, der in der vierten Stelle erzeugt wird, wird mit dem Signalpegel verglichen. Wenn der Signalpegel größer ist, bedeutet dies, daß der Signaipegel zwischen dem Knickpunktpegel und einem Pegel vorhanden ist, der gleich einem Vielfachen des Knickpunktpegels ist. Deshalb wird Hies, r iCnickpunktpegel in dem Register der Tor- und Speicherschaltung 8 gehalten, und der stückweise lineare Bereich oberhalb des Punktes wird linear geteilt. Falls andererseits der Signalpegel kleiner als der Knickpunktpegel ist. bedeutet dies, daß der Signalpegel zwischen diesem Knickpunktpegel und einem Knickpunktpegel vorhanden ist, der gleich '/2 des vorgenannten Knickpunktpegels ist. Deshalb wird in diesem Falle der Kriickpünktpegel zurückgestellt, und der Bereich der unteren Seite wird neuerlich linfcar unter Verwendung des '/2-Knickpunktpegels als Basis geteilt. Dies kann in einfacher Weise ausgeführt werden, indem ein reversibles Schieberegister betätigt wird, da ein lineares Widerstandsnetzwerk verwendet wird.

Fig.6 zeigt den Aufbau des in Fig.4 dargestellten Kodierers in weiteren Einzelheiten. Gemäß Fig.6

bezeichnet 7 das Widerstandnetzwerk, 8 die Tor^ und Gedächlnisschaltung, 9 das reversible Schieberegister, 10 die·Vergleichseinrichtung und 11 die Steuerschaltung nach F ig. 4 im einzelnen. Das Widerstandsnetzwerk zum Aufsuchen der Knickpunkte enthält eine Kombination von drei Arten von Widerständen 2r, r und mr, während das Widerstandsnetzwerk zum Teilen des Bereiches Widerstände mr, 2mr Und Amr enthält. In Fig.6 sind mit FFi bis FFiO Flip-FIop-Kreise bezeichnet, die ein reversibles Schieberegister bilden und so betätigt werden, wie dies durch die Pfeilmarkierung gezeigt ist. Bei dem oben beschriebenen Aufbau können die Flip-Flop-Kreise nicht nur als Schieberegister, sondern auch als Gedächtnisschaltung arbeiten. Mit + Eist eine Energieqelle bezeichnet und mit D i, DS, D 6. Dl und DS sind Stellenzeiteinstellimpuls-Eingangsanschlüsse bezeichnet D1 ist ein Einstelleingang, und D 8 ist ein Rückstelleingang. B bezeichnet die Bit-Zeitgabe. Ein Schalter zum Einschalten und Ausschalten des Bewertungs-Widerstandsnetzwerkes wird durch eine Kombination von Dioden DU, Di2, Di3 und Di4 gebildet. Wenn ein Flip-Flop-Kreis sich im Rückstellzustand befindet, ist die Diode D/2 »ein« und die anderen Dioden sind »aus«. Wenn der Flip-Flop-Kreis eingestellt ist, wird die Diode D/2 »aus«, und die Diode D/l wird »ein«. Demgemäß sind die Bewertungswiderstände r, 2r und mr verbunden, und eine Spannung wird zu der Vergleichsschaltung 10 über diese Wide'stände gegeben. Die Diode D/3 wird »ein«, wenn der Flip-Flop-Kreis eingestellt ist, und einer der Flip-Flop-Kreise FF8 bis FFlO zum Teilen des Bereiches wird eingestellt. Wenn diese Diode Di 3 »ein« wird, bedeutet dies, daß der erste Widerstand zum Teilen des Bereiches angeschaltet worden ist. Die beschriebene Anordnung kann eine logarithmische Kompression ausführen, und in diesem Falle ist der Bereichsteilpunkt, wie sich aus F i g. 1 ergibt, erhältlich, indem der Knickpunktpegel zu einem Pegel addiert wird, der gleich V2 dieses Pegels ist. Wenn z. B. der Knickpunkt S2 (¹A) gemäß Fig. 1 ist, befindet sich der erste Bereichsteilpunkt an dem Zwischenpunkt zwischen Ά und '/2, d.h. bei Ve. Dies bedeutet, daß Ve, was ^xli von ¹A ist, zu dem Knickpunktpegel von ¹A addiert wird. Dies kann durch eine Schaltung ausgeführt werden, welche die Diode D/3 enthält, wie dies F i g. 6 zeigt Schiebeimpulse in Rückwärtsrichtung werden von dem Tor G1 in der Steuerschaltung 11 erzeugt, und Schiebeimpulse in Vorwärtsrichtung werden von dem Tor C 2 erzeugt. Der Eingang D 8 des Flip-Flop-Kreises 11 ist der Einstelleingang, und D 6 ist er Rückstelleingang. Dieser Flip-Flop-Kreis führt die Steuerung so aus, daß die Tore G 1 und C 2 nur geöffnet werden können, während das reversible Schieberegister veranlaßt wird, eine Schiebeoperation. (DZ, D4, D5) auszuführen, und die Tore G i und G 2 können geschlossen werden, während der stückweise lineare Bereich geteilt wird (D 5, D 6, D 7). D 5 wird gleichzeitig für beide Erzeugungen der Knickpunkte und der Bereichsteilung verwendet Das Und-Tor G1', welches das Tor G1 hemmt, wird betätigt um zu verhindern, daß das Tor G1 nach rechts zu dem Zwecke geschoben wird, den Knickpunktpegel bei '/2 einzustellen, wenn der Pegel des gleichgerichteten Signals größer als '/2 ist

Signale, die über die Vollweggleichrichterschaltung 3 in F i g. 4 gelaufen sind, werden in der Vergleichseinrichtung 10 mit dem Vergleichspegel C/2)⁴ verglichen, der durch die Steuerung des Schalters des Widerstands-Netzwerkes durch den Flip-Flop-Kreis FF4, der bei der ersten Stelle eingestellt wird, erzeugt Worden ist. Das Ergebnis des Vergleiches in der Vergleichseinrichtung 10 wird in der Zeitspalte der D3'Stelle ausgesandt. Falls der Signälpegel größer ist, wird ein Signal von 1 ausgesandt, und das »UND« dieses Signals und der Bitzeitgabe und des Ausganges des steuernden FHp^ Fiop-Kreiscs FFi\ wird in dem Tor G2 erhalten, und die Information, die das Schieberegister veranlaßt, nach rechts bewegt zu werden, wird ausgesandt. Wenn umgekehrt der Signalpegel kleiner ist, wird das Tor G 1 geöffnet, und die information, die bewirkt, daß das Schieberegister nach links bewegt wird, wird ausgesandt. Die Schieberegister FFl bis FF7 werden im voraus verbunden, wie dies z. B. in F i g. 7 gezeigt ist, und zwar entsprechend der stückweise linearen Charakteristik, die realisiert werden soll. Deshalb werden, jedesmal, wenn ein Impuls von dem Tor G1 oder G 2 kommt, die Knickpunktpegel Si. 52, 53...so ausgewählt, daß die gewünschte polygonale Liniencharakleristik ausgeführt werden kann. Wenn der linear zu teilende Bereich sich letztlich in der Di-Stelle befindet, werden die Tore Gl und G 2 durch den steuernden Flip-Flop-Kreis FFIl daran gehindert, nach D 6 verschoben zu werden, und die Flip-Flop-Kreise FFl bis FF7 halten nun den letzten Knickpunktpegel. Die Flip-Flop-Kreise FF8 bis FFlO werden zum linearen Teilen des vorher bestimmten polygonalen IJnienbereiches während der verbleibenden 3 Bits verwendet. Dieser Vorgang ist vollständig derselbe wie der Vorgang eines üblichen linearen Rückkopplungskodierers. Nachdem die Kodierung während eines Kanals beendet ist und sie siebente Stellt in der oben beschriebenen Weise ausgesendet worden ist, werden letztlich die Flip-Flop-Kreise durch die achte oder neunte Stelle zurückgestellt, und die Vorbereitung für den nächsten Vorgang wird ausgeführt

Das reversible Schieberegister kann so aufgebaut sein, wie dies in F i g. 7 gezeigt ist Dieses Diagramm zeigt nur drei Stufen in dem Schieberegister, jedoch kann das gesamte Register ausgeführt werden, indem diese Einheitskreise verbunden werden. In F i g. 7 bezeichnen Gl, G2 ... G12 Torkreise, FFFlip-Flop-Kreise, 1 einen Eingangsanschluß der Schiebeimpulse in Vorwärtsrichtung und 2 einen Eingangsanschluß der Schiebeimpulse in Rückwärtsrichtung. Die Ausgänge werden von allen Flip-Flop-Kreisen abgenommen.

F i g. 5 (b) zeigt ein Verfahren zum Bewegen eines Schieberegisters zum Annähern einer logarithmischen Kurve mit sieben polygonalen Linien. Eine Kurve einer hyperbolischen Kompression nach der Erfindne ist in Fig.8 dargestellt Fig.8 zeigt ein Diagramm einer polygonalen Liniencharakteristik ähnlich der Fig. 1. In Fig.8 bezeichnet CVS fünf polygonale Linien, CVl sieben polygonale Linien, CV9 neun polygonale Linien und CVIl elf polygonale Linien. In diesem Fall sind die Stellen zum Aufsuchen der Knickpunkte nicht fest, aber in Abhängigkeit von den Pegeln der Signale unterschiedlich. Wenn z. B. ein Vergleichssignal mit einem Pegel, der dem Knickpunkt 51 entspricht in der zweiten Stelle erzeugt wird und es wird gefunden, daß das Signal, das durch den Haltekreis gehalten wird, größer ist wird ein Pegel entsprechend dem Knickpunkt 52 als dritte Stelle erzeugt Wenn aber dieses Signal kleiner ist werden die verbleibenden Stellen alle verwendet um einen Bereichsteilvorgang auszuführen, d. h. eine lineare Kodierung. Wenn dieses Signal größer als ein Vergleichssignal entsprechend dem Knickpunkt 52 in der dritren Stelle ist wird ein Pegel entsprechend

dem Knickpunkt S3 als vierte Stelle erzeugt. Wenn aber dieses Signal kleiner ist, werden die verbleibenden Stellen alle verwendet, Um einen Bereichsteilvorgang auszuführen; Eine polygonale Linierikömpfessiön nach der Erfindung kann, wie oben beschrieben, gemäß F i g. 8 ausgeführt werden. Dies kann in einfacher Weise durch die Verwendung des Kodierers nach der Erfindung ausgeführt werden, indem das Schieberegister, wie in F i g. 9 gezeigt, verschoben wird. F i g. 9 (a)

zeigt eine hyperbo'ische Charakteristik mit 9 linearen Stücken, und (b) zeigt eine hyperbolische Charakteristik mit 5 linearen Stücken. Die Schaltung der Fig. 10 enthält einen Tor- und Gedächtniskreis 8, ein reversibles Schieberegister 9 und einen Steuerkreis U. Mit FFl bis FF17sind Flip-F!öp-Kreise,mit Gt bis G35 Torkreise, mit D Verzögerungskreise mit einem Bit, mit d/dtbzv/. d Diffefenziefkfeise und mit 1 und 2 Schiebeimpulse bezeichnet.

Hierzu.6 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Nichtlinearer Kodierer, bei dem ein Eingangssignal gehalten, dieses mit einem aus einem lokalen Dekodierer kommenden Vergleichssignal verglichen, ein PCM-Irnpuls erzeugt, durch diesen ein folgendes, aus dem lokalen Dekodierer kommendes Vergleichssignal gesteuert, dieses mit dem Haltesignal verglichen und durch Wiederholung dieser Vorgänge die nichtlineare Kodierung durchgeführt wird, bei dem im lokalen Dekodir.rer ein lineares Widerstandsnetzwerk, in dem mehrere Widerstäinde so nebeneinander angeordnet sind, daß Signale erzeugt werden, deren Werte gleich

   1 1

   2 ■ 2² ' 2-¹ ""' 2"

   des maximaien Signalpegels, sind, und eine Steuerschaltung zum Steuern eines von dem linearen Widerstandsnetzwerk erzeugten Signals vorgesehen sind, dadurch gekennzeichnet, daß im lokalen Dekodierer des weiteren ein reversibles Schieberegister mit einer Reihe von Flip-FIop-Kreisen für eine hyperbolische Kompression vorgesehen ist, das von der Steuerschaltung durch Schiebeimpulse in Vorwärts- und Rückwärtsrichtung gesteuert wird.

   Die Erfindung betrifft einen nic.itlinearen Kodie^i-er und insbesondere einen stückweise linearen Kodierer. Bei einem PCM-Übertragungssystem werden verschiedene analoge Signale mit einer Abtastfrequenz abgetastet, die höher als ein Mehrfaches des Signalbandes der analogen Signale ist, und werden quantisiert und kodiert und dann zu einer Übertragungsleitung als PCM-Signa-Ie ausgesandt. Signale, die PCM-kodiert sind, haben im allgemeinen verschiedene Amplitudenverteilungen und deshalb ist es notwendig, um die analoge Amplitude mit einer bestimmten Anzahl von Kodes wirksam zu quantisieren, eine Anzahl von Kodes dem Bereich zuzuweisen, in dem die Amplitudenverteilung des analogen Verstärkungswertes dicht ist, und die übrigen Kodes dem Bereich zuzuweisen, in dem die Amplitudenverteilung weit ist.

   Das am meisten verwendete Verfahren der nicht linearen Kodierung benutzt einen Dioden-Komparxlor und weitet die Eingangssignale im voraus aus und kodiert diese Signale mit einem linearen Kodierer und führt somit eine Kompressions-Kodierung aus. Andererseits veranlaßt das Verfahren der stückweise linearen Kodierung den Kodierer selbst, eine nichtlituia re Charateristik zu erzeugen.

   Die Erfändung geht von einem lichtlinearen Kodierer aus, bei dem ein Eingangssignal gehalten, dieses nit einem aus einem lokalen Dekodierer kommenden Vergleichssignal verglichen, ein PCM*lmpuls erzeugt, durch diesen ein folgendes, aus dem lokalen Dekodierer kommendes Vergleichssignal gesteuert, dieses mit diirrt Haltesignal verglichen und durch Wiederholung diesier Vorgänge die nichtlineare Kodierung durchgeführt wird. Dabei sind im lokalen Decodierer ein lineares Widerstandsnetzwerk, in dem mehrere Widerstände so nebeneinander angeordnet sind, daß Signale erzeugt

   werden, deren Werte gleich