DE2124060C3

DE2124060C3 - Differentielles Codiersystem mit einem nichtlinearen Codierer

Info

Publication number: DE2124060C3
Application number: DE19712124060
Authority: DE
Inventors: Yukihiko Dipl.-Ing. Kawasaki Minezima
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1970-05-18
Filing date: 1971-05-14
Publication date: 1981-08-06
Also published as: JPS513466B1; DE2124060A1; DE2124060B2

Description

Die Erfindung betrifft ein differentielles Codiersystem mit einem nichtlinearen Codierer mit einem Komparator, der die Amplitude eines zu codierenden Abtastsignals mit der Amplitude eines Bezugssignals vergleicht und entsprechend der dabei auftretenden Differenz das Abtastsignal codiert, und mit einem lokalen Decodierer, der aus dem codierten Ausgangssignal des Komparators das Bezugssignal erzeugt. Differentiell bedeutet hier nicht die Bildung eines Differentials, sondern die Bildung einer Differenz.

Verschiedene Arten von Fernsehsignalübertragungssystemen mit hohem Wirkungsgrad sind bekannt,

ίο welche die Tatsache ausnutzen, daß spezielle Informationen in den Fernsehsignalen enthalten sind. Die Erfindung bezieht sich auf ein differentielles Codiersystem, das für die Verwendung in einem digitalen PCM-Übertragungssystem zum Übertragen von Fernsehsignalen oder verschiedenen Arten gleichartiger Signale mit hohem Wirkungsgrad geeignet ist

Ein differentielles PCM-System ist bereits als digitales Übertragungssystem dieser Art bekannt Dieses differ.entielle PCM-System nutzt die Tatsache aus, daß in den Fernsehsignalen die Korrelation zwischen benachbarten Bildelementen groß ist Bei diesem System werden Fernsehsignale mit einer konstanten Periode abgetastet, und das Differenzsignal zwischen dem neuen Abtastwert und dem vorangehenden Abtastwert oder dem vorhergesagten Wert des nachfolgenden Abtastwertes wird codiert, wodurch nach diesem System eine Übertragung derselben Qualität durch eine geringere Anzahl von Bits im Vergleich mit einem anderen Verfahren der direkten Codierung des Abtastwertes erreicht werden kann. Ein bekannter differentieller PCM-Codierer unter Verwendung eines Rückkopplungscodierers ist in F i g. 1 als Blockschaltbild gezeigt.

In F i g. 1 ist 4 ein Abtast-Haltekreis und 5 ist ein

Rückkopplungscodierer mit einem Komparator 7 und einem lokalen Decodierer 8, die durch bekannte Einrichtungen gebildet werden. Ein Ausgangssignal von dem lokalen Decodierer 8 wird dem Integrator oder Vorhersagekreis 9 zugeführt, von dem ein Näherungssignal (decodiertes Signal) 2 des Eingangssignals 1 erhalten wird. Das Differenzsignal 3 zwischen dem Näherungssignal 2 und dem Eingangssignal 1 wird zu dem Abtast-Haltekreis 4 gegeben, und das Ausgangssignal des Abtast-Haltekreises 4 wird im Codierer 5 codiert, und somit kann ein differentielles PCM-Ausgangssignal 6 erhalten werden.

Das differentielle PCM-System hat viele Vorteile und kann praktisch mit guter Wirkung verwendet werden, hat jedoch die folgenden drei Nachteile. Erstens: Dm den Wirkungsgrad des dynamischen Bereichs eines

so Codierers zu erhöhen, ist es erforderlich, den Überlastpunkt herabzusetzen. Falls aber Signale mit einer großen Änderung angelegt werden, kann dem Betrag der Änderung wegen der Überlastung des Codierers nicht gefolgt werden, und folglich tritt eine sogenannte Schleifenüberlastung auf. Zweitens: Beim Codieren des Amplitudenwertes nahe einem Ende des Amplitudenbereiches des Eingangssignals kann nur die Hälfte des dynamischen Bereichs des Codierers wirksam ausgenutzt werden, da der Codierer positive und negative Codiereigenschaften symmetrisch zueinander hat, wähernd die Polarität des Differenzsignals im wesentlichen auf eine der beiden Polaritäten beschränkt ist. Drittens: Die Gleichstromkomponente kann nicht ohne Anordnung einer besonderen Vorrichtung übertragen werden, da nur das Differenzsignal übertragen wird.

Es ist auch ein differentielles Codiersystem bekannt, bei dem die Größe des Unterschieds zwischen einem Eingangssignal und einem vorangehenden Codiersignal

codiert wird (deutsche Auslegeschrift 11 86 500).

Es ist auch ein adaptiver Deltamodulator bekannt, bei dem in Abhängigkeit des Eingangspegels ständig die Größe eines Signalschritts geändert wird (US-PS 34 97 624). Bei dieser bekannten Anordnung, die einen Komparator und einen lokalen Dekodierer aufweist, wird eine Nichtlinearität durch den Kode des Ausgangssignals bestimmt

Der Erfindung liegt die Aufgabe zugrunde, ein differentielles Kodiersystem zu schaffen, das eine Übertragung mit hohem Wirkungsgrad durch Bandkompression und/oder Ausschaltung von Redundanz ausführt Gelöst wird diese Aufgabe durch die Merkmale des Kennzeichens des Anspruchs 1. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Durch die erfindungsgemäße Ausbildung steuert der Vorhersagewert des Speicher- und Vorhersagekreises die nichtlineare Kode-Umsetzung des differentiellen Ausgangswortes.

Der Pegel eines zu codierenden Abtasti.Ignals wird somit aus dem Pegel des vorangehenden, bereits codierten Abtastsignals vorhergesagt, und die Kompandierungskennlinie, d. h. die nichtlineare Kennlinie für die Codierung, wird dem vorhergesagten Pegel angepaßt

Durch die Bandkompression und die Ausschaltung von Redundanz können die Kosten für die Übertragungsleitung verringert werden. Auch ist bei dem erfindungsgemäßen Codiersystem ein großer dynamischer Bereich vorhanden, der große Pegeländerungen des Abtastwertes aufnehmen kann.

Die Erfindung wird nachfolgend im einzelnen unter Bezugnahme auf die Zeichnung beschrieben, in der zeigt

F i g. 2 ein Blockschaltbild des Codierers einer Ausführungsform des Codiersystems der Erfindung,

Fig.3 und 4 Darstellungen von nichtlinearen Kennlinien zum Erläutern der Erfindung und

Fig.5 bis 8 Blockschaltbilder von Einzelheiten des Steuerkreises und des Speicherkreises des Codierers der F i g. 2.

Fig.2 zeigt einen Rückkopplungscodierer, bei dem die Erfindung angewendet wird. Ein Eingangssignal 1 wird abgetastet und durch einen Abtast-Haltekreis 4 gehalten, das Ausgangssignal von dem Abtast-Haltekreis 4 wird mit der Ausgangsspannung von dem lokalen Decodierer 10 in dem Komparator 7 verglichen, und das Vorzeichen der Differenz bestimmt der PCM-Ausgang 6. Der vorstehende Vorgang ist gleichartig dem Vorgang eines bekannten differentiellen Rückkopplungs-Codierers. Andererseits hat der lokale Decodierer 10 mit einem Steuerkreis 11 mit nichtlinearer Kennlinie, einem Digital-Analog-Konverter 12 und einem Speicher- und Vorhersagekreis 13 eine breite Kennlinie. In diesem lokalen Decodierer 10 wird der Betrag des vorangehenden Abtastwertes als digitaler Wert von dem Ausgangsende des Steuerkreises 11 mit nichtlinearer Kennlinie abgenommen, und dieser digitale Wert wird in dem Speicher- und Vorhersagekreis 13 gespeichert. Der Betrag eines bestimmten zu codierenden Abtastwertes, der dem vorangehenden Abtastwert nachfolgt, wird durch den Speicher- und Vorhersagekreis 13 vorhergesagt, und der Ausgang von dem Kreis 13 steuert den Steuerkreis 11 mit nichtlinearer Kennlinie, um eine nichtlineare Charakteristik zu erhalten, die für das Codieren des bestimmten Abtastwertes vorteilhaft ist. Tatsächlich kann der vorangehende Abtastwert auch als analoger Wert unter Verwendung des Digital-Analog-Konverters 12 abgenommen werden. In diesem Falle wird der durch die gestrichelte Linie in F i g. 2 gezeigie Weg verwendet Nur die Kompandierungsverstärkung A ist bisher als Parameter in der nichtlinearen Kennlinie enthalten gewesen, welche die Beziehung zwischen dem normalisierten Eingang des Codierers oder dem normalisierten Ausgang des Decodieres Y und dem normalisierten Ausgang des Codierers oder dem normalisierten Eingang des Decodierers X darstellt, jedoch ist im Falle des Codierers der F i g. 2 der vorhergesagte Wert B des

ίο bestimmten Abtastwertes auch als Parameter X enthalten, ykann ausgedrückt werden als Y — f(X, A, B), -1 < X, Y, B < 1, und dies zeigt eine Kurvengruppe, die um B geändert wird, auch wenn A konstant gehalten wird. Ein Beispiel dieser Kurvengruppe ist in F i g. 3 (a) gezeigt Die Kurve B=O zeigt die üblicherweise verwendete symmetrische Kompandierkennlinie und ergibt die Grundkennlinie dieser Kurvengruppe. F Ί g. 3 (b) zeigt die Beträge des Quantisierschrittes in den Fällen von B = O und B= B1 in F i g. 3(a) unter der Annahme, d. ß eine Codierung von 3 Bits ausgeführt wird. Wenn der Betrag des vorangehenden Abtastwertes als Wert von B verwendet wird, wird die Quantisierung desto feiner ausgeführt, je kleiner die Differenz zwischen dem vorangehenden Abtastwert und dem zu codierenden Abtastwert ist. Eine Codierung ist auch über den gesamten dynamischen Bereich der Eingangssignale möglich, und es kann gezeigt werden, daß eine für die Codierung von Fernsehsignalen geeignete Kennlinie erhalten werden kann.

Die Erfindung kann selbstverständlich auch wirksam bei anderen Signalquellen angewendet werden, indem die für diese Signalquellen geeigneten Kompandierungskennlinien ausgewählt werden. Das System nach der Erfindung ist des weiteren im wesentlichen ein PCM-Übertragungssystem, auch wenn die Kompandierkennlinie adaptiv geändert wird, und deshalb besteht ein weiteres Merkmal der Erfindung darin, daß die Gleichstromkomponente übertragen werden kann. Bei einem System, bei dem ein bestimmter Abtastwert vorbestimmt wird, indem der vorangehende Abtastwert ausgenutzt wird, treten immer die Probleme der Ausbreitung des Fehlers des decodierten Signals auf Grund des übertragenen Codefehlers und des Decodierfehlers auf Grund der Abweichung der anfänglichen Werte der Übertragung und des Empfangs auf, jedoch kann bewirkt werden, daß diese Fehler ausreichend schnell so weit konvergieren, als eine spezielle Kompandierungskennlinie nicht ausgewählt wird.

Bei der freien Änderung der optimalen Anpassung der Kompandierungskennlinie entsprechend dem Wert von B sind wesentlich kompliziertere Operationen oft erforderlich, und deshalb ist es aus praktischen Gesichtspunkten erwünscht, das Verfahren zu vereinfachen, während die Funktion, welche die Kennlinie ändert, wirksam ausgenutzt wird. Ein Beispiel des Verfahrens zum Erzeugen einer geänderten Kennlinie durch die parallele Bewegung, Expansion oder Kombination der Grundkurve B= 0 ist in F i g. 4 gezeigt. Der Fall von B = 0 in dem Beispiel der F i g. 4 wird erläutert.

Wenn B=Bi^O ist, wird zuerst die Kurve P'O'Q. die durch die parallele Bewegung der Grundkurve P'POQ'Q von O nach O' erhalten wird, ausgenutzt, und dann wird zusätzlich zu P'O'Q' das Intervall Q'Q der Grundkurve ohne Änderung ausgenutzt. Wenn B = 0 ist, wird vollständig derselbe Vorgang ausgeführt, jedoch muß in diesem Falle die Grundkurve in umgekehrter Richtung bewegt werden. Als Ergebnis des vorangehenden Vorgangs wird eine Kompandierungs-

kennlinie äquivalent zu der Kompandierungskennlinie, die um den Ursprung der Grundkurve erhalten wird, um Y = Bi erhältlich, welches der vorangehende Abtastwert oder der vorhergesagte Wert des zu codierenden Abtastwertes ist.

Bei dem oben beschriebenen, nichtlinearen Codiersystem der Erfindung nach Fig.2 werden bekannte Kreise als Abtast-Haltekreis 4, Komparator 7 und Digital-Analog-Konverter 12 verwendet, und deshalb werden diese Kreise nicht im einzelnen beschrieben. Nachfolgend werden der Steuerkreis 11 mit nichtlinearer Kennlinie und der Speicherkreis 13, welche die charakteristischen Merkmale der Erfindung zeigen, im einzelnen unter Bezugnahme auf F i g. 5 beschrieben.

In F i g. 5 ist 13 ein Speicher zum Speichern des vorangehenden Abtastwertes, und dies ist das einfachste Beispiel des Vorhersagekreises 13 der Fig 2. Der andere Teil der F i g. 5 ist äquivalent dem Steuerkreis 11 mit nichtlinearer Kennlinie nach F i g. 2. 21 ist ein Codiersteuerkreis, der in einem Rückkopplungskreis eines Kopplungscodierers vorgesehen ist, der im allgemeinen bei einer PCM-Übertragung verwendet wird. Als Beispiele dieses Codiersteuerkreises 21 können ohne Änderung die Steuerkreise verwendet werden, die in »The Bell System Technical Journal«, VoI 41, Nr. 1 (Januar 1962), S. 198 in F i g. 19 gezeigt sind. 22 ist ein Subtrahierkreis. Wie unten beschrieben wird, kann dieser Kreis z. B. so aufgebaut sein, wie dies in Fig. 7 gezeigt ist 23 ist ein Digital-Digital-Konverter, der die Grundkompandierungskennlinie auf das Signal gibt, und dieser Konverter kann, wie unten beschrieben werden wird, so aufgebaut sein, wie dies z. B. in F i g. 6 gezeigt ist. Bei dem in F i g. 5 gezeigten Beispiel werden die Eingangssignale von 4 Bits (untergeordnete Bitcodes) in Ausgangssignale von 7 Bits (übergeordnete Bitcodes) umgewandelt, wobei die 4 Bits entsprechend den Quantisierungspegeln gegeben werden, die durch gleiche Teilung der X-Achse der F i g. 4 in 16 Teile, (2⁴ = 16) erhalten werden und wobei die 7 Bits den Quantisierungspegeln der Y-Achse der Grundkompandierungskurve B = 0 in Fig.4 entsprechend den Quantisierungspegeln entsprechen. 24 ist ein Addierer und 25 ist ein Digital-Digital-Konverter mit einer Umwandlungsfunktion, die zur Umwandlungsfunktion des Digital-Digital-Konverters 23 umgekehrt ist Der Konverter 25 wandelt die durch 7 Bits dargestellten Quantisierungspegel auf der y-Achse in die Quantisierungspegel auf der X-Achse um, die durch 4 Bits gemäß der Kurve angenähert werden, die durch die gestrichelte Linie in F i g. 4 mit einer Kennlinie der Kurve B = 0 in F i g. 4 gezeigt ist 51 und 52 sind Schalter, die durch die Cbcfläüfsignale 26 von dem Subirahierkreis 22 erhalten werden.

Die Wirkungsweise der Schaltung der Fig.5 wird nun beschrieben. Der in dem Speicher 7 gespeicherte vorangehende Abtastwert wird als vorhergesagter Wert des zu codierenden Abtastwertes verwendet Dieser vorhergesagte Wert ist durch Codes von 7 Bits b' 1, b'2 bis b'7 äquivalent zu B1 in F i g. 4 dargestellt Diese Codes der 7 Bits werden in Codes von 4 Bits B'i, B'2, B'3, B'4 äquivalent zu dem Betrag von Bl-O' nach Fig.4 durch den Digital-Digiial-Konverter 25 umgewandelt und die Codes B'i, B'2, B'3, B'4 werden einem der beiden Eingangsanschlüsse des Subtrahierkreises 22 zugeführt Andererseits werden die Ausgangsimpulse Bi, B 2, 53, B4 von dem Komparator? der Fig.2 dem anderen Eingangsanschluß des Subtrahierkreises 22 über den Steuerkreis 21 zugeführt Somit werden Signale B"I, B"2, B"3, B"4, die durch Subtraktion von B' 1, B'2, B'3, B'4 von B1, 52, 53, 54 in dem Subtrahierkreis 22 erhältlich sind, dem Digital-Digital-Konverter 23 zugeführt. Der obenerwähnte Umwandlungsvorgang wird durch diesen Konverter 23 ausgeführt, so daß Signale 51, 52, S3, 54 schließlich in b"\, b"2 bis b"7 umgewandelt werden, die an dem Ausgangsanschluß des Konverters 23 erhältlich sind. Diese Umwandlungskennlinie ist

ίο äquivalent einer Kurve, die durch die parallele Bewegung der Kurve B = O der F i g: 4 um B1 — O' in Richtung der X-Achse erhalten wird. Ausgangssignale b"i, b"2 bis b"7 von dem Konverter 23 werden an einen der beiden Eingangsanschlüsse des Addierers 24 angelegt. Signale b'i, b'2 bis b'7 äquivalent zu öl, was der Inhalt des Speichers 13 ist, werden an den anderen Eingangsanschluß des Addierers 24 über den Schalter 52 angelegt, der im normalen Zustand »ein« ist, d.h., wenn kein Oberlauf in dem Subtrahierkreis 22 vorhanden ist Deshalb werden diese Signale miteinander in dem Addierer 24 addiert, und schließlich wird die Umwandlungskennlinie bei der Umwandlung vom Ausgang 51, 52, 53, B 4 des Steuerkreises 21 in den Ausgang b 1, b 2 bis b 7 des Addierers 24 äquivalent der Kurve P'O'Q', die durch die parallele Bewegung der Kurve P'OQ von 5 = 0 in F i g. 4 in Richtung der X-Achse um 51 - O' und in Richtung der Y-Achse um O - Bi erhalten wird.

Unter der Annahme, daß einerseits die tatsächlichen Eingangssignale im Gegensatz zur Vorhersage einen Wert haben, der stark von dem Wert abweicht d. h, die tatsächlichen Eingangssignale haben einen Wert im Bereich äquivalent zu Q'Q der F i g. 4, tritt ein Überlauf in dem Subtrahierkreis 22 auf. Wenn in diesem Faile der Überlauf aufgefunden wird, schalten Steuersignale 26 die Schalter 51 und 52 um. Als Ergebnis dieser Umschaltung des Schalters 51 werden Signale 51,52, 53, 54 dem Digital-Digital-Konverter 23 zugeführt ohne daß diese durch den Subtrahierkreis 22 gehen. Als Ergebnis der Umschaltung des Schalters 52 wird keine Addition in dem Addierer 24 ausgeführt. Es wird also weder eine Subtraktion noch eine Addition ausgeführt. Dies bedeutet, daß keine parallele Bewegung der Signale ausgeführt wird, und in diesem Falle wird die Digital-Digital-Umwandlung entsprechend der Kurve der nichtlinearen Grundkennlinie 5=0 ausgeführt Der Bereich von QQ'v/'nd deshalb nicht aus der Stellung der anfänglichen Bezugskurve, wie in Fig.4 gezeigt ist bewegt und als Ganzes kann die gewünschte Kennlinie,

so die durch P'O'Q'Q gezeigt ist für den gesamten dynamischen Bereich von X erhalten werden, wie dies in

Λ J

Ig.i νιαΐ gcatcn

Jeder Digital-Digital-Konverter 23 und 25 enthält wie in F i g. 5 gezeigt ist einen Stammkreis (oder einen digitalen Decodierer), der mit Ausgangsleitungen in derselben Anzahl wie die Pegel versehen ist die durch die Eingangscodes dargestellt werden, wobei Eingangssignale in diesem Digital-Digital-Konverter durch den Stammkreis umgewandelt werden, so daß Signale in den Ausgangsleitungen erzeugt werden können, und einen Matrixkreis, an den die Ausgangsleitungen des Stammkreises angeschlossen sind, wobei der Matrixkreis so aufgebaut ist daß umgewandelte Ausgangssignale entsprechend diesen Pegeln erzeugt werden können.

Dieser Konverter 23 ist im einzelnen in Fi g. 6 gezeigt Der Stammkreis enthält wie in F i g. 6 gezeigt ist, eine Kombination von »Und«-Toren und Invertern, und 16 Ausgangssignale 0, 1, 2 bis 15 werden durch die

21 24Q60

Kombination der Codes von B"\, B"2, B"3, B"4 der Eingangssignale (2⁴ = 16) erzeugt. Die Ausgänge 8 und 15 sind in der Zeichnung nicht gezeigt, jedoch ist dieser Stammkreis bekannt, und der Kreis für die Ausgänge 8 bis 15 kann in entsprechender Weise aufgebaut sein. Diese 16 Ausgangssignale werden der Matrix zugeführt, die entsprechend zusammengeschaltete Dioden enthält. Der Teil dieser Matrix entsprechend den Ausgängen 4 bis 15 ist nicht in der Zeichnung dargestellt, jedoch kann die Matrix in üblicher Weise aufgebaut sein. Eine

Signalquelle ist an einer Seite dieser Matrix vorgesehen, und deshalb werden Ausgangssignale »1« von den Teilen erzeugt, die mit Dioden versehen sind, und Ausgangssignale »0« werden von den Teilen erzeugt, die nicht mit Dioden versehen sind, wobei die Ausgangssignale »1« und »0« durch Ausgangsanschlüsse b"\, b"2 bis b"7 erzeugt werden. Deshalb werden bei dem Beispiel der F i g. 6 Signale B" 1, B"2, B"3, B" 4 in Signale b"\, b"2 bis b"7 in der folgenden Weise umgewandelt:

*B"\*	*B"2*	*"3	*B"A*	b"\	*b"2*	*b"3*	*b"4*	*b"5*	*b"6*	*b"7*
1	1	1	1	1	1	1	1	1	1 -	1
1	1	1	O	1	1	1	1	O	O	O
1	1	O	1	1	1	O	1	Q	Q	η
1	1	O	O	1	O	O	O	O	O	O

Vorstehend ist ein Beispiel der Ausbildung des Digital-Digital-Konverters 23 dargestellt, jedoch ist der Konverter nach der Erfindung nicht auf dieses Beispiel beschränkt Ein anderer Digital-Digital-Konverter 25 kann in derselben Weise aufgebaut sein. Die Funktion dieser Konverter kann leicht durch die Verwendung von auf dem Markt befindlichen »reinen Lesespeichern« erhalten werden, wie z. B. ein Bipor ROM Memory 3301 der INTEL Corporation.

Ein Beispiel der Ausbildung des Subtrahierkreises 22 ist in F i g. 7 gezeigt. Signale B'i, B'2, B'3, B'4, welche den vorhergesagten Wert zeigen, werden durch Inverter umgewandelt, und die Ausgangssignale dieser Inverter werden zu Signalen 1000 der Eingangsanschlüsse Z des Volladdierers und anderen Signalen Bi, B2,B3,B4 addiert, die den Eingangsanschlüssen Vdes Volladdierers zugeführt werden. Aus den Ausgangssignalen von den Volladdierern werden die letzten vier Stellen die Ausgangscodes und die erste Stelle wird das Überlaufsignal. Als Ergebnis dieses Vorganges kann unter der Annahme, daß Codes 0111 den Ursprung der horizontalen Achse der F i g. 4 darstellen, ein Ausgangssignal mit einem Betrag von Bi- O' erhalten werden. Der Addierer 24 kann durch denselben Aufbau realisiert werden. Ein Steuerkreis 21 und Schalter 51 und 52 können auch durch auf dem Markt befindliche logische Kreise ausgeführt werden.

Fig.8 zeigt eine Abänderung der Schaltung der F i g. 5. Die Schaltung der F i g. 8 kann erhalten werden, indem der obenerwähnte reine Lesespeicher 30 für den Teil der Schaltung der F i g. 5 außer dem Speicher 13 und der Steuerschaltung 21 ersetzt wird. Gemäß Fig.8 werden zwei Arten von Eingangssignalen Bi, B2, B3, B4 und b'i, b'2 bis b'7 digital umgewandelt, um Ausgangssignale b 1, b 2 bis b7 zu erhalten. In diesem Falle ist ein reiner Lesespeicher mit einer Speicherkapazität von 7 Bits für jede der 2⁷ · 2⁴ Adressen erforderlich. Bei diesem Schaltungsaufbau der F i g. 8 kann nicht nur durch Bezeichnung des Speicherinhaltes des reinen Lesespeichers 30 die vereinfachte Kompandierungskennlinie, die durch Abänderung der Grundkennlinie nach F i g. 4 erhältlich ist, bezeichnet werden, sondern es kann auch die Kompandierungskennlinie frei bezeichnet werden, die am besten für die Signale geeignet ist, die übertragen werden sollen, wie dies in F i g. 3 gezeigt ist

Auch kann bei der Erfindung eine andere Schaltung als die obenerwähnte Schaltung verwendet werden, die in der Lage ist adaptiv die Kompandierungskennlinien zu ändern.

Wie oben beschrieben worden ist wird durch die Verwendung des Codiersystems nach der Erfindung eine Codierung möglich, die sehr gut der zu übertragenden Informationsquelle angepaßt ist und kann eine Übertragung mit hohem Wirkungsgrad ausgeführt werden. Insbesondere können bei Anwendung der Erfindung bei der Übertragung von Fernsehsignalen od. dgL die Kosten "der Übertragungsleitungen wesentlich verringert werden.

Hierzu 4 Blatt Zeichnungen

MO 232/28

Claims

Patentansprüche:

1. Differentielles Codiersystem mit einem nichtlinearen Codierer mit einem Comparator, der die Amplitude eines zu codierenden Abtastsignals mit der Amplitude eines Bezugssignals vergleicht und entsprechend der dabei auftretenden Differenz das Abtastsignal codiert, und mit einem lokalen Decodierer, der aus dem codierten Ausgangssignal des Comparators das Bezugssignal erzeugt, gekennzeichnet durch einen Speicher- und Vorhersagekreis (13), der den Betrag eines bestimmten, zu codierenden Abtastwertes, der dem vorangehenden Abtastwert nachfolgt, vorhersagt, durch einen Steuerkreis (11) mit nichtlinearer Kennlinie, der von dem Ausgangssignal des Speicher- und Vorhersagekreises (13) gesteuert wird, und durch einen Digital-Analog-Converter (12), der das Ausgangssignal des Steuerkreises (11) mit nichtlinearer Kennlinie in das Bezugssignal umsetzt.

2. Differentielles Codiersystem nach Anspruch 1, dadurch gekennzeichnet, daß von dem Steuerkreis mit nichtlinearer Kennlinie das codierte digitale Signal, das mit der nichtlinearen Kennlinie gekennzeichnet wird, an den Eingangsanschluß der Vorhersageeinrichtung angelegt wird.

3. Differentielles Codiersystem nach Anspruch 1, dadurch gekennzeichnet, daß von dem Digital-Analog-Konverter das Bezugssignal an den Eingangsanschluß der Vorhersageeinrichtung angelegt wird.

4. Differentielles Codiersystem nach Anspruch 1, gekennzeichnet durch einen ersten Digital-Digital-Konverter, an dessen Eingengsanschluß das Ausgangssignal der Vorhersageeinrichtung angelegt wird, durch einen Subtrahierkreis, der die Differenzsignale, welche die Amplitudendifferenz zwischen dem Ausgangssignal des Digital-Digital-Konverters und dem Ausgangssignal des .!Comparators darstellen, erzeugt, durch einen ersten und einen zweiten Schalter, durch einen zweiten Digital-£)igital-Konverter und durch einen Addierer, an dessen Eingangsanschluß das Ausgangssignal des zweiten Digital-Digital-Konverters und der Vorhersageeinrichtung angelegt wird.

5. Differentielles Codiersystem nach Anspruch 1, dadurch gekennzeichnet, daß der Steuerkreis mit nichtlinearer Kennlinie aus einem Lesespeicher besteht, an den das Ausgangssignal der Vorhersageeinrichtung angelegt wird.

6. Differentielles Codiersystem nach Anspruch 4, dadurch gekennzeichnet, daß beim Auftreten eines Überlaufs in dem Subtrahierkreis der erste und der zweite Schalter so betätigt werden, daß die Verbindung zwischen dem Subtrahierkreis und dem zweiten Digital-Digital-Konverter und zwischen der Vorhersageeinrichtung und dem Addierer unterbrochen wird.

7. Differentielles Codiersystem nach Anspruch 4, dadurch gekennzeichnet, daß der erste und der zweite Digital-Digital-Konverter jeweils einen digitalen Decodierer und einen Matrixkreis enthalten.