DE2150382A1

DE2150382A1 - Kodierschaltung fuer ein PCM-System

Info

Publication number: DE2150382A1
Application number: DE19712150382
Authority: DE
Inventors: Giancarlo Monti; Isidoro Poretti
Original assignee: Societa Italiana Telecomunicazioni Siemens SpA
Current assignee: Italtel SpA
Priority date: 1970-11-18
Filing date: 1971-10-08
Publication date: 1972-07-13
Also published as: CH538223A; FR2115132A1; BE774414A; US3737894A; NL7115417A; GB1369001A; JPS53117155U; AT336677B; JPS559008Y2; FR2115132B1; SE375669B; ATA921971A

Description

DB 221

No. 3I877 A/70

vom I8.II.I97O

SOCIETA¹ ITALIANA TELECOMUNICAZIONI SIEMENS s.p.a,

Mailand / Italien

Kodierschaltung für ein PCM - System

Die Erfindung betrifft eine Kodierschaltung für ein PCM-System zur Breitband-Signalübertragung, beispielsweise von Fernsehsignalen oder von Multiplexsignalen eines Vielkanal-Pernsprechübertragungssystems.

Ein mit Pulscodemodulation (PCM) arbeitendes System zur Breitband-Signalübertragung ist an die Voraussetzung gebunden, daß eine Kodierschaltung mit hoher Arbeitsgeschwindigkeit, d.h. von 50 bis 100 Mbit/s, zur Verfügung steht. Zur Realisierung einer solchen Kodierschaltung sind im wesentlichen zwei Möglichkeiten bekannt.

Ein erster bekannter Kodierer, der nach dem Ausbreitungsoder Serienprinzip mit Zwischenspeicherung arbeitet, besteht aus einer Kaskadenschaltung von einer der Bitanzahl gleichen Anzahl von übereinstimmenden Kodierstufen, von denen jede ein Bit kodiert und zum Speicher der nächstfolgenden Stufe einen analogen Rest überträgt, der für die nächstfolgende Teilkodierung zur Verfügung steht. Es ist jedoch in der Praxis schwierig, einen solchen be-

209829/0843

kannten Kodierer mit der erforderlichen Genauigkeit, Stabilität und Frequenz zur realisieren. Ein weiterer Nachteil besteht darin, daß ein System von Verzögerungsgliedern benötigt wird, um die Bits am Ausgang seriell zur Verfügung zu stellen. Zusätzliche Schwierigkeiten treten auf, wenn man statt eines linearen Kodes einen Kode mit irgendeiner anderen Koinprimierungskennlinie wünscht.

Die zweite bekannte Möglichkeit besteht darin, einen Parallelkodierer mit einer Kathodenstrahlröhre zu verwenden. An die Vertikalablenkplatten dieser Röhre wird die Signalspannung angelegt, während den Horizontalablenkplatten eine Sägezahnspannung zugeführt wird. Längs der Horizontallinie, die der Elektronenstrahl auf einer Maske beschreibt, sind Öffnungen vorgesehen, welche entsprechende Strahlelektronen durchlassen, die dann von einem System von Auffangelektroden gesammelt werden. Dieser bekannte Kodierer gestattet zwar eine optimale Arbeitsgeschwindigkeit, bereitet aber in der Praxis erhebliche Schwierigkeiten hinsichtlich des Raumbedarfes und der Zuverlässigkeit, wie sie allgemein bei Vorrichtungen auftreten, die nicht als Halbleiterschaltung ausgebildet sind.

Die Aufgabe der Erfindung besteht darin, einen mit hoher Geschwindigkeit arbeitenden Kodierer für ein PCM-System anzugeben, der als Halbleiterschaltung ausgebildet, aber einfacher realisierbar ist als der oben beschriebene, mit Zwischenspeicherung arbeitende bekannte Kodierer.

209829/0843

Die Erfindung besteht darin, daß bei einer Kodierschaltung für ein PCM-System zur Breitband-Signalübertragung das zu kodierende Signal parallel einer Anzahl von Vergleichsstufen zugeführt wird, die das Signal jeweils mit einem vorgegebenen Quantisierungswert vergleichen, und denen eine gleiche Anzahl von bistabilen Schaltungen nnchjreschaltet ist, von denen jede das Ausgangssignal der entsprechenden Vergleichs stufe speichex-t, welches von einer Torschaltung, die von einem Zeitgebersignal aufgetastet wird, bei jeder ankommenden Signalprobe erst nach einer Anstiegsszeitspanne der Vorderflanke der Signalprobe zugeführt wird, welche langer ist als die Einschwingdauer der Vergleichsstufe, und daß eine Verknüpfungsschaltung diejenige der jeweils aktivierten Vergleichsstufen identifiziert, deren Ausgangssignal dem höchsten Quantisierungspegel entspricht, und daraufhin die diesen Quantisierungspegel darstellende Binärzahl erzeugt.

Eint Kodierschaltung gemäß der Erfindung zeichnet sich durch sehr geringen Aufwand und große Zuverlässigkeit aus und hat gegenüber dem mit Zwischenspeicherung arbeitenden bekannten Kodierer außerdem den Vorteil eines geringeren Raumbedarfes. Ein weiterer wesentlicher Vorteil der Erfindung besteht darin, daß ohne zusätzlüien Scholtungsaufwand jede beliebige Komprimierungskennlinie realisierbar ist; je nach der gewünschten Kennlinie müssen lediglich jeweils die Quantisierungspegel der verschiedenen Vergleichsstufen gewählt und gegebenenfalls geändert werden.

Ein bevorzugtes Ausftihrungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Es handelt sich um einen Kodierer mit einer Komprimierungskennlinie, die sich aus l6 Abschnitten mit jeweils l6 Quantisierungspegeln zusammensetzt. Xn der Zeichnung zeigen:

Fig. 1 das Blockschaltbild des Kodierers;

Fig. 2 ein Prinzipschaltbild der Gesamtheit der Vergleichsstufen und der bistabilen Schaltungen eines Abschnittes; und

Fig. 3, 4 und 5 die Umkodierungs-VerknüpfungsschaItung des Kodierers.

Das abgetastete Signal Sp_A„ wird mit den 256 Schwellwerten von ebenso vielen Vergleichsstufen verglichen, deren Gesamtheit in Fig. 1 mit C bezeichnet ist. Die Vergleichsstufen bzw. ihre Schwellwerte werden je nach der gewählten Komprimierungskennlinie eingestellt.

Die Ausgangsspannung jeder Vergleichsstufe hat in Abhängigkeit davon, ob die Amplitude des abgetasteten Signales höher als ihr Schwellwert ist oder nicht, jeweils den Binärwert 1 oder O. Wenn der Analogwert des abgetasteten Signales sehr nahe beim Schwellwert liegt, ist das Ausgangssignal der Vergleichsschaltung jedoch unbestimmt. Da das Umsetzungs-Verknüpfungssystem nur dann richtig arbeiten kann, wenn der Binärwert des Ausgangssignals der Vergleichsschaltung eindeutig feststeht, ist mit jeder Vergleichsschaltung eine bistabile Schaltung in Kaskade geschaltet, die diese Unbestimmtheit beseitigt. Die Gesamtheit der bistabilen Schaltungen ist in Fig. 1 mit M bezeichnet.

209829/0843

Die Umsetzungs-Verknüpfungsschaltung LC führt zuerst die Umkodierung der 256 Kombinationsmöglichkeiten der 30 Eingangsbits (15 Bits für die Abschnitte und I5 Bits für die Pegel) in einen 8-Bit-Parallel-Binärcode durch und setzt daraufhin die 8 Bits mit einer Geschwindigkeit von 50 Mbit/s in eine Bitserie um. Die zyklischen Operationen in den Speicherschaltungen M und in der Umsetzungs-Verknüpfungsschaltung LC werden von einem Zeitgeber T gesteuert.

Wie genauer in Fig. 2 dargestellt ist, gelangt das abgetastete Signal S_pAM gleichzeitig an die l6 ersten (nicht invertierenden) Eingänge der Vergleichsstufen C- ... C ^g. An den zweiten (invertierenden) Eingang jeder Vergleichsstufe wird eine Gleichspannung einer entsprechend der gewünschten Komprimierungskennlinie gewählten Größe angelegt, die von einem an einer Bezugsspannung V liegenden Widerstands-Spannungsteiler erzeugt wird. Diese l6 Gleichspannungswerte sind die Schwellwerte der Vergleichsstufen. Werden sie vom Signal S.^,.,, überstiegen, so wechselt das

IrAM

Ausgangssignal der Vergleichsstufen vom Binärwert O zum Binärwert 1. Die l6 Schwellwerte entsprechen (insgesamt) einem Abschnitt der Komprimierungskennlinie.

Jede Vergleichsstufe C. ... C₁/- ist mit dem Eingang ihrer zugehörigen bistabilen Schaltung M₁ ... M₁/- über eine Torschaltung A₁ ... A₁/- gekoppelt. An einem zweiten Eingang werden die Torschaltungen von einem vom Zeitgeber gelieferten Impuls S gesteuert. Wenn das Ausgangssignal einer allgemeinen Vergleichsstufe C, den Binärwert 1 hat, bewirkt das von der entsprechenden Torschaltung A, gebildete logi-

209829/08A3

sehe Produkt aus diesem Ausgangssignal und dem Zeitgeberimpuls S die Umschaltung der bistabilen Speicherschaltung M. . Die Torschaltung A, wird jedoch bei Anwesenheit des Zeitgeberimpulses S erst dann geöffnet, wenn das Ausgangssignal der Vergleichsstufe einen festgelegten Zwischenwert zwischen den beiden binären Potentialen überschreitet. Hierdurch wird erreicht, daß die Bestimmung des Binärwertes des Ausgangssignales jeder Vergleichsstufe eindeutig ist.

Das dem ersten Quantisierungspegel eines jeweiligen Abschnittes (der Komprimierungskennlinie) entsprechende Ausgangssignal der bistabilen Schaltung M₁ wird im folgenden als Rückwirkungssignal R bezeichnet. Den übrigen 15 bistabilen Schaltungen M₂ ... M./- ist jeweils eine Torschaltung Ar₂ ... Ar^g nachgeschaltet, die das logische Produkt aus den Ausgangssignalen dieser bistabilen Schaltungen und dem Rückwirkungssignal Re des nächst höheren Abschnittes bilden, nachdem dieses Rückwirkungssignal zuvor vom Inverter I₁ invertiert worden ist. Dies bedeutet, daß nur ein Rückwirkungssignal des höheren Abschnittes vom Binärwert O die Weiterübertragung der nachfolgend als "Pegelsignale'¹ U₂ ... U₁/- bezeichneten Ausgangssignale der "Pegelschaltungen'¹ M₂ ... M₁/- gestattet, während diese Torschaltungen bei einem Rückwirkungssignal vom Binärwert 1 gesperrt bleiben.

Wie in Fig. 3 dargestellt ist, werden die 15 Pegelsignale U₂ ... U₁/- jedes Abschnittes durch Verknüpfungsglieder °2 "** ^Ol6 ^{der Reine nach mit den} Pegelsignalen der übrigen Abschnitte logisch summiert. Die Blöcke 1 ... I5, 16

209829/0843

sind die Schaltungen, mit denen die Pegel- und Rückwirkungs signale für die 16 Abschnitte erzeugt werden. Die Rückwirkungssignale jedes Abschnittes gelangen, wie schon erwähnt wurde, in den nächstniedrigeren Abschnitt, wo sie invertiert werden und die Übertragung der Pegelsignale ermöglichen oder verhindern.

Wenn also beispielsweise das Signal S_pAM so groß ist, daß es den 5. Schwellwert des 8. Abschnittes übersteigt, so haben die Ausgangssignale der bistabilen Rückwirkungs-Schaltungen (M₁) der ersten 8 Abschnitte und ebenso diejenigen der ersten 4 bistabilen Pegel-Schaltungen (M₂ bis M) des 8. Abschnittes den Binärwert 1 {k Pegel-Schaltungen, weil die erste Pegel-Schaltung eines Abschnittes dem 2. Schwellwert dieses Abschnittes entspricht). Da das 9· Rückwirkungssignal (dasjenige des 9. Abschnittes) den Binärwert O hat, wird die Übertragung der Ausgangssignale der 15 bistabilen Pegel-Schaltungen des 8. Abschnittes (im Gegensatz zu denjenigen der ersten 7 Abschnitte) ermöglicht. In den Abschnitten oberhalb des 8. Abschnittes ist zwar eine solche Übertragung ebenfalls möglich, findet aber nicht statt, da die entsprechenden Schwellwerte vom Signal S_p._M nicht überstiegen worden sind und somit die bistabilen Pegel-Schaltungen alle im binären Zustand O sind. Wie schon erwähnt wurde, verhindern die Rückwirkungssignale vom Binärwert 1 in den Abschnitten unter dem 8. Abschnitt jeweils die Übertragung von Pegelsignalen.

209829/0843

Bei der Bildung der logischen Summe übereinstimmender Pegelsignale (gemäß Fig. 3 werden alle Ausgangssignale U₀ der Schaltungen M₀ der verschiedenen Abschnitte summiert, ebenso alle Ausgangssignale U_ usw. bis U^g) werden also nur diejenigen Signale verwertet, die vom höchsten Abschnitt beigesteuert werden, dessen bistabile Rückwirkungs-Schaltung ein Schwellwertsignal erzeugt. Diese verwerteten Signale sind die der Umsetzungs-Verknüpfungsschaltung zugeführten 30 Bits (15 Pegelbits und, da das erste Rückwirkungssignal nicht benötigt wird, 15 Rückwirkungsbits), welche den 265 im vorliegenden Fall möglichen Konfigurationen entsprechen.

Die Umsetzungs-Verknüpfungsschaltung enthält eine Abschnitts-Verknüpfungsschaltung zum Umsetzen der Rückwirkung ssignale, deren Aufbau Fig. 4 zu entnehmen ist, und eine Pegel-Verknüpfungsschaltung zum Umsetzen der Pegelsignale, deren Einzelheiten Fig. 5 zu entnehmen sind. Die Abschnitts-Verknüpfungsschaltung gemäß Fig. gestattet die Umkodierung der l6 möglichen Kombinationen der 15 Eingangs-Rückwirkungssignale in einen 4-Bit-Binärcode. Das dem ersten Abschnitt entsprechende Bit ist überflüssig, wie schon erwähnt wurde. Bei dem hier beschriebenen Kodierer sind nur die in der folgenden Tabelle zusammengestellten l6 Kombinationen der 15 Eingangssignale möglich.

209829/0843

	0	Io h	0	^R5	R, O	R₇	^R8	^R9	^R1(	^ai	^R1	^Rr	,.„	!^Ri	^R1f	^D1	^D2	^D3	^D4
j	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
2. i	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
ι 3.	1	1	1	0	0	0	0	Ό	0	0	0	0	0	0	0	0	0	1	0
4.	1	1	1	0	0	0	0	0	0	0	0	Ό	0	0	0	0	0	1	1
5.	1	1	1	1	0	0	0	0	0	0	0	0	0	0	"0	0	1	0	0
6.	1	1		1	1	0	0	0	0	0	0	0	0	0	0	0	1	0	1
7.	1	1	1		1	1	0	0	0	0	0	0	0	0	0	0	1	1	0
8.		1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	1	1	1
9.	1	1	1 j	1	1	1	1	1	0	0	0	0	0	0	0	1	0	0	0
10.	1	1	» 1	1	1	1	1	1	1	0	0	0	0	0	0	¹I¹	0	Ό	1
11. I	1	1	1	1	1	1	1	1	1	1.	0	0	0	0	0	¹	0	I	0
[12. L	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0	ι I	0	1 1	1
Ίϊ. '· ι	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	1 i	1	ο I	0
ta. I	1	1	1	i	1	1	1	1	1	1	1	1	1	0		1	1	1 0	1
i " ι	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	0
16.	1	1	1	1	1	1	1	1	-1	1	1	1	1	1	1	1 j	1 *nmr*

209829/0843

In der Tabelle sind mit R_p ... R./- die Binärwerte der verwendbaren Rückwirkungssignale angegeben, mit D₁ D. der 4-Bit-Ausgangscode, mit 1 ... l6. die l6 Kombinationsmöglichkeiten der Rückwirkungssignale. Das Bit Dk entspricht der logischen Summe der Ausgangssignale der Torschaltungen A^₁ ... A^n, denen die in Fig. k angegebenen Eingangssignale zugeführt sind. Ähnlich entspricht das Bit D„ der logischen Summe der Ausgangssignale der Torschaltungen A^₁ ... A_r und das Bit D₀ der logischen Summe der Ausgangssignale der Torschal-

tungen A₀₁, A₀₀. Das Bit D₁ entspricht dem Signal Rq.

Die zur Bildung eines dieser Bits (z.B. D„) dienenden Torschaltungen (z.B. A__o) werden jeweils aktiviert, wenn das höchstwertige erzeugte Rückwirkungssignal zwischen den beiden Eingangssignalen der Torschaltung liegt oder gleich dem niedrigstwertigen dieser beiden Eingangssignale ist. Die Signale oder Bits D₁ ... D^ setzen entsprechende bistabile Schaltungen MR₁ ... MR. , und zwar über 4 entsprechende Torschaltungen AR₁ ... AR^, die von einem Signal d_ aufgetastet werden. Von einem weiteren Signal dg werden diese bistabilen Schaltungen MR₁ ... MRr zyklisch rückgesetzt, nachdem die in ihnen gespeicherte Information übertragen worden ist.

Die Pegel-Verknüpfungsschaltung gemäß Fig. 5 hat genau den gleichen Aufbau wie die Abschnitts-Verknüpfungsschaltung, von der sie sich lediglich dadurch unterscheidet, daß die Rückwirkungssignale durch die Pegelsignale U₀ U₁^ ersetzt sind und die Ausgangsbits D-, Dg, D₇ und D_ß erzeugt werden. Das Bit Dg entspricht der logischen

209829/0843

Summe der Ausgangssignale der Torschaltungen An/, ... Ann, das Bit D_ der logischen Summe der Ausgangssignale der Torschaltungen A₇₁ ... A₇^ und das Bit Dg der logischen Summe der Ausgangssignale der Tor schaltungen A/- .., Δ&ο* Das Signal d_ tastet Torschaltungen AU₁, AU₂, AU_, AU^ auf, durch welche die Bits D_ bis Do entsprechenden bistabilen Schaltungen MU₁, MU₂, MU_, MU^ zugeführt und von diesen gespeichert werden. Durch das Signal d₂ werden diese bistabilen Schaltungen rückgestellt.

Der auf die beschriebene Weise erzeugte 8-Bit-Parallelkode wird in einen 8-Bit-Serienkode mit einer Geschwindigkeit von 50 Mbit/s umgewandelt.

209829/0843

Claims

- 12 Paten tansprüche

(±.) Kodierschaltung für ein PCM-System zur Breitband-Signalübertragung, dadurch gekennzeichnet, daß das zu kodierende Signal

(S-..,,) parallel einer Anzahl von Vergleichsstufen JrAM

(C) zugeführt wird, die das Signal jeweils mit einem vorgegebenen Quantisierungswert vergleichen und denen eine gleiche Anzahl von bistabilen Schaltungen (M) nachgeschaltet sind, von denen jede das Ausgangssignal der entsprechenden Vergleichsstufe (C) speichert, welches von einer Torschaltung (A₃,.«. A₁^)₁ die von einem Zeitgebersignal (S) aufgetastet wird, bei jeder ankommenden Signalprobe erst nach einer Anstiegszeitspanne der Vorderflanke der Signalprobe zugeführt wird, welche langer ist als die Einschwingdauer der Vergleichsstufe (C), und daß eine Verknüpfungsschaltung diejenige der jeweils aktivierten Vergleichsstufen identifiziert, deren Ausgangssignal dem höchsten Quantisierungspegel entspricht, und daraufhin die diesen Quantisierungspegel darstellende Binärzahl erzeugt.
2. Kodierschaltung nach Anspruch i/7 dadurch gekennzeichnet, daß die dem jeweils niedrigsten Quantisierungspegel entsprechende bistabile Schaltung (M^) jedes Abschnittes als Ausgangssignal ein Rückwirkungssignal (R) erzeugt, und daß eine Umkodierungs-Verknüpfungsschaltung unter Verwendung des Rückwirkungssignals (R) der dem niedrigsten Quantisierungspegel jedes Abschnitts entsprechenden bistabilen Schaltung (M₁) die Übertragung der von den bistabilen Schal-

finit einer in mehrere Abschnitte von jeweils mehreren Quantißierungspegeln unterteilten Kennlinie

209829/0843

tungen (M„ bis M₁/:) des jeweils nächstniedrigeren Abschnittes erzeugten Pegelsignale (U) mit Ausnahme des Rückwirkungssignals durch Torschaltungen (Ar„ bis Ar^/-) steuert.

Kodier schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Verknüpfungsschaltung eine Verknüpfungsanordnung (Fig. 4) zum Umsetzen der Rückwirkungssignale (R) in einen Binärkode enthält, ferner einen Satz von Verknüpfungsgliedern (O), die jeweils die logische Summe von Pegelsignalen (U) bilden, welche von gleicher Ordnung in den Abschnitten sind, und eine Verknüpfungsanordnung (Fig. 5) zum Umsetzen der am Ausgang dieser Verknüpfungsglieder erscheinenden Pegelsignale in einen Binärkode.

209829/0843

Le

e rs e i t e