DE3338544C2 - - Google Patents

Description

Die Erfindung bezieht sich auf einen Analog/Digital-Wandler zur Umnsetzung zweier analoger Eingangssignale, insbesondere von Linkskanal- und Rechtskanal-Audiosignalen, die in einem stereo­ phonen Audiosignal enthalten sind.

Aus der US-A-40 24 533 ist ein derartiger Analog/Digital-Wandler mit einem ersten Schalter und einem weiteren Schalter zum Ab­ tasten eines ersten und zweiten analogen Audiosignals bekannt. Dieser Analog/Digital-Wandler weist einen ersten und zweiten Integrator auf, wobei dem ersten Integrator das erste und dem zwei­ ten Integrator das zweite analoge Signal zugeführt ist.

Die Ausgangssignale des ersten und zweiten Integrators sind einer Vergleichereinrichtung zugeführt, deren Vergleichs-Aus­ gangssignale einer Einrichtung zur Erzeugung eines digitalen Signals zugeführt sind.

Dieser bekannte Analog/Digital-Wandler arbeitet so, daß während der Umwandlung des ersten analogen Signals eine Integration des zweiten analogen Signals durchgeführt wird, derart, daß ein digitales Ausgangssignal geliefert wird, welches das integrierte augenblickliche Verhältnis der beiden analogen Signale repräsentiert und im wesentlichen frei von bei analogen Signale beein­ flussenden Störungen ist, die während eines Umwandlungszyklus eingebracht werden können.

Aus der US-A-42 68 820 ist ein Analog/Digital-Wandler für nur ein analoges Signal bekannt, der einen Integrator, eine Vergleicher­ einrichtung, eine Einrichtung zur Erzeugung eines Digitalsignals und eine Konstantstromquelleneinrichtung aufweist. Die Konstantstromquelleneinrichtung ist wahlweise an den Eingang für das analoge Signal des Integrators anschließbar, dessen Ausgangssignal der zwei Vergleicher aufweisenden Vergleicher­ einrichtung zugeführt ist. Die beiden Ausgangssignale der Ver­ gleicher in der Vergleichereinrichtung sind der Einrichtung zur Erzeugung des digitalen Signals zugeführt.

Ein dem Analog/Digital-Wandler nach der US-A-42 68 820 entspre­ chender Wandler ist im Rahmen dieser Erfindung von wesentlicher Bedeutung und wird in der nachfolgenden Beschreibung an Hand der Fig. 1 und 2 näher beschrieben.

Es sei in diesem Zusammenhang darauf hingewiesen, daß zur Bil­ dung eines Analog-Digital-Wandlers für zwei analoge Signale bereits vorgeschlagen wurde, zwei Wandler nach den Fig. 1 und 2 zusammenzuschalten. Dies wird in der nachfolgenden Beschrei­ bung an Hand der Fig. 4 näher erläutert.

Auch wurde bereits ein Analog/Digital-Wandler für zwei analoge Signale vorgeschlagen, der mit nur einer Wandler-Schaltungsan­ ordnung auskommt. Dieser Vorschlag wird in der nachfolgenden Beschreibung an Hand der Fig. 4 näher erläutert.

Der im Anspruch 1 angegebenen Erfin­ dung liegt die Aufgabe zugrunde, einen Analog/Digital-Wandler zu schaffen, der in der Lage ist, eine Analog/Digital-Umsetzung für die beiden analogen Eingangssignale innerhalb einer Verarbeitungsperiode, die im wesentlichen gleich derjenigen ist, die erforderlich ist, um eine Analog/Digital-Umsetzung für nur ein analoges Eingangssignal durchzuführen, mit einer einzigen Analog/Digital-Wandler-Schaltungsanordnung durch­ zuführen, wobei es nicht erforderlich ist, zwei unabhängig voneinander arbeitende Analog/Digital-Wandler-Schaltungsan­ ordnungen für die Analog-Digital-Umsetzung zweier analoger Eingangssignale zu haben.

In dem Analog/Digital-Wandler nach Anspruch 1 ist eine Abtast- und Integrationseinrichtung unabhängig für jede der beiden ana­ logen Eingangssignale vorgesehen, und Vergleichsausgangssi­ gnale, die durch das Vergleichen der Integrationsausgangs­ signale aus beiden Abtast- und Integrationseinrichtungen jeweils mit einer vorbestimmten Spannung gewonnen werden, werden abwechselnd an einen einzigen Digitalsignal-Erzeu­ gungsabschnitt geliefert, so daß eine Analog/Digital-Umset­ zung bezüglich der zwei analogen Eingangssignale während jeder Periode durchgeführt wird, in der die Abtast- und Integrationsfunktion in bezug auf das jeweilige andere der zwei analogen Eingangssignale ausgeübt wird. Dementsprechend ist es nicht notwendig für die Einrichtung, zwei unabhängig arbeitende Analog/Digital-Wandler-Schaltungsanordnungen für die zwei analogen Eingangssignale zu haben, und dies führt dazu, daß die Schaltungsstruktur der Einrichtung vereinfacht ist, und die Analog/Digital-Umsetzung bezüglich der zwei analogen Eingangssignale kann innerhalb einer Periode durchgeführt werden, die im wesentlichen gleich derjenigen ist, erforderlich ist, um die Analog/Digital-Umsetzung eines einzigen analogen Eingangssignals durchzuführen.

Bevorzugte und vorteilhafte Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor.

Im folgenden wird die vorliegende Erfindung an Hand mehrerer, ein bevorzugtes Ausführungsbeispiel für die Erfindung be­ treffender Figuren im einzelnen beschrieben.

Fig. 1 zeigt das Blockschaltbild eines herkömmlichen Analog/Digital-Wandlers des Zählertyps für nur ein analoges Signal.

Fig. 2A . . . Fig. 2H zeigen Impulsdia­ gramme zur Erläuterung der Arbeitsweise des Beispiels gemäß Fig. 1.

Fig. 3 u. Fig. 4 zeigen jeweils das Blockschaltbild eines herkömmlichen Analog/Digital-Wandlers, der für eine Analog/Digital-Umsetzung bezüglich zweier analoger Eingangssignale benutzt wird.

Fig. 5 zeigt ein Blockschaltbild eines bevorzugten Ausfüh­ rungsbeispiels für einen Analog/Digital-Wandler gemäß der vorliegenden Erfindung.

Fig. 6A . . . Fig. 6I zeigen Impulsdiagramme, die zur Erläu­ terung der Arbeitsweise des in Fig. 5 gezeigten Ausführungsbeispiels dienen.

Ein bevorzugtes Ausführungsbeispiel für die vorliegende Erfindung wird nun im folgenden an Hand der Fig. 5 und 6 beschrieben.

Fig. 5 zeigt, wie bereits erläutert, ein bevorzugtes Aus­ führungsbeispiel für einen Analog/Digital-Wandler gemäß der vorliegenden Erfindung.

Ein Analog/Digital-Wandler des Zählertyps, der Kennlinien hat, die einer hohen Arbeitsgenauigkeit entsprechen, wird häufig in Audiosystemen, wie beispielsweise PCM-Audiosyste­ men, verwendet. In Fig. 1 ist ein typisches Beispiel eines derartigen Analog/Digital-Wandlers des Zählertyps gezeigt. In Fig. 1 bezeichnet das Bezugszeichen 1 einen Integrator, der aus einem Operationsverstärker 1A und einem Kondensator 1B zusammengesetzt ist. Eine Eingangsklemme 3 ist über einen Abtastschalter 2 mit der Eingangsklemme des Integrators 1 zusammen mit einer Konstantstromquelleneinrichtung 4 verbun­ den. Der Abtastschalter 2 wird in Abhängigkeit von einem vorbestimmten Ab­ tastimpuls P_s gesteuert ein- und ausgeschaltet, um dadurch ein analoges Eingangs­ signal, das an die Eingangsklemme 3 geliefert wird, zu schalten. Der Integrator 1 ist wirksam, um eine Integrati­ onsfunktion für das analoge Eingangssignal, welches über den Abtastschalter 2 angelegt wird, durchzuführen. Desweiteren werden sowohl ein Konstantstrom I₀ aus einer ersten Kon­ stantstromquelle 4A als auch ein Konstantstrom I₁ aus einer zweiten Konstantstromquelle 4B an den Integrator 1 über Stromschalter 4C bzw. 4D geliefert, um diese Konstantströme darin zu integrieren. Die Konstantstromquellen 4A und 4B und die Stromschalter 4C und 4D bilden gemeinsam die Konstant­ stromquelleneinrichtung 4. Die Konstantströme I₀ und I₁, sind so bestimmt, daß sie die Beziehung (I₀+I₁)/I₁=2⁷ und I₀=127 · I₁ erfüllen. Die Ausgangsklemme des Integrators 1 ist mit der Eingangsklemme einer Vergleichereinrichtung 5 verbunden.

Die Vergleichereinrichtung 5 ist aus einem ersten Vergleicher oder Komparator 5A, einem zweiten Vergleicher oder Kompara­ tor 5B und einer Referenzspannungsquelle 5C zusammengesetzt. Die Ausgangsspannung des Integrators 1 wird beiden Ver­ gleicher-Eingangsklemmen, nämlich der des ersten Komparators 5A bzw. der des zweiten Komparators 5B, zugeführt. Die Refe­ renzspannung der Referenzspannungsquelle 5C wird an einen Referenzeingang des ersten Komparators 5A gelegt, während ein Referenzeingang des zweiten Komparators 5B an Erde ge­ legt ist. Die Ausgangsklemmen des ersten und des zweiten Komparators 5A bzw. 5B sind sowohl mit einer Steuerungs­ einrichtung 6 als auch mit einer Zählereinrichtung 7 verbunden.

Die Steuerungseinrichtung 6 ist wirksam, um den zuvor genann­ ten Abtastimpuls P_s zu erzeugen, der an eine Steuerklemme des Abtastschalters 2 gelegt wird. Desweiteren ist die Steuerungseinrichtung wirksam, um ein Steuersignal P₁ zu erzeugen, das an Steuereingänge des ersten und des zweiten Komparators 5A bzw. 5B gelegt wird, und um Steuersignale P₂ und P₃ zu erzeugen, die an Steuereingänge der Stromschalter 4C bzw. 4D gelegt werden. Ein Vergleichsausgangssignal C₁ des ersten Komparators 5A und ein Vergleichsausgangssignal C₂ des zweiten Komparators 5B werden an die Steuerungseinrichtung 6 geliefert.

Die Zählereinrichtung 7 enthält einen ersten Zähler 7A für höhere Bits und einen zweiten Zähler 7B für niedere Bits. Ein Steuersignal C₀ wird von der Steuerungseinrichtung 6 an eine Startklemme des ersten Zählers 7A geliefert, und das Vergleichsausgangssignal C₁ des ersten Komparators 5A wird an eine Stop-Klemme des ersten Zählers 7A und eine Start- Klemme des zweiten Zählers 7B gelegt. Außerdem wird das Vergleichsausgangssignal C₂ an eine Stop-Klemme des zweiten Zählers 7B gelegt.

Die Arbeitsweise des Analog/Digitalwandlers nach Fig. 1 wird im folgenden an Hand von Fig. 2 erläu­ tert.

Wenn das analoge Eingangssignal an die Eingangsklemme 3 gelegt wird, nimmt während einer Periode von dem Zeitpunkt t₀ bis zu dem Zeitpunkt t₁, wie in Fig. 2A . . . Fig. 2H ge­ zeigt, der Abtastimpuls P_s einen hohen Pegel an, wie dies in Fig. 2A gezeigt ist, und dies führt dazu, daß der Abtast­ schalter 2 den eingeschalteten Zustand annimmt. Dementsprechend wird die Integration in Übereinstimmung mit dem analogen Eingangssignal in dem Integrator 1 durchgeführt, so daß eine Ausgangssignalspannung V₀ des Integrators 1 abfällt, wie dies in Fig. 2B gezeigt ist. Diese Ausgangssignalspannung korrespondiert mit dem Pegel des analogen Eingangssignals, welches der Eingangsklemme 3 während der Periode t₀ . . . t₁ zugeführt wird. Wenn der Abtastimpuls P_s zum Zeitpunkt t₁ auf einen niedrigeren Pegel abfällt, wird der Abtastschalter dadurch in seinen ausgeschalteten Zustand versetzt. Zu diesem Zeitpunkt steigt das Steuersignal P₁ aus dem Steuerungs- Abschnitt 6 auf einen hohen Pegel an, wie dies in Fig. 2C gezeigt ist, so daß der erste als auch der zweite Komparator 5A bzw. 5B in dem Vergleicher-Abschnitt 5 in ihren aktiven Zustand versetzt werden. Gleichzeitig wird der erste Zähler 7A mit dem Steuersignal C₀ aus dem Steuerungs- Abschnitt 6 beliefert, wie dies in Fig. 2F gezeigt ist, um dessen Zähloperation zu beginnen. Desweiteren werden auf Grund des Abfallens des Abtastimpulses P_s die Steuersignale P₂ und P₃, die beide einen hohen Pegel aufweisen, wie dies in Fig. 2D und Fig. 2E gezeigt ist, von dem Steuerungs-Ab­ schnitt 6 an die Stromschalter 4C und 4D gelegt, so daß die Stromschalter 4C und 4D leitend geschaltet bleiben. Folglich kann die Summe der Konstantströme I₀ und I₁ in den Integrator 1 über die Stromschalter 4C und 4D fließen, und der Integrator 1 führt in Übereinstimmung damit die Integrationsfunktion aus. Dies führt dazu, daß die Ausgangs­ signalspannung V₀ des Integrators 1 linear ansteigt. Die Ausgangssignalspannung V₀ wird mit der Referenzspannung V₁, welche von der Referenzspannungsquelle 5C in den ersten Komparator 5A eingegeben wird, verglichen. Dann wird zu dem Zeitpunkt t₂, wenn die Ausgangssignalspannung V₀ die Refe­ renzspannung V₁ übersteigt, der erste Komparator 5A wirksam, um die Vergleichsausgangssignalspannung C₁, wie in Fig. 2G gezeigt, zu erzeugen, und der erste Zähler 7A wird in Ab­ hängigkeit von der Anstiegsflanke des Vergleichsausgangssi­ gnals C₁ gestoppt, während der zweite Zähler 7B veranlaßt wird, seine Zähloperation zu starten. Dementsprechend führt der erste Zähler 7A die Zähloperation während der Periode von t₁ bis t₂ durch. Da das Steuersignal P₂ auf einen nie­ drigen Pegel abfällt, wenn die Ausgangssignalspannung V₀ gleich der Referenzspannung V₁ ist, wird der Stromschalter 4C zu dem Zeitpunkt t₂ in seinen ausgeschalteten Zustand versetzt, und als Ergebnis davon wird der Konstantstrom I₁ nur von der zweiten Konstantstromquelle 4B an den Integrator 1 gelie­ fert. Dann wird die Integration in Übereinstimmung mit dem Konstantstrom I₁ in dem Integrator 1 durchgeführt, und die Ausgangssignalspannung V₀ steigt erneut während der Periode von t₂ bis t₃ linear an und wird mit der Referenzspannung V₂ (0 V in diesem Beispiel) in dem zweiten Komparator 5B ver­ glichen. Zu dem Zeitpunkt t₃ erzeugt, wenn die Ausgangssi­ gnalspannung V₀ gleich der Referenzspannung V₂ wird, der zweite Komparator 5B das Vergleichsausgangssignal C₂, wie dies in Fig. 2H gezeigt ist. Wenn das Vergleichsausgangssi­ gnal C₂ auf einen hohen Pegel ansteigt, wird der zweite Zähler 7B gestoppt. Dementsprechend führt der zweite Zähler 7B seine Zähloperation während der Periode t₂ . . . t₃ durch. Danach wird, wenn das Vergleichsausgangssignal C2 auf einen niedrigen Pegel abfällt und die Anstiegsflanke des folgenden Abtastimpulses P_s zu dem Zeitpunkt t₄ auftritt, die zuvor beschriebene Operation erneut durchgeführt.

Das Zählergebnis des Zählers 7A zum Zeitpunkt t₂ und das Zählergebnis des Zählers 7B zu dem Zeitpunkt t₃ werden ge­ speichert und in ein Schieberegister eingelesen. Die Ergeb­ nisse werden in serieller Form gewonnen, so daß digitale Daten, die aus höheren und niederen Bits bestehen, welche das Integrationsausgangssignal des Konstantstroms (I₀+I₁) bzw. das Integrationsausgangssignal in Abhängigkeit von dem Konstantstrom I₁ repräsentieren, gewonnen werden können.

In dem Fall, in dem mit einem derartigen herkömmlichen Ana­ log/Digital-Wandler des Zählertyps nach Fig. 1 Analog/Digital-Umsetzungen in bezug auf eine Vielzahl von analogen Eingangssignalen, beispielsweise ein Links­ kanal-Audiosignal und ein Rechtskanal-Audiosignal, die in einem stereophonischen Audiosignal enthalten sind, durchge­ führt werden, wird bislang ein Analog/Digital-Wandler, wie er in Fig. 3 gezeigt ist, verwendet, wobei ein Paar Schaltungsblöcke, die den Integrator 1 mit der Zählerein­ richtung 7, wie in Fig. 1 gezeigt, bzw. einen Integrator 1′ mit einer Zählereinrichtung 7′ ähnlich den Einrichtungen, die in Fig. 1 gezeigt sind, enthalten, vorgesehen sind und wobei die Links- und Rechtskanal-Signale den Eingangsklemmen der jeweiligen Schaltungsblöcke zugeführt werden. In der Anord­ nung gemäß Fig. 3 ist des weiteren ein Parallel/Seriell- Umsetzer 8, beispielsweise in Form eines Schieberegisters, an den Ausgangsseiten der jeweiligen Zählereinrichtungen 7 und 7′ vorgesehen, so daß Digitaldaten, die durch eine Analog/- Digital-Wandlung des Rechtskanal-Audiosignals und durch eine in entsprechender Weise durchgeführte Analog/Digital-Wand­ lung des Linkskanal-Audiosignals gewonnen werden, als sich einander abwechselnde serielle Daten erzeugt werden.

Indessen muß eine derartige herkömmliche Einrichtung ein Paar von Analog/Digital-Wandler-Schaltungsanordnungen haben, die in ihrer Schaltungsstruktur identisch sind, und dies führt zu dem Nachteil, daß die Einrichtung in ihrer Schaltungs­ struktur kompliziert ist und die Herstellungskosten hoch sind.

Um diesen genannten Nachteil zu beheben, der durch die zuvor beschriebene herkömmliche Einrichtung gegeben ist, wurde ein Analog/Digital-Wandler eines unterschiedlichen Typs, in dem nur eine einzige Analog/Digital-Wandler-Schaltungsanordnung vorgesehen ist, vorgeschlagen. In dieser Schaltungsanordnung ist, wie in Fig. 4 gezeigt, eine Eingangsseite eines Inte­ grators 1 mit den beiden Eingangsklemmen 11, 11′ über zwei Abtastschalter 10, 10′, welche abwechselnd durch eine Steuerungseinrichtung 9 ein- und ausgeschaltet werden, ver­ bunden. In einer derartigen Einrichtung werden die Ein­ gangsklemmen 11, 11′ mit den betreffenden Links- bzw. Rechtskanal-Audiosignalen beliefert, welche abwechselnd einer Analog/Digital-Umsetzung durch die Integrationsfunk­ tion und die Zählfunktion unterzogen werden, um so Digital­ daten zu erzeugen, die die beiden Audiosignale repräsentie­ ren.

In dieser herkömmlichen Einrichtung ist mit Ausnahme der Abtastschalter nur eine einzige Analog/Digital-Wandler- Schaltungsanordnung erforderlich, und daher ist die betref­ fende Schaltungsstruktur vereinfacht. Indessen besteht, da die einzige Analog/Digital-Wandler-Schaltungsanordnung ge­ meinsam bezüglich der beiden analogen Eingangssignale ab­ wechselnd benutzt wird, um Ausgangssignale zu erzeugen, die in die digitale Form umgesetzt sind, ein Nachteil dahinge­ hend, daß eine relativ lange Zeit erforderlich ist, um die Analog/Digital-Umsetzung für die beiden analogen Eingangs­ signale durchzuführen.

In Fig. 5 bezeichnet das Bezugszeichen 20 eine Eingangsklemme an die das erste analoge Signal gelegt wird. Die Eingangsklemme 20 ist über den ersten Schalter 21, der mit einem Feldeffekt-Transistor (im folgenden le­ diglich als FET bezeichnet) realisiert ist, mit der Ein­ gangsklemme des ersten Integrators 22 verbunden. Die Aus­ gangsklemme des ersten Integrators 22 ist mit einer Klemme, die an der Eingangsseite eines Schalters 23 angeordnet ist, der mit einem FET realisiert ist, verbunden. Das Bezugszei­ chen 25 bezeichnet eine Eingangsklemme, an die das zweite analoge Signal gelegt wird. Die Eingangsklemme 25 ist über den zweiten Schalter 26, der mit einem FET realisiert ist, mit der Eingangsklemme des zweiten Integrators 27 verbunden. Die Ausgangsklemme des zweiten Integrators 27 ist mit einer Klemme, die an der Eingangsseite eines Schalters 28 ange­ ordnet ist, der mit einem FET realisiert ist, verbunden. Ein Verbindungspunkt zwischen dem ersten Schalter 21 und der Eingangs­ klemme des ersten Integrators 22 und ein Verbindungspunkt zwischen dem zweiten Schalter 26 und der Eingangsklemme des zweiten Integrators 27 sind jeweils über Schalter 24 und 29, die mit FET′s realisiert sind, mit einer Ausgangsstromklemme der Konstantstromquelleneinrichtung 32, die ähnlich der Kon­ stantstromquelleneinrichtung gemäß Fig. 1 ist, verbunden. Die Konstantstromquelleneinrichtung 32 enthält eine erste und eine zweite Konstantstromquelle 32A bzw. 32B sowie Strom­ schalter 32C und 32D. Des weiteren ist ein Inverter 30 zwi­ schen den Steueranschlüssen der Schalter 23 und 28 vor­ gesehen.

Die Ausgangsklemmen der Schalter 23 und 28 sind miteinander verbunden, und der gemeinsame Verbindungspunkt dieser Schal­ ter ist mit einer Vergleichereinrichtung 31 verbunden, die ähnlich der Vergleichereinrichtung 5 gemäß Fig. 1 ist. Die beiden Ausgangsklemmen der Vergleichereinrichtung 31, näm­ lich der Ausgang, an dem ein Vergleichsausgangssignal C₁ aus einem ersten Komparator 31A gewonnen wird, und der Ausgang, an dem ein Vergleichsausgangssignal C₂ aus einem zweiten Komparator 31B gewonnen wird, sind mit den Eingangsklemmen einer Signalverarbeitungsschaltung 34 verbunden. Die Si­ gnalverarbeitungsschaltung 34 enthält einen ersten Zähler für die höheren Bits, einen zweiten Zähler für die niederen Bits und Speicherschaltungen, die jeweils jedem der Zähler zugeordnet sind. Des weiteren ist die Ausgangsklemme der Signalverarbeitungsschaltung 34 mit einem Schieberegister 35 verbunden.

Die Steueranschlüsse der Schalter 21, 28 und 29 und die Ein­ gangsklemme des Inverters 30 sind miteinander verbunden, und der Verbindungspunkt zwischen diesen Schaltern ist mit der Eingangsklemme des Inverters 33 verbunden. Die Ausgangs­ klemme des Inverters 33 ist mit den beiden Steueranschlüssen der Schalter 24 und 26 verbunden.

Die Ausgangsklemme einer Bit-Takterzeugungsschaltung 36 ist mit der Eingangsklemme eines ⅛-Frequenzteilers 37 verbun­ den, dessen Ausgangsklemme über einen Inverter 38 mit einem Schiebetakt-Versorgungsanschluß des Schieberegisters 35 verbunden ist. Die Ausgangsklemme des ⅛-Frequenzteilers 37 ist des weiteren über einen ½-Frequenzteiler 39 mit der Eingangsklemme des Inverters 33 verbunden.

Die Arbeitsweise des Analog/Digital-Wandlers, der wie zuvor beschrieben aufgebaut ist, wird im folgenden anhand der Impulsdiagramme in Fig. 6A . . . Fig. 6I beschrieben.

Ein Bit-Taktsignal BC, wie es in Fig. 6A gezeigt ist, wird durch die Bit-Takterzeugungsschaltung 36 erzeugt und einer ⅛-Frequenzteilung in dem ⅛-Frequenzteiler 37 unterzogen, so daß ein Doppelfrequenz-Worttaktsignal 2.WC, wie es in Fig. 6B gezeigt ist, gewonnen wird. Das Signal 2.WC wird dann einer ½-Frequenzteilung in dem ½-Frequenzteiler 39 unterzogen, um ein Worttaktsignal WC, wie in Fig. 6C ge­ zeigt, zu erzeugen. Danach wird das Signal WC durch den Inverter 33 invertiert, und als Ergebnis davon wird ein Worttaktsignal , wie in Fig. 6D gezeigt, gewonnen.

Wenn das erste analoge Signal an die Eingangsklemme 20 und das zweite analoge Signal an die Eingangsklemme 25 geliefert wird, nimmt das Worttaktsignal WC einen niedrigen Pegel und das Worttaktsignal einen hohen Pegel während einer Peri­ ode von T₀ bis T₂ an. Dementsprechend werden die Schalter 26, 24 und 23 leitend gehalten, während die Schalter 21, 29 und 28 nichtleitend gehalten werden. Als Ergebnis wird das zweite analoge Signal, das an die Eingangsklemme 25 gelegt ist, an die Eingangsklemme des zweiten Integrators 27 über den Schalter 26 geliefert. In dem zweiten Integrator 27 wird eine Integration in Übereinstimmung mit dem zweiten analogen Signal ausgeführt, und die Ausgangssignalspannung V_L des zweiten Integrators 27 erniedrigt sich graduell, wie dies in Fig. 6E gezeigt ist. Diese Ausgangssignalspannung V_L kor­ respondiert mit dem Pegel des zweiten analogen Signals, das an die Eingangsklemme 25 während der Periode T₀ bis T₂ ge­ liefert wird.

Das erste analoge Signal, das an die Eingangsklemme 20 ge­ legt ist, wird durch den Schalter 21, der leitend gehalten wird, an den ersten Integrator 22 vor dem Zeitpunkt T₀ ge­ legt, und es wird eine Integration in Übereinstimmung damit in dem ersten Integrator 22 durchgeführt, um so eine Aus­ gangssignalspannung V_R daraus zu erzeugen. Die Ausgangs­ signalspannung V_R wird dann über den Schalter 23 an die Eingangsklemme der Vergleichereinrichtung 31 gelegt. Gleichzeitig werden aufgrund des Anlegens von Steuersignalen P₂ und P₃, wie sie auch zuvor anhand von Fig. 1 und Fig. 2A bis Fig. 2H beschrieben wurden, beide der Stromschalter 32C und 32D gleichzeitig zum Zeitpunkt T₀ ein­ geschaltet, und es kann eine Summe der Konstantströme i₀ und i₁, die von den Konstantstromquellen 32A bzw. 32B ge­ liefert werden, in den ersten Integrator 22 hineinfließen. Als Ergebnis steigt die Ausgangssignalspannung V_R des ersten Integrators 22 linear an, wie dies in Fig. 6F gezeigt ist. Zu dem Zeitpunkt T₀ fällt ein Steuersignal C_c auf einen niedrigen Pegel ab, und der erste Zähler, der in der Si­ gnalverarbeitungsschaltung 34 enthalten ist, beginnt zu zählen. Zu diesem Zeitpunkt befindet sich die Vergleicher­ einrichtung 31, da ein derartiges Steuersignal P₁, wie es in dem Fall benutzt wird, der anhand von Fig. 1 und Fig. 2A bis Fig. 2h beschrieben wurde, an den Vergleicher-Abschnitt mit hohem Pegel geliefert wird, in seinem wirksamen Zustand. Der Pegel der Ausgangssignalspannung V_R wird mit der Referenz­ spannung V₁ aus einer Referenzspannungsquelle 31C in dem ersten Komparator 31A verglichen. Wenn die Pegel der beiden Spannungen, die in dem ersten Komparator 31A verglichen werden, miteinander übereinstimmen, wird das entsprechende Vergleichsausgangssignal C₁ an die Signalverarbeitungsschal­ tung 34 geliefert, so daß der erste Zähler, der in Abhän­ gigkeit von der Abstiegsflanke des Vergleichsausgangssignals C₁, wie in Fig. 6G gezeigt, veranlaßt wurde, das Zählen zu beginnen, in seinem Zählen gestoppt wird und der zweite Zähler veranlaßt wird, das Zählen zu beginnen. Gleichzeitig fällt das Steu­ ersignal P₂ auf einen niedrigen Pegel ab, wodurch der Stromschalter 32C in seinen ausgeschalteten Zustand versetzt wird. Als Ergebnis wird der Konstantstrom i₀ aus der Konstant­ stromquelle 32A zu dem ersten Integrator 22 hin unterbro­ chen, und es wird nur der Konstantstrom i₁ aus der zweiten Konstantstromquelle 32B an den Integrator 22 geliefert. Aufgrund des Lieferns des Konstantstroms i₁ aus der zweiten Konstantstromquelle 32B steigt die Ausgangssignalspannung V_R weiter linear an. Die Ausgangssignalspannung V_R wird mit der Referenzspannung v₂ (0 V) in dem Vergleicher-Abschnitt 31 innerhalb des Komparators 31B verglichen. Wenn die Aus­ gangssignalspannung V_R und die Referenzspannung v₂ mitein­ ander übereinstimmen, wird das entsprechende Vergleichsaus­ gangssignal C₂ aus dem zweiten Komparator 31B an die Si­ gnalverarbeitungsschaltung 34 geliefert, wodurch der zweite Zähler, der darin enthalten ist, veranlaßt wird, das Zählen zu stoppen. Es sei angemerkt, daß die Zählstände des ersten und des zweiten Zählers durch eine Speicherschaltung inner­ halb der Signalverarbeitungsschaltung 34 aufgrund einer Anstiegsflanke des Steuersignals C_c gespeichert werden, und daß der erste Zähler rückgesetzt und dann veranlaßt wird, das Zählen aufgrund einer Abstiegsflanke des Steuersignals C_c zu starten.

Daten D_L, die sowohl von dem ersten als auch von dem zweiten Zähler bereitgestellt werden und das zweite analoge Signal repräsentieren und welche in der Signalverarbeitungsschal­ tung 34 vor dem Zeitpunkt T₀ gespeichert worden sind, werden in das Schieberegister 35 während der Periode zwischen den Zeitpunkten T₀ und T₁ innerhalb einer Periode von T₀ bis T₂, in der das Doppelfrequenz-Worttaktsignal einen hohen Pegel annimmt, wie dies in Fig. 6H gezeigt ist, geladen. Des weiteren werden während einer Periode zwischen den Zeit­ punkten T₁ und T₂, in der das Signal einen niedrigen Pegel annimmt, die Daten, die auf diese Weise in dem Schie­ beregister 35 gespeichert sind, dann in serieller Form ge­ wonnen, um digital umgesetzte Ausgangs-Daten DATA L in bezug auf das zweite analoge Signal, wie in Fig. 6I gezeigt, zu erhalten.

Dann werden während einer Periode zwischen den Zeitpunkten T₂ und T₄ die Worttaktsignale WC und in den umgekehrten Zustand versetzt, und zwar in bezug auf denjenigen während der Periode zwischen den Zeitpunkten T₀ und T₂. Dementspre­ chend werden die Schalter 26, 24 und 23 in ihren ausgeschalteten Zu­ stand versetzt, während die Schalter 21, 29 und 28 in ihren eingeschalteten Zustand versetzt werden. Folglich wird die Ausgangssignalspannung V_L, die als Ergebnis der Integration gewonnen wird, die von dem zweiten Integrator 27 während der Periode zwischen den Zeitpunkten T₀ und T₂ ausgeführt wurde, über den Schalter 28 an die Eingangsklemme der Vergleicher­ einrichtung 31 gelegt. Gleichzeitig wird ähnlich wie in dem Fall während der Periode zwischen den Zeitpunkten T₀ und T₂, wie zuvor beschrieben, die Zulieferung des Konstantstroms aus der Konstantstromquelleneinrichtung 32 an den zweiten Integrator 27 in Abhängigkeit von den Steuersignalen P₂ und P₃ zu dem Zeitpunkt T₂ in Gang gesetzt. Dann werden die Zähl- und Speichervorgänge des ersten und des zweiten Zählers bezüglich des zweiten analogen Signals in der Signalverar­ beitungsschaltung 34 durchgeführt.

Daten D_R, die sowohl aus dem ersten als auch dem zweiten Zähler gewonnen werden und repräsentativ für das erste ana­ loge Signal in der Periode zwischen den Zeitpunkten T₀ und T₂ sind und welche in der Signalverarbeitungsschaltung 34 vor dem Zeitpunkt T₂ gespeichert worden sind, werden dann in das Schieberegister 35 während der Periode zwischen den Zeitpunkten T₂ und T₃ innerhalb der Periode zwischen den Zeitpunkten T₂ und T₄ geladen, in der das Doppelfrequenz- Worttaktsignal den hohen Pegel annimmt. Des weiteren werden während der Periode zwischen den Zeitpunkten T₃ und T₄, in der das Signal den niedrigen Pegel annimmt, die Daten, die auf diese Weise in dem Schieberegister 35 gespeichert sind, dann in serieller Form gewonnen, um digi­ tal umgesetzte Ausgangsdaten DATA R bezüglich des ersten analogen Signals zu erzeugen, wie dies in Fig. 6I gezeigt ist.

Nach dem Zeitpunkt T₄ wird die oben beschriebene Operation während der Periode zwischen den Zeitpunkten T₀ und T₄ wie­ derholt durchgeführt.

Zusammenfassend ist festzustellen, daß während der Periode, in der das Worttaktsignal WC den niedrigeren Pegel annimmt, die Abtastoperation in bezug auf das zweite analoge Signal durchgeführt wird und daß des weiteren höhere Bitdaten und niedere Bitdaten bezüglich des ersten analogen Signals ge­ wonnen werden, die zu speichern sind. Andererseits wird während der Periode, in der das Worttaktsignal WC den höhe­ ren Pegel annimmt, die Abtastoperation bezüglich des ersten analogen Signals durchgeführt, und es werden weitere höhere Bitdaten und niedere Bitdaten bezüglich des zweiten analogen Signals gewonnen, die zu speichern sind. Als Ergebnis wird das digital umgesetzte Ausgangssignal, welches aus höheren Bitdaten und niederen Bitdaten zusammengesetzt ist, die das zweite analoge Signal repräsentieren, während der Periode gewonnen, in der das Worttaktsignal WC den niedrigeren Pegel annimmt. Im Gegensatz dazu wird während der Periode, in der das Worttaktsignal WC den höheren Pegel annimmt, das digital umgesetzte Ausgangssignal, welches aus den höheren Bitdaten und die niederen Bitdaten, welche das erste analoge Signal repräsentieren, zusammengesetzt ist, gewonnen.

In dem zuvor beschriebenen Ausführungsbeispiel ist es, ob­ wohl die Ausgangssignalspannungen aus dem ersten und dem zweiten Integrator abwechselnd einem Vergleich mit einer vorbestimmten festgelegten Spannung unterzogen werden und die sich ergebenden Vergleichsausgangssignale der gemeinsa­ men Vergleichereinrichtung zugeführt werden, deren Ver­ gleichsausgangssignal der Signalverarbeitungsschaltung zu­ geführt wird, die die Zähler und die Speicherschaltungen enthält, möglich, Modifikationen derart vorzusehen, daß jeweils zwei Vergleichereinrichtungen an den Ausgangsseiten des ersten und des zweiten Integrators vorgesehen sind, um die Ausgangssignale der Integratoren mit vorbestimmten Spannungswerten unabhängig voneinander zu vergleichen, und die Vergleichsergebnisse aus den beiden Vergleicher-Ab­ schnitten werden dann abwechselnd an die Signalverarbei­ tungsschaltung, die die Zähler und die Speicherschaltungen enthält, geliefert.

Des weiteren können die Zeitpunkte, zu denen die gespeicher­ ten Daten des ersten und des zweiten Zählers in das Schie­ beregister geladen werden und dann daraus abgeholt werden, wahlweise in Übereinstimmung mit den Anforderungen an die Einrichtung innerhalb einer Halbperiode des Worttaktsignals bestimmt werden.

Wie zuvor beschrieben, sind in einem Analog/Digital-Wandler gemäß der vorliegenden Erfindung Abtast- und Integrations- Abschnitte unabhängig voneinander in bezug auf die betref­ fenden zwei analogen Eingangssignale vorgesehen, und ferner werden Ausgangssignale, die repräsentativ für die Integra­ tionsausgangssignale aus den Abtast- und Integrationseinrichtungen sind, abwechselnd an eine gemeinsame digital umsetzende Ausgangssignalabgabeeinrichtung geliefert, um so die Abtast- und Integrationsoperation in bezug auf eines der analogen Signale während jeder Periode ausführen zu können, in der eine Analog/Digital-Umsetzung bezüglich des jeweils anderen analogen Eingangssignals ausgeführt wird.

Zusammenfassend ist anzumerken, daß ein Analog/Digital- Wandler gemäß der vorliegenden Erfindung dahingehend vor­ teilhaft ist, daß die Analog/Digital-Umsetzung in bezug auf zwei analoge Signale exakt ausgeführt wird und daß dieser Analog/Digital-Wandler beispielsweise dazu geeignet ist, einen Analog/Digital-Wandler-Abschnitt zum Aufzeichnen von PCM-Audiosignalen in PCM-Audio-Plattensysteme oder PCM-Au­ dio-Magnetbandsystemene zu bilden, in denen analoge Audiosi­ gnale eines Linkskanals und eines Rechtskanals jeweils in digitale PCM-Audiosignale umgesetzt werden, um diese entwe­ der auf einer Platte oder einem Magnetband aufzuzeichnen.

Claims (5)

1. Analog/Digital-Wandler mit

• - einem ersten und zweiten Schalter (21, 26) zum abwechselnden Abtasten eines ersten und zweiten analogen Signals,
• - einem ersten Integrator (22), dem das abgetastete erste analoge Signal zugeführt ist,
• - einem zweiten Integrator (27), dem das abgetastete zweite analoge Signal zugeführt ist,
• - einer Konstantstromquelleneinrichtung (32) zum Liefern eines Konstantstromes an den ersten Integrator (22) bei ausgeschaltetem ersten Schalter (21) und Liefern eines Konstantstromes an den zweiten Integrator (27) bei ausge­ schaltetem zweiten Schalter (26), und
• - einer Einrichtung (34, 35) zur Erzeugung eines digitalen Signals, die bei ausgeschaltetem ersten Schalter (21) ein digitales Signal erzeugt, das der Dauer zwischen dem Zeit­ punkt des Ausschaltens des ersten Schalters (21) und dem Zeitpunkt des Erreichens einer vorbestimmten Referenzspan­ nung (V₁) durch eine Ausgangssignalspannung (V_R) des mit dem Konstantstrom beaufschlagten ersten Integrators (22) ent­ spricht, und die bei ausgeschaltetem zweiten Schalter (26) ein digitales Signal erzeugt, das der Dauer zwischen dem Zeitpunkt des Ausschaltens des zweiten Schalters (26) und dem Zeitpunkt des Erreichens einer vorbestimmten Referenz­ spannung (V₂) durch eine Ausgangssignalspannung (V_L) des zweiten Integrators (27) entspricht.

2. Wandler nach Anspruch 1, dadurch gekennzeichnet, daß beim Erreichen der Referenzspannung (V₁) durch die Ausgangs­ signalspannung (V_R) des ersten Integrators (22) und beim Errei­ chen der Referenzspannung (V₂) durch die Ausgangssignalspannung (V_L) des zweiten Integrators (27) jeweils ein Vergleichsausgangs­ signal (C₁, C₂) erzeugt wird, das der Einrichtung (34, 35) zur Erzeugung des digitalen Signals zugeführt ist.

3. Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtung (34, 35) zur Erzeugung des digitalen Signals eine Signalverarbeitungsschaltung (34) und ein Schieberegister (35) aufweist, wobei die Signalverarbeitungsschaltung (34) von den Vergleichsausgangssignalen (C₁, C₂) gesteuerte Zähler und eine für die Zähler vorgesehene Speicherschaltungseinrichtung auf­ weist, und wobei dem Schieberegister (35) ein Ausgangssignal der Signalverarbeitungsschaltung (34) zugeführt ist.

4. Wandler nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß zur Erzeugung der Vergleichsausgangssignale (C₁, C₂) eine Vergleichereinrichtung (31) vorgesehen ist, welche die Ausgangs­ signalspannungen (V_R, V_L) des ersten und zweiten Integrators (22) mit der vorbestimmten Referenzspannung (V₁, V₂) vergleicht und bei einer Übereinstimmung einer Ausgangssignalspannung (V_R, V_L) mit der Referenzspannung (V₁, V₂) ein Vergleichsausgangssignal (V₁, C₂) erzeugt.

5. Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste und/oder zweite Schalter (21, 26) aus einem Feld­ effekt-Transistor besteht.