JPS5868317A - アナログ・デジタル変換器 - Google Patents
アナログ・デジタル変換器Info
- Publication number
- JPS5868317A JPS5868317A JP16675281A JP16675281A JPS5868317A JP S5868317 A JPS5868317 A JP S5868317A JP 16675281 A JP16675281 A JP 16675281A JP 16675281 A JP16675281 A JP 16675281A JP S5868317 A JPS5868317 A JP S5868317A
- Authority
- JP
- Japan
- Prior art keywords
- inverse integration
- inverse
- integration
- capacitor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発―轄高遭変１１１Ｊ６塩が可能で、しかも！ンプル
時間を十分に確保することのできる集用性Ｏ＾いアｆ
ＩＩ ／ ＊ディジタル変換動に関する。
時間を十分に確保することのできる集用性Ｏ＾いアｆ
ＩＩ ／ ＊ディジタル変換動に関する。
ディジタに４１４ＩＪｌａｌＩ技術の発展に伴い、各種
Ｏアナーダ償号をディジメル償号に変換して信号ＭＩＩ
Ｋ供する仁とが多く行われるようＫなりた＠ζＯ償４＃
形簡変換に用いられるのが、アナｐｌ＠ディジタル（ム
／Ｄ ） ＊換器であり、従来より高速で、しかも構成
賛素のｓ晶精縦がさほどｇＩ求畜れ７＆ｉ萬分癖能な実
用性の為いものとして亀ｌｌ１ＩＫ示す如く構成された
ものが知られてりる０このム／Ｄ ＩＩ’換Ｍｋは、陽
逝ルーズにコｙデンナ１を設は九−算増幅器２を積分器
として用−良もので、七〇人カ端に、入力抵抗１、？
ン”ｊ ９ングスイツチ４を直列に介してアナログ入力
信号を入力するように構成されてりる。
Ｏアナーダ償号をディジメル償号に変換して信号ＭＩＩ
Ｋ供する仁とが多く行われるようＫなりた＠ζＯ償４＃
形簡変換に用いられるのが、アナｐｌ＠ディジタル（ム
／Ｄ ） ＊換器であり、従来より高速で、しかも構成
賛素のｓ晶精縦がさほどｇＩ求畜れ７＆ｉ萬分癖能な実
用性の為いものとして亀ｌｌ１ＩＫ示す如く構成された
ものが知られてりる０このム／Ｄ ＩＩ’換Ｍｋは、陽
逝ルーズにコｙデンナ１を設は九−算増幅器２を積分器
として用−良もので、七〇人カ端に、入力抵抗１、？
ン”ｊ ９ングスイツチ４を直列に介してアナログ入力
信号を入力するように構成されてりる。
崗、演算増＠器ｘＯｆａｍループに並列に設置られ危帰
遺抵抗５は、前記入力抵抗１とによってアナｐグ入力信
号すンプル時の増幅益利得を決定するものである。また
演算項４＠優Ｊの入力にはスイッチ６を介してｊ１！１
の定電流源７からの電流が、またスイッチ８を介して第
２の定電流＃ＩＡ＃から０電流が選択的に供給されるよ
うＫなってｉる。しかして、演算項−６１０出力には、
接地電位を比較基準レベルとした＠１０比較暢１０、お
よび直流電源１１ｆＣよって所定０設定電位を比較基準
レベルとした第２０比較ｔａｘｓが接続ちれ、上記増幅
器２の出力である積分値がそれぞれレベル比較されるよ
うになってｉる。
遺抵抗５は、前記入力抵抗１とによってアナｐグ入力信
号すンプル時の増幅益利得を決定するものである。また
演算項４＠優Ｊの入力にはスイッチ６を介してｊ１！１
の定電流源７からの電流が、またスイッチ８を介して第
２の定電流＃ＩＡ＃から０電流が選択的に供給されるよ
うＫなってｉる。しかして、演算項−６１０出力には、
接地電位を比較基準レベルとした＠１０比較暢１０、お
よび直流電源１１ｆＣよって所定０設定電位を比較基準
レベルとした第２０比較ｔａｘｓが接続ちれ、上記増幅
器２の出力である積分値がそれぞれレベル比較されるよ
うになってｉる。
これら０ｊｉｌおよび鮪２の比較器１σ、１１’ｆＣよ
るレベル比較結果は、所定−期のり四ツク備号を入力す
る制御回路ｒＨｃ与えられている。
るレベル比較結果は、所定−期のり四ツク備号を入力す
る制御回路ｒＨｃ与えられている。
この制御囲路ＩＪによって前記スイッチ４．ｌ。
１０各導通が選択的に制御される・壕九餉御剛路Ｉ Ｊ
Ｋ Ｆｉ、前記スイッチｆｏ導過期間を前記クーツク
信号を計数して計欄するカウンタ１４と、スィッチ８０
導通期間を同様に計欄するカンタ１４，１１０＠ｆ数値
から前記アナ筒グ入方信号のデイジメル変換信号が出力
されるように構成畜れて−る・ しかして、こＯよ５Ｋ１１成され九ム／Ｄ ＊換器では
、第Ｓ図に七〇動作波形図を示すように、先ずナンプに
スイッチ４を設定され九一定期間曵は導通させて、アナ
ーグ入方信号をサンプリングし、これを；ンデンｔｌｌ
ｃ積分して蓄積する０しかるＯち、スイッチｌを導通さ
せて定電流−ｒからＯ電流を積分器に供給し、積分器に
蓄えられ良積分値（スンデンナＩの充１１電圧）を高速
ＩＮＫ道積分する。この高速度な逆積分は、上記積分値
が菖意０ＪｔｌＨＩｒｚに設定された基ノ卑しベｋＫ達
する迄行う。しかるのち、スイッチ−に代えてスイッチ
１を導通させ、積分―に定１ｍｍｇからＯ微小な電流を
供給して前記積分値を前記所定電位Ｏ基準レベルから、
接地レベル重で逆積分する・これらの定電流源７．９に
よる逆積分時間を前記カウンタ１４．１１ｉＫよやり―
ツク信号を計数して計欄する。しかしテ今、コンダンｔ
Ｉ （Ｄ＠量をＣＭ ｓサンプリングされ九アナ四グ
電圧をＶム、定電流源１．＃Ｏ各電電流値ＩＭＩＩＬと
した場合、定電流源１による逆積分時間をｔｍ１定電ｔ
ＩＬ源−による逆積分時間ｔｌとしたとき Ｖ１ｍＩＭｅｔｍ／（、Ｍ＋Ｉ Ｌ＠ｔｌ／ＣＭとして
示されるから、カウンタ１４．ＩＩＫより上記各時間ｔ
□、ｔ〕をそれぞれ計欄すれに前記アナーグ入力電圧に
相当したディジタル信号をカラン１１１４．ＩＳの計数
値として得ることができる◇特に高速逆積分時間として
上位ビット群データを、また低速逆積分による高精度逆
積分時間として下位ビット群データを得ることができる
。
Ｋ Ｆｉ、前記スイッチｆｏ導過期間を前記クーツク
信号を計数して計欄するカウンタ１４と、スィッチ８０
導通期間を同様に計欄するカンタ１４，１１０＠ｆ数値
から前記アナ筒グ入方信号のデイジメル変換信号が出力
されるように構成畜れて−る・ しかして、こＯよ５Ｋ１１成され九ム／Ｄ ＊換器では
、第Ｓ図に七〇動作波形図を示すように、先ずナンプに
スイッチ４を設定され九一定期間曵は導通させて、アナ
ーグ入方信号をサンプリングし、これを；ンデンｔｌｌ
ｃ積分して蓄積する０しかるＯち、スイッチｌを導通さ
せて定電流−ｒからＯ電流を積分器に供給し、積分器に
蓄えられ良積分値（スンデンナＩの充１１電圧）を高速
ＩＮＫ道積分する。この高速度な逆積分は、上記積分値
が菖意０ＪｔｌＨＩｒｚに設定された基ノ卑しベｋＫ達
する迄行う。しかるのち、スイッチ−に代えてスイッチ
１を導通させ、積分―に定１ｍｍｇからＯ微小な電流を
供給して前記積分値を前記所定電位Ｏ基準レベルから、
接地レベル重で逆積分する・これらの定電流源７．９に
よる逆積分時間を前記カウンタ１４．１１ｉＫよやり―
ツク信号を計数して計欄する。しかしテ今、コンダンｔ
Ｉ （Ｄ＠量をＣＭ ｓサンプリングされ九アナ四グ
電圧をＶム、定電流源１．＃Ｏ各電電流値ＩＭＩＩＬと
した場合、定電流源１による逆積分時間をｔｍ１定電ｔ
ＩＬ源−による逆積分時間ｔｌとしたとき Ｖ１ｍＩＭｅｔｍ／（、Ｍ＋Ｉ Ｌ＠ｔｌ／ＣＭとして
示されるから、カウンタ１４．ＩＩＫより上記各時間ｔ
□、ｔ〕をそれぞれ計欄すれに前記アナーグ入力電圧に
相当したディジタル信号をカラン１１１４．ＩＳの計数
値として得ることができる◇特に高速逆積分時間として
上位ビット群データを、また低速逆積分による高精度逆
積分時間として下位ビット群データを得ることができる
。
ところが、このよりなＡ／Ｄ Ｒ換器にて、アナｐグ入
力個号を逐次サンプリングしてこれをディシタル襞換す
る場合、そ０処理速度の＾連化を園ることが必要となる
。そこで、定電流源ｙ、ｔＯｔｍ値を多くし、且つ計掬
用０クロック４１勺Ｏｊ１波数を十分高くして上記し良
逆検分錫履を高速ｊｌＫ１１行することが考えられる。
力個号を逐次サンプリングしてこれをディシタル襞換す
る場合、そ０処理速度の＾連化を園ることが必要となる
。そこで、定電流源ｙ、ｔＯｔｍ値を多くし、且つ計掬
用０クロック４１勺Ｏｊ１波数を十分高くして上記し良
逆検分錫履を高速ｊｌＫ１１行することが考えられる。
しかし、り胃ツＩの周液数を高めるにも限定があ）、電
電＊＊ｒ＊ｓｏ電流を場やすと変換精度が愚くなると言
う間勉かめる。またアナログ信号ｏｔｙプリング時間を
短くすることも考えられるが、積分―を構成するスンデ
ンｔｘｏ′ｉＩ４周液４１！ＩＥ中増＠＠ｇｏ高周波に
おける利得籍性勢Ｏ点で、そＯＩＩ用化が非常に困細で
あり、ま危轡殊＊ａ路部品を必要とする勢の不都合が生
じ九〇 本発＠はこのような事情を考慮してなされ良もので、−
ｔｏｔａ的とするところは、簡為な構成４Ｉｃて高遮羨
換処履と、アナログ久方信号のサンプル時間を十分に確
保することのできる集用性Ｏ１＆−７ナーグ拳ディジタ
ル変換鋤を提供することＫＴｏる。
電＊＊ｒ＊ｓｏ電流を場やすと変換精度が愚くなると言
う間勉かめる。またアナログ信号ｏｔｙプリング時間を
短くすることも考えられるが、積分―を構成するスンデ
ンｔｘｏ′ｉＩ４周液４１！ＩＥ中増＠＠ｇｏ高周波に
おける利得籍性勢Ｏ点で、そＯＩＩ用化が非常に困細で
あり、ま危轡殊＊ａ路部品を必要とする勢の不都合が生
じ九〇 本発＠はこのような事情を考慮してなされ良もので、−
ｔｏｔａ的とするところは、簡為な構成４Ｉｃて高遮羨
換処履と、アナログ久方信号のサンプル時間を十分に確
保することのできる集用性Ｏ１＆−７ナーグ拳ディジタ
ル変換鋤を提供することＫＴｏる。
即ち本尭羽は、アナーグ入カ伯号のサンプルとそＯ逆積
分電層を実行する積分ａｔ複数組並列に設け１アナレグ
信号のテンプルとそ０積分処理とを選択的Ｋｆｉｊ時進
行させることｋよって上述した目的を効果的に達成した
ものである。
分電層を実行する積分ａｔ複数組並列に設け１アナレグ
信号のテンプルとそ０積分処理とを選択的Ｋｆｉｊ時進
行させることｋよって上述した目的を効果的に達成した
ものである。
以下、図ＩＱを参照して本発明の一與施例につＩｌｌガ
する。
する。
ｊＩｓ靭は実施例に係るアナログ・デイジメル変換ｔｏ
ｍｓ構成を示すもので、謔１鉛に示す従来構成と同一部
分には同一符号を付して示しである０しかして、このＡ
／Ｄ シタ暢が４Ｉ愼とするとζろは、コンダン９１と
演算増１＆ｔ）ｊ勢が構成するＩＩＥＩの積分器に加え
て、第２０積分口が設けられている点にある。仁の第２
の積分器はμｍ０積分器と同様に、帰還ルーズにコンデ
ンサ２Ｘを設は喪演算増幅−２２、この演算増襲−ＸＸ
Ｏ入力端に接続されてアナレグ入力信号をナンプリング
入力する入力抵抗２１とナンプルスイツテ１４とからな
る直列副路、そして上記入力抵抗１１との間で増幅器Ｊ
２のナンプル利得を決定する帰還抵抗７１とＫよシ構成
される・そして、この第２の積分器の出力は、比較基準
レベルを前記比ＩＩＲ善ＩＩ、ＩＩＩとそれぞれ同じく
し大ｍｓ、およびｊｉｓ４０比＠器ｘｔ＊、ｓｒに導び
かれ、そＯレベル比較か行われるよう帆なって−る。
ｍｓ構成を示すもので、謔１鉛に示す従来構成と同一部
分には同一符号を付して示しである０しかして、このＡ
／Ｄ シタ暢が４Ｉ愼とするとζろは、コンダン９１と
演算増１＆ｔ）ｊ勢が構成するＩＩＥＩの積分器に加え
て、第２０積分口が設けられている点にある。仁の第２
の積分器はμｍ０積分器と同様に、帰還ルーズにコンデ
ンサ２Ｘを設は喪演算増幅−２２、この演算増襲−ＸＸ
Ｏ入力端に接続されてアナレグ入力信号をナンプリング
入力する入力抵抗２１とナンプルスイツテ１４とからな
る直列副路、そして上記入力抵抗１１との間で増幅器Ｊ
２のナンプル利得を決定する帰還抵抗７１とＫよシ構成
される・そして、この第２の積分器の出力は、比較基準
レベルを前記比ＩＩＲ善ＩＩ、ＩＩＩとそれぞれ同じく
し大ｍｓ、およびｊｉｓ４０比＠器ｘｔ＊、ｓｒに導び
かれ、そＯレベル比較か行われるよう帆なって−る。
重大、前記スイッチ＃、８を介して選択的に与えられる
定電Ｒ源１．９からの電ＲＦｉ切替スイッチ１８を介し
て１ｔイクに毎ＫｊｌｌあるｉＩＩｉｍｓｏｓ分畳に供
給されるようになっており、を大曽記比較優１０，１１
．１６９１１７０比較紳果は上記切替スイッチ２１に連
動する切替スイッチ１Ｍ、Ｉｏを介して選択的に抽出て
れて制御關路ｒＢｃ与見られるように構成されているＯ こＯように構成され＊ Ａ／Ｄ変換器でけ、すンプルヌ
イツテ４．：１４Ｆｉ、サイタリックに交１に選択され
て、アｆｗｘグ入力信号七Ｍｌあるいけ館！Ｏ積分器に
ｔシブリングする。このアナーダ入力信号Ｏすシブリン
グに供されて埴る積分Ｓに対しては、その時点で定電ｆ
ｉｍｙ、ｔからＣ電＃ｌが供給１れｌｋｈようになりて
いる・そして、ナンプリンダがされてい１ｋｖｓ＠ｏ積
分鰺におｉて、先にナンプリンダされ危アナーグ入力ｇ
１号Ｏ逆積分処理が行われるように制御される・こＯよ
うな動作モードＯ切替制御は、制御１嗣路１１により、
りｐツク信号を所定鍬計数する＊に７リツグフロツプを
反転畜せ、その７リツプ７ｗツブ出力を用いる尋して１
１４−に示すように行う◎そして、逆積公娼ｌ１Ｉｌｌ
ＩＩＩｐは、この動作モード切替タイミングに同期させ
て行われる０ かくして、仁のＡ／Ｄ麦換暢によれば、＃１１の積分器
にてアナレグ入力信号をナンプリングし、これを逆積分
処理してディジタル変換を行うことによ）、先の第１図
に示すＡ／Ｄ ＊換―と同様にして高１１１＆なＡ／Ｄ
＊換を行−得る。
定電Ｒ源１．９からの電ＲＦｉ切替スイッチ１８を介し
て１ｔイクに毎ＫｊｌｌあるｉＩＩｉｍｓｏｓ分畳に供
給されるようになっており、を大曽記比較優１０，１１
．１６９１１７０比較紳果は上記切替スイッチ２１に連
動する切替スイッチ１Ｍ、Ｉｏを介して選択的に抽出て
れて制御關路ｒＢｃ与見られるように構成されているＯ こＯように構成され＊ Ａ／Ｄ変換器でけ、すンプルヌ
イツテ４．：１４Ｆｉ、サイタリックに交１に選択され
て、アｆｗｘグ入力信号七Ｍｌあるいけ館！Ｏ積分器に
ｔシブリングする。このアナーダ入力信号Ｏすシブリン
グに供されて埴る積分Ｓに対しては、その時点で定電ｆ
ｉｍｙ、ｔからＣ電＃ｌが供給１れｌｋｈようになりて
いる・そして、ナンプリンダがされてい１ｋｖｓ＠ｏ積
分鰺におｉて、先にナンプリンダされ危アナーグ入力ｇ
１号Ｏ逆積分処理が行われるように制御される・こＯよ
うな動作モードＯ切替制御は、制御１嗣路１１により、
りｐツク信号を所定鍬計数する＊に７リツグフロツプを
反転畜せ、その７リツプ７ｗツブ出力を用いる尋して１
１４−に示すように行う◎そして、逆積公娼ｌ１Ｉｌｌ
ＩＩＩｐは、この動作モード切替タイミングに同期させ
て行われる０ かくして、仁のＡ／Ｄ麦換暢によれば、＃１１の積分器
にてアナレグ入力信号をナンプリングし、これを逆積分
処理してディジタル変換を行うことによ）、先の第１図
に示すＡ／Ｄ ＊換―と同様にして高１１１＆なＡ／Ｄ
＊換を行−得る。
を良ｍｌｏ積分ＩａＫて逆積分処理を貴行して釣る期間
、他方の第２の積分器にてアナーダ入力備号をナンプリ
ングする。そして、１１１Ｘ１０積分４１！Ｏ逆積分処
珈が終了したとき、第２の積分器の逆積分処理を行わし
め、同時に前記第１０積分１１にて次りタイミングにお
けるアナログ入力信号Ｏすシブリンダを行わしめる〇 以後、閂橡にしてアナレグ入カ信号０１ンプリングと、
そ０逆積分処瑠を第１および第２の積分１１Ｋかｉで交
１に繰返し乍ら、同時に奥行ｆ４０髄っテ、このように
すれば、サンプル時間を逆積分九履時間とＰｉＩｌｌｌ
ｉ度に十分長＜ｉＩ保することがで自る・しかも、第１
および第２の積分器にでアナｍｌ入力信号Ｏｔングリン
グと、逆積分処理とを同時Ｋ１１行するので、上記逆積
分４６１１時間を十分確保してその変換ｌＮ１度を高く
することもできる。そして、総合的には、菖１およびｍ
ｘｏ＠分ＳＯ＊列的な同時処理が動作噌−ドを費えて交
互に貴行されることになるので、見掛上ＯＪ＆場適度を
十分速くすることができる・従って、ＩＩＲＩｌ＆精度
を確保し良上で変換処運遮［０高遮化を園ることができ
る。を九爽施１１’１（１１１路構成からも明らかなよ
うに１積分―を並列的に設けるだけで、他の処理部を共
用で自るＯで、構成的にも簡単であり、貢用化が容易で
ある。轡に前記し友ようにサンプリング時間を十分確保
できるので、コンデンサの高周＃ＩＬ４１Ｉ性や増＠−
０ｊｌＩｉｓ波利得が回路ｓｙ威上間亀となることがな
く、従って特殊な電子回路素子を用φることなく安価Ｋ
ｌｌ！作できて実用的利点が絶大である。その上、定電
流源ｒ、＃を一組寮するだけなので集積回路化も容易で
ある＠０効果を奏する。
、他方の第２の積分器にてアナーダ入力備号をナンプリ
ングする。そして、１１１Ｘ１０積分４１！Ｏ逆積分処
珈が終了したとき、第２の積分器の逆積分処理を行わし
め、同時に前記第１０積分１１にて次りタイミングにお
けるアナログ入力信号Ｏすシブリンダを行わしめる〇 以後、閂橡にしてアナレグ入カ信号０１ンプリングと、
そ０逆積分処瑠を第１および第２の積分１１Ｋかｉで交
１に繰返し乍ら、同時に奥行ｆ４０髄っテ、このように
すれば、サンプル時間を逆積分九履時間とＰｉＩｌｌｌ
ｉ度に十分長＜ｉＩ保することがで自る・しかも、第１
および第２の積分器にでアナｍｌ入力信号Ｏｔングリン
グと、逆積分処理とを同時Ｋ１１行するので、上記逆積
分４６１１時間を十分確保してその変換ｌＮ１度を高く
することもできる。そして、総合的には、菖１およびｍ
ｘｏ＠分ＳＯ＊列的な同時処理が動作噌−ドを費えて交
互に貴行されることになるので、見掛上ＯＪ＆場適度を
十分速くすることができる・従って、ＩＩＲＩｌ＆精度
を確保し良上で変換処運遮［０高遮化を園ることができ
る。を九爽施１１’１（１１１路構成からも明らかなよ
うに１積分―を並列的に設けるだけで、他の処理部を共
用で自るＯで、構成的にも簡単であり、貢用化が容易で
ある。轡に前記し友ようにサンプリング時間を十分確保
できるので、コンデンサの高周＃ＩＬ４１Ｉ性や増＠−
０ｊｌＩｉｓ波利得が回路ｓｙ威上間亀となることがな
く、従って特殊な電子回路素子を用φることなく安価Ｋ
ｌｌ！作できて実用的利点が絶大である。その上、定電
流源ｒ、＃を一組寮するだけなので集積回路化も容易で
ある＠０効果を奏する。
尚、本発明は上記実施例にのみ限定されるものではな−
◎例えば比較器１０．１１と、他方の比較器ｚ６．ｓｒ
との出力を選択して制御回路ＩＩＫ与えることに代えて
、第１および第２の積分ＩＩＩＩｔ）出力を選択約に抽
出して比ｌｌ１ｌ！器Ｊ（Ｊ、ｉＨｃ供給するようにし
てもよ−。このようにすれば比較器も共用することにな
るので、その構成を更に簡略化することが可能となり、
実用化に有利である◇また積分器を８つ以上並列的に設
けて、サンプル時間を更に長く確保するようにしてもよ
い。更にりａツクの周波数や定電流源の電ｆｌｔ値＃＃
は費換せんとするディジタル信号のビット数に応じて定
めれはよ−◇警するに本発明は七〇＊旨を逸脱しなｉｌ
ｉ囲で種々賞形して実施することができる。
◎例えば比較器１０．１１と、他方の比較器ｚ６．ｓｒ
との出力を選択して制御回路ＩＩＫ与えることに代えて
、第１および第２の積分ＩＩＩＩｔ）出力を選択約に抽
出して比ｌｌ１ｌ！器Ｊ（Ｊ、ｉＨｃ供給するようにし
てもよ−。このようにすれば比較器も共用することにな
るので、その構成を更に簡略化することが可能となり、
実用化に有利である◇また積分器を８つ以上並列的に設
けて、サンプル時間を更に長く確保するようにしてもよ
い。更にりａツクの周波数や定電流源の電ｆｌｔ値＃＃
は費換せんとするディジタル信号のビット数に応じて定
めれはよ−◇警するに本発明は七〇＊旨を逸脱しなｉｌ
ｉ囲で種々賞形して実施することができる。
１１１図は従来ＯＡ／Ｄ変換器０−１ｊｌｌを示す構成
１、謔２ＥＩＩ−１第１図に示すＡ／Ｄ費換器０勅作を
示す図、菖３図は本発明の一夷論例ｔｙｔ概略構成図、
論４図Ｆｉ四貢−例の動作毫−ドを示す顛である。 １．１１・・・コンデンサ、！、 ２１１・・・演算増
嘔幡、Ｊ ｅ Ｊ ｘ・・・入力抵抗、４．１４・・・
テンプルスイッチ、ｓ、ｘｉ・・・＃ｉｊｌ抵抗、ｌ、
１・・・スイッチ、ｙｅり・・・定電流源、１０，１１
．Ｘｇ。 ２ｒ・・・比ＩＩＲ器、１１・・・直流電源、ＸＳ・・
・制御回路、１４．Ｉｌ・・・カウンタ、ｉｓ、ｚＢ
ｓ。 ・・・切替スイッチ。 出願人代理人 弁理士 鈴 江 武 彦１２ 図
１、謔２ＥＩＩ−１第１図に示すＡ／Ｄ費換器０勅作を
示す図、菖３図は本発明の一夷論例ｔｙｔ概略構成図、
論４図Ｆｉ四貢−例の動作毫−ドを示す顛である。 １．１１・・・コンデンサ、！、 ２１１・・・演算増
嘔幡、Ｊ ｅ Ｊ ｘ・・・入力抵抗、４．１４・・・
テンプルスイッチ、ｓ、ｘｉ・・・＃ｉｊｌ抵抗、ｌ、
１・・・スイッチ、ｙｅり・・・定電流源、１０，１１
．Ｘｇ。 ２ｒ・・・比ＩＩＲ器、１１・・・直流電源、ＸＳ・・
・制御回路、１４．Ｉｌ・・・カウンタ、ｉｓ、ｚＢ
ｓ。 ・・・切替スイッチ。 出願人代理人 弁理士 鈴 江 武 彦１２ 図
Claims (1)
- 並列に設けられ良複数の積分器と、これらの積分＊に選
択的にアナログ入力信号をサンプリングする手段と、こ
のサンプリングし九積分器の出力レベルｔ−謔１および
菖２の基準レベルとそれぞれ比較する第１および第２０
比ＩＩＲＩ！Ｆと、これらの第１および第２の比＊＊ｏ
ｊｔ軟結果に従って前記アナログ入力信号をサンプリン
グし良積分器を出力レベルが前記＄１１の基準レベルに
達する迄高速逆積分したのち前記ｔｇｚｏ基準レベルに
達する迄高精度逆積分する手段と、所定周波数のクロッ
クを計数して上記高速逆積分の期間および上記高精度逆
積分の期間をそれぞれ針数してその計数値からディジＩ
ル信号値を得る手段とを具備し、前記秩分器に選択的に
アナ胃グ入力信号をナング蓼ングする手段は、ナンプリ
ング出力の逆積公娼ｍを行って一攻い積分Ｓｔ遥択して
なることを４１黴とするアナ田り・ディシール変換１ｉ
ｅ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16675281A JPS5868317A (ja) | 1981-10-19 | 1981-10-19 | アナログ・デジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16675281A JPS5868317A (ja) | 1981-10-19 | 1981-10-19 | アナログ・デジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868317A true JPS5868317A (ja) | 1983-04-23 |
| JPS6231529B2 JPS6231529B2 (ja) | 1987-07-09 |
Family
ID=15837078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16675281A Granted JPS5868317A (ja) | 1981-10-19 | 1981-10-19 | アナログ・デジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868317A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107721A (ja) * | 1981-12-22 | 1983-06-27 | Yokogawa Hokushin Electric Corp | アナログ・ディジタル変換器 |
| WO1983003501A1 (en) * | 1982-03-25 | 1983-10-13 | Abe, Miki | Analog/digital converter |
| JPS6029071A (ja) * | 1983-07-14 | 1985-02-14 | Matsushita Electric Ind Co Ltd | 誤り訂正装置 |
| JPS6367826A (ja) * | 1986-09-09 | 1988-03-26 | Teac Co | デイジタル−アナログ変換装置 |
| JPS645226A (en) * | 1987-06-29 | 1989-01-10 | Nec Corp | Oversample type a/d converter |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216154A (en) * | 1975-07-30 | 1977-02-07 | Hitachi Denshi Ltd | High speed ad converter of multi processing system |
| JPS53137659A (en) * | 1977-05-09 | 1978-12-01 | Toshiba Corp | A/d conversion system |
| JPS5440550A (en) * | 1977-09-07 | 1979-03-30 | Yokogawa Hokushin Electric Corp | Analog-to-digital converter |
| JPS5621414A (en) * | 1979-07-30 | 1981-02-27 | Sanyo Electric Co Ltd | Analogue-digital converting circuit |
-
1981
- 1981-10-19 JP JP16675281A patent/JPS5868317A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216154A (en) * | 1975-07-30 | 1977-02-07 | Hitachi Denshi Ltd | High speed ad converter of multi processing system |
| JPS53137659A (en) * | 1977-05-09 | 1978-12-01 | Toshiba Corp | A/d conversion system |
| JPS5440550A (en) * | 1977-09-07 | 1979-03-30 | Yokogawa Hokushin Electric Corp | Analog-to-digital converter |
| JPS5621414A (en) * | 1979-07-30 | 1981-02-27 | Sanyo Electric Co Ltd | Analogue-digital converting circuit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107721A (ja) * | 1981-12-22 | 1983-06-27 | Yokogawa Hokushin Electric Corp | アナログ・ディジタル変換器 |
| JPS632488B2 (ja) * | 1981-12-22 | 1988-01-19 | Yokokawa Denki Kk | |
| WO1983003501A1 (en) * | 1982-03-25 | 1983-10-13 | Abe, Miki | Analog/digital converter |
| JPS6029071A (ja) * | 1983-07-14 | 1985-02-14 | Matsushita Electric Ind Co Ltd | 誤り訂正装置 |
| JPS6367826A (ja) * | 1986-09-09 | 1988-03-26 | Teac Co | デイジタル−アナログ変換装置 |
| JPS645226A (en) * | 1987-06-29 | 1989-01-10 | Nec Corp | Oversample type a/d converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6231529B2 (ja) | 1987-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6360568B2 (ja) | ||
| US20110273317A1 (en) | Current-switching cell and digital-to-analog converter | |
| KR19980079445A (ko) | 바이폴라 소자균분 디지탈아날로그 신호변환을 수행하는 방법 및 장치 | |
| JPS5868317A (ja) | アナログ・デジタル変換器 | |
| JPH04162830A (ja) | Ｄ／ａコンバータ | |
| CN110380728B (zh) | 一种高分辨率的混合模数电路转换装置及转换方法 | |
| US3384889A (en) | Hybrid analog to digital converter | |
| CN101686058A (zh) | 跟踪与保持放大器以及模拟至数字转换器 | |
| JPS61292420A (ja) | Ａ／ｄ変換器 | |
| SU1259968A3 (ru) | Устройство дл преобразовани цифровых сигналов в аналоговые | |
| JP3723362B2 (ja) | フラッシュ方式アナログ／デジタル変換装置 | |
| JP3474492B2 (ja) | Ｄ／ａ変換回路 | |
| SU879765A1 (ru) | Способ аналого-цифрового преобразовани | |
| SU687584A1 (ru) | Декодирующее устройство | |
| JPS5817728A (ja) | 複合型アナログ・デイジタル変換器 | |
| GB1572637A (en) | Analogue-to-digital converter | |
| SU843155A1 (ru) | Групповой стандарт частоты | |
| CN110380727B (zh) | 一种混合型模数转换电路装置及转换方法 | |
| JPS6276822A (ja) | デイジタル・アナログ変換方法 | |
| SU1755282A2 (ru) | Многоканальное устройство тестового контрол | |
| JPS619900A (ja) | サンプル・ホ−ルド回路 | |
| JPH0193932A (ja) | Ｄａ変換装置 | |
| SU469212A1 (ru) | Устройство контрол работоспособности | |
| SU1640824A1 (ru) | Цифроаналоговый преобразователь | |
| SU661525A1 (ru) | Экспоненциальный калибратор напр жени |