SU1259968A3 - Устройство дл преобразовани цифровых сигналов в аналоговые - Google Patents
Устройство дл преобразовани цифровых сигналов в аналоговые Download PDFInfo
- Publication number
- SU1259968A3 SU1259968A3 SU2987850A SU2987850A SU1259968A3 SU 1259968 A3 SU1259968 A3 SU 1259968A3 SU 2987850 A SU2987850 A SU 2987850A SU 2987850 A SU2987850 A SU 2987850A SU 1259968 A3 SU1259968 A3 SU 1259968A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- mos transistor
- current
- cascade
- stage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
Изобретение относитс к области вычислительной техники и позвол ет упростить устройство за счет сокращени количества МОП-транзисторов. Ток, поступающий с выхода источника 2 тока на вход п-каскадного делител тока, делитс в каждом каскаде, состо щем из четырех МОП-транзисторов, на две части. Одна- часть тока поступает через четвертый МОП-транзистор 10 на вход следующего более младшего каскада, а друга часть тока, в зависимости от сигнала (отпирающего или запирающего), поданного на транзисторы 7 и 8, поступает либо на инвертирующий вход усилител 3, либо - на нулевую шину. Токи., поступившие на инвертирующий вход усилител 5, складьгоаютс и преобразуютс на его выходе в напр жение, пропорциональное величине входного тока. 1 ил, СО С N9 СЛ - 00 см
Description
Устройство относитс к вычислительной технике и может быть использовано в информационно-вьгчнслитель- ньгх системах, а также дл св зи вычислительных устройств с аналоговыми объектами управлени ,
Цель изобретени - упрощение устройства за счет сокращени числа МОП-транзисторов.
На чертеже приведена функциональна схема устройства.
Устройство содержит п-каскадный делитель 1 тока типа R-2R, где п - число разр дов цифровых сигналов, выполненный на одинаковых МОП-транзисторах , источник 2 тока, источник 3 напр жени , п переключающих устройств 4, к входу которых подключен выход источника 3 напр жени , и операционный усилитель 5.
Выход операционного усилител 5 соединен через резистор 6 обратной св зи с инвертирующим входом и первым выводом 7 МОП-транзистора в каждом каскаде п-каскадного делител 1 тока. Неинвертирук ций вход операционного делител 5 подключен через второй МОП-транзистор 8 к второму ВЫВОДУ первого МОП-транзистора 7 и.певому выводу третьего МОП-транзистора 9, второй вывод которого соединен с первым выводом четвертого МОП-транзистора 10 в каждом каскаде п-каскадного делител 1 тока. Второй вывод четвертого МОП-транзистора 10 соединен с первьм выводом четвертого МОП- транзистора 10 и вторым выводом третьего МОП-транзистора 9 более младшего каскада п-каскадного делител 1 тока. Выходна шина источника 2 тока подключена к первому выводу четвертого МОП-транзистора 10 старшего каскада п-каскадного делител 1 тока. Нулева шина источника 2 тока соединена с пе вым выводом дополнительного 11 транзистора , второй вывод которого соединен с вторым выводом четвертого МОП-транзистора младшего каскада п-каскадного делител 1 тока. Управл ющий вывод дополнительного транзитора 11 объединен с управл ющим выводом третьих 9 и четвертых 10 МОП- транзисторов и подключен к выходу источника 3 управл ющего напр жени . Управл ющий вход источника 2 тока соединен с шиной В знакового разр да входного кода. Управл ющие
5
0
входы переключающих устройств 4 вл ютс щинами входного кода В -. I а их первые и вторые выходы соединены с соответствующими управл ющим входами первого 7 и второго 8 МОП- транзисторов п-каскадного делител 1 тока.
Конструктивно переключающее устройство может быть выполнено, например , на двух последовательно включенных инвертирующих ключевых транзисторных каскадах, выход второго из которых вл етс первым выходом, а выход первого - вторьм выходом переключающего устройства 4.
Устройство работает следующим образом.
Ток, поступающий с выхода источника 2 тока на вход п каскадного делител 1 тока, делитс в каждом каскаде на две части. Одна часть тока поступает через четвертый МОП-транзистор 10 на вход следующего более младшего каскада, а втора часть тока, в Зависимости от сигнала (отпирающего или запирающего), поданного на транзисторы 7 и 8, либо поступает на инвертирующий вход усилител 3, либо - на нулевую шину.Оставша с от делени в последнем каскаде часть тока через п тый МОП-транзистор 1I поступает на нулевую шину. Токи, поступившие на инвертирующий вход усилител . 5, складываютс и преобразуютс на его выходе в напр жение, пропорциональное величине входного кода. В зависимости от значени кодовой цифры в знаковом разр де входного кода выходной ток либо вытекает, либо втекает в источник 2 тока, при этом на выходе устройства формируетс соответственно отрицательное или положительное напр жение.
0
5
0
Запирающее выходное напр жение переключающего устройства 4 равно ОВ, а отпирающее - выходному напр жению источника 3, которое поддерживает посто нно провод щее состо ние транзисторов 9 и 10 в каскадах и дополнительного транзистора 11. Использование в каждом каскаде .п-каскадного делител 1 тока транзистора 9 в посто нно включенном
состо нии позвол ет преобразовать входной код в напр жение с высокой точностью с помощью достаточно простых средств.
3
Claims (1)
- Формула изобретениУстройство дл преобразовани цифровых сигналов в аналоговые, содержащее п-каскадный делитель тока типа R-2R, вьшолненный на одина ковых МОП-транзисторах, источник тока, источник напр жени , п пере- ключакицих устройств, к входу которы подключен выход того же или другог источника такого же напр жени и операционный усилитель, выход которого соединен через резистор обратной св зи с инвертирующим входом и первым выводом первого МОП-транзистора в каждом каскаде п-каскадного делител тока, неинвертирующий вход через второй МОП-транзистор в каждо каскаде п-каскадного делител тока соединен с первым выводом третьего МОП-транзистора, второй вывод кото- рого соединен с первым выводом четвертого МОП-транзистора, второй вывод которого соединен с первым выводом четвертого МОП-транзистора и вторым выводом третьего МОП-тран- зистора более младшего каскада п-какадного делител тока, выходна шина источника тока подключена к первому выводу четвертого МОП-транзистора самого старшего каскада 1-каскадного делител тока, нулева4шина источника тока соединена с первым выводом дополнительного МОП- транзистора, второй вывод которого соединен с вторым выводом четвертого МОП-транзистора самого младшего каскада п-каскадного делител тока, управл ющий вывод которого объединен с управл ющими выводами четвертых МОП-транзисторов всех каскадов п-каскадного делител тока и подклю чан к шине источника управл ющего напр жени , управл ющий вход источника тока соединен с шиной знаковог разр. да входного кода, управл ющие входы п переключающих устройств вл ютс шинами входного кода, а первые и вторые выходы каждого переключающего устройства соединены с соответствукицими управл ющими входами первого и второго МОП-транзисторов соответствующего каскада п-каскадного делител тока, о т л и - ч а.юще ее тем, что, с целью его упрощени , в каждом каскаде п-каскадного делител тока второй вывод первого МОП-транзистора соединен с вторым выводом второго и певым выводом третьего МОП-транзисторов , а управл ющий вход третьего МОП-транзистора подключен к шиие источника напр жени .
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2939455A DE2939455C2 (de) | 1979-09-28 | 1979-09-28 | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in diesen entsprechende Analog-Signale, mit einem R-2R-Kettennetzwerk |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1259968A3 true SU1259968A3 (ru) | 1986-09-23 |
Family
ID=6082183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU2987850A SU1259968A3 (ru) | 1979-09-28 | 1980-09-26 | Устройство дл преобразовани цифровых сигналов в аналоговые |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4336527A (ru) |
| EP (1) | EP0028695B1 (ru) |
| JP (1) | JPS5657329A (ru) |
| AR (1) | AR224546A1 (ru) |
| AT (1) | ATE17424T1 (ru) |
| DE (1) | DE2939455C2 (ru) |
| GR (1) | GR70017B (ru) |
| SU (1) | SU1259968A3 (ru) |
| ZA (1) | ZA805982B (ru) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125121A (ja) * | 1982-12-29 | 1984-07-19 | Fujitsu Ltd | Ｒ―２ｒラダーデジタル―アナログ変換回路 |
| US4635038A (en) * | 1985-11-08 | 1987-01-06 | Advanced Micro Devices, Inc. | CMOS-transistor-based digital-to-analog converter |
| KR930009432B1 (ko) * | 1991-12-31 | 1993-10-04 | 현대전자산업 주식회사 | 디지탈/아나로그 변환기용 전류소자 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE572049A (ru) * | 1957-12-03 | 1900-01-01 | ||
| FR2043946A5 (ru) * | 1969-05-02 | 1971-02-19 | Commissariat Energie Atomique | |
| US3646587A (en) * | 1969-12-16 | 1972-02-29 | Hughes Aircraft Co | Digital-to-analog converter using field effect transistor switch resistors |
| US3755807A (en) * | 1972-02-15 | 1973-08-28 | Collins Radio Co | Resistor-ladder circuit |
| DE2315986C3 (de) * | 1973-03-30 | 1978-12-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer |
| DE2423130A1 (de) * | 1974-05-13 | 1975-11-20 | Siemens Ag | Schaltungsanordnung zur umsetzung von digitalen siganlen, insbesondere pcm- signalen, in entsprechende analoge spannungen |
| US4045793A (en) * | 1975-09-29 | 1977-08-30 | Motorola, Inc. | Digital to analog converter |
| DE2838310C2 (de) * | 1978-09-01 | 1983-12-01 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk |
| DE2901484A1 (de) * | 1979-01-16 | 1980-07-24 | Siemens Ag | Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere pcm-signalen, in diesen entsprechende analog-signale, mit einem r-2r-kettennetzwerk |
-
1979
- 1979-09-28 DE DE2939455A patent/DE2939455C2/de not_active Expired
-
1980
- 1980-09-19 AT AT80105644T patent/ATE17424T1/de not_active IP Right Cessation
- 1980-09-19 AR AR282604A patent/AR224546A1/es active
- 1980-09-19 EP EP80105644A patent/EP0028695B1/de not_active Expired
- 1980-09-24 US US06/190,238 patent/US4336527A/en not_active Expired - Lifetime
- 1980-09-26 SU SU2987850A patent/SU1259968A3/ru active
- 1980-09-26 JP JP13309180A patent/JPS5657329A/ja active Granted
- 1980-09-26 ZA ZA00805982A patent/ZA805982B/xx unknown
- 1980-09-26 GR GR62975A patent/GR70017B/el unknown
Non-Patent Citations (1)
| Title |
|---|
| IEEE International Solid-State Circuit Conference. Digest of Technical Papes, 1978, p. 187. Патент DE № 1233820, кл. Н 03 М 1/66, 01 .09.78. * |
Also Published As
| Publication number | Publication date |
|---|---|
| AR224546A1 (es) | 1981-12-15 |
| US4336527A (en) | 1982-06-22 |
| JPS6134695B2 (ru) | 1986-08-08 |
| EP0028695A1 (de) | 1981-05-20 |
| GR70017B (ru) | 1982-07-23 |
| DE2939455A1 (de) | 1981-04-02 |
| ZA805982B (en) | 1981-09-30 |
| EP0028695B1 (de) | 1986-01-08 |
| ATE17424T1 (de) | 1986-01-15 |
| DE2939455C2 (de) | 1983-11-17 |
| JPS5657329A (en) | 1981-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1194600A (en) | Analog-to-digital converter | |
| US3651517A (en) | Digital-to-analog converter with isolated current sources | |
| JPS5972226A (ja) | 符号化回路 | |
| US5218364A (en) | D/a converter with variable biasing resistor | |
| EP0523102B1 (en) | Analogue to digital converter | |
| KR900013726A (ko) | 전류원 장치 및 디지탈 아날로그 변환기 | |
| US3577139A (en) | Analog-to-digital converter | |
| SU1259968A3 (ru) | Устройство дл преобразовани цифровых сигналов в аналоговые | |
| US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| KR20020064321A (ko) | 디지털/아날로그 변환기 | |
| US4047056A (en) | Voltage-frequency converter | |
| US3225345A (en) | Digital-to-analog converter | |
| JPS5513583A (en) | Analogue-digital converter circuit | |
| SU1059664A1 (ru) | Дифференциальный усилитель | |
| SU1765893A1 (ru) | Умножающий цифроаналоговый преобразователь | |
| SU809559A2 (ru) | Аналого-цифровой преобразователь | |
| SU1005085A1 (ru) | Амплитудный селектор | |
| RU1786661C (ru) | Аналого-цифровой преобразователь | |
| SU733032A1 (ru) | Аналоговое запоминающее устройство | |
| SU1018233A1 (ru) | Преобразователь напр жени в код Гре | |
| SU1388954A1 (ru) | Аналоговое устройство дл выборки и хранени информации | |
| SU651476A1 (ru) | Преобразователь код-напр жение | |
| SU1642586A1 (ru) | Цифроаналоговый преобразователь | |
| SU777876A1 (ru) | Импульсно-кодовый демодул тор телефонного канала радиорелейной станции | |
| SU1640824A1 (ru) | Цифроаналоговый преобразователь |