JPS59125121A - Ｒ―２ｒラダーデジタル―アナログ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明はデジタル−アナログ（Ｄ／Ａ）変換回路に係り
、特にはしご型Ｄ／Ａ変換回路を集積回路化したときに
生ずる基板バイアスの影響を除去したＤ／Ａ変換回路に
関する。

（２）技術の背景 デジタル信号をアナログ信号に変換するＤ／Ａ変換回路
は種々のものが提案されているが原理的には第１図に示
すように入力のデジタル信号Ａｏ。

Ａ　＋　、　　・・・、Ａｎはレジスフ等に貯えられて
いて複数の例えばインバータ構成によるスイッチ手段１
０．１２．　　・・・、Ｉｎをコントロールし、基準の
電圧Ｖ　ｒｅｆはスイッチ手段ｊｏ、［１，・・・、Ｉ
ｎを通じて抵抗回路網１に与えられ各コードの各桁の重
みづりによってアナログ出力電圧■。いが出力されてい
る、このアナログ出力電圧■ユは下記の式で表される。

Ｖ、、、＝Ｖｒｅｆ　　（Ａ　＋／２＋Ａ　２／２　’
、　　・・・・、Ａｎ／２’、）　　　・・・・・（１
）第２図は第１図に示した系統図を集積化してインパー
ク構成のスイッチ手段Ｉｏ、ｌ＋、　　・・・。

ＩｎをＣ０Ｍ５　（相補型金属・酸化膜半導体）化した
もので各スイッチ手段１ｏ、ｌ　１．　　・・・。

ＩｎはＰ型及びＮ型のＭＯ３より構成され、Ｐ型及びＮ
型ＭＯ３のゲートは共通接続されてデジタル信号のＡｏ
、Ａ１．　　・・・、Ａｎの加わる入力端子に接続され
、Ｐ型ＭＯ３のドレインとＮ型ＭＯ３のソースは共通接
続されて共通接続点より抵抗回路網の２Ｒの抵抗器に接
続されている。Ｐ型ＭＯ３のソースは基準電圧源のＶ　
ｒｅｆに、Ｎ型ＭＯ３のトレインは接地電位に接続され
、各２Ｒの抵抗器間には上記２Ｒの半分の抵抗値を有す
る抵抗器Ｒ，Ｒ・・・接続され終α１１．１に一端が接
続された２Ｒの抵抗器に接続されている。

上記構成゛においてインバータ構成のスイッチ手段Ｉｎ
、＋１．　　・・・、Ｉｎのゲートにコード信号に応じ
た′１”、０”のデジタル信号が加えられるとスイッチ
手段は接地電位の０■または基準電圧源のＶ　ｒｅｆの
電圧をＰ−ＭＯ８のルインおよびＮ−ＭＯ３のソースの
共通点０に出力する。

例えば、第１番目〜第ｎ番目のスイッチ手段１ｏのゲー
トにΔｏ＝ＡＩ＝Ａ２．　　・・＋、Ａｎ一１のデジタ
ル信号が加えられるとＰ−ＭＯ３はゲート電位の上昇に
より「オフ」状態にＮ−ＭＯ８は「オン」状態となるの
でＰ−ＭＯＳのドレインとＮ−ＭＯ３のソースの共通点
０は接地電位となる。

ゲートにＡ　ｏ　＝Ａ　＋　＝Ａ　２．　　・・・、　
Ａｎ＝０のデジタル信号が加えられるとＮ−ＭＯ３は「
オフ」状態にＰ−ＭＯ３は「オン」状態になって共通点
０は基準電圧源の電位Ｖ　ｒｅｆとなる。このように接
地電位または基準電位を抵抗回路網１に与えることで各
桁毎の重みづけのなされたアナログ出力電圧■ユが取り
だせるようになされる。

このようなり／Ａ変換回路を集積化する場合には精密な
抵抗値を必要とし集積化をむづがしくしていると共に集
積化したときの基板に加えるバイアス電圧の影響が抵抗
値に無視できない影響を与える問題が生ずる。

（３）従来技術の問題点 上述したＤ／Ａ変換回路を集積化し抵抗回路網を基板に
形成する場合の構成を第３図に示す。

２は例えはシリコン等のＮ型基板で、該基板上にフィル
ド酸化膜３を形成してＰ型ウェル４を該基板２内に形成
して、該Ｐ型ウェル４内に電極用のＮ　＋　＋拡散層５
，５と、該Ｎ＋１拡散層間に抵抗器２ＲおよびＲを構成
するＮ＋拡散層６を形成し、ＰＳＧ　（燐シリカガラス
）等の絶線膜７を形成後に窓開きを行って電極用のアル
ミニュウム８゜９を窓開き部に形成して抵抗器を構成す
る。

抵抗器の抵抗値Ｒはよく知られているようにＲ＝Ｒａ　
　・又／Ｗ　・　・・・・・・　・・（２）但し、Ｒａ
−シート抵抗値、又は上記抵抗ではＮ＋拡散層の長さ、
ＷはＮ＋拡散層の幅である。

で表される。

抵抗値ばＮ＋拡散層に拡散するドース量、Ｎ＋拡散層の
長さ及び幅又およびＷの関数であり、これらを調整する
ことで抵抗値を所定範囲内で適宜の値に選択することは
可能である。

一般に抵抗器の使用状態ではＣＭＯ３のＮ型では基板２
に素子分離のためにバイアス電圧を加える。一般には５
■程度の電圧を加え、電極８には同じ＜５Ｖの電圧を電
極９はＯＶの電位であるために電極８例の電位は基板２
を基準に考えるとＯＶ、電極９側の電位は基板２を基準
に考えれば一５Ｖとなる。すなわち、Ｎ＋拡散層６の基
準２に対する依存性として第４図の如く横軸に基板とＮ
＋拡散層間のパンク電圧（電位差）をとり、縦軸にシー
ト抵抗値をとるとパンク電圧が増加するにしたがってシ
ート抵抗値が増加する曲線１０のような特性を示す。こ
の結果、電極８近　のＮ＋拡散層６の抵抗値は電位差が
０■であるためには符号１１で示す抵抗値を示し、電位
差が一５■ある電極９側でば符号１２で示すような高い
抵抗値を示すことになり、設計の段階で上記した（２）
式により精確な抵抗値を設定しても基板のバイアス電圧
による影響は避けられなかった。このために第２図に示
すような抵抗回路網を持つＤ／八へ換回路を集積化する
と第５図に示すように横軸にデジタル入力を縦軸にアナ
ログ出力をとると曲線１３で示すように大きな非直性線
を示すことになる。

上記実施例ではＮ型の抵抗器について考慮したがＰ型で
構成させた場合も上述したと同様の現象によってデジタ
ル人力−アナログ出力特性はＮ型とは反対の第５図の曲
線１４で示すような特性となってＮ型抵抗器と同じよう
な弊害を生じていた。

（４）発明の目的 本発明は上記欠点に鑑みＤ／Ａ変換回路を集積化した場
合に入力デジタル信号に対するアナログ出力の直性線を
高めることを第１の目的とするものである。

本発明の第２の目的はＮ＋またはＰ＋等の抵抗器用拡散
層の幅および長さを予めバイアス電圧の影響骨だけ増減
させることで極めて簡単に直線性の補正を行うようにし
たＤ／八へ換回路を提供することにある。

（５）発明の構成 この目的は本発明によれば、デジタル入力信号によって
それぞれスイッチング動作を行う複数のスイッチ手段と
、該スイッチ手段に接続された抵抗回路網を有し、該ス
イッチ手段の１つはスイン◆ チング動作により、異なる抵抗値を有する。第１、第２
の抵抗の一方を介して、該抵抗回路網の出力端を電源又
は、接地に接続するようにしたことを特徴とするデジタ
ル−アナログ変換回路を提供するものである。

（６）発明の実施例 以下、本発明の一実施例を第６図および第７図について
説明する。

第６図は本発明の一実施例を示すＤ／Ａ変換回路であり
、第２図と同一部分は同一符号を付して重複説明を省略
するも、本発明では第１のインバータ構成のスイッチン
グ手段ｉｏ（点線１５内）のみその構成が異なり他は第
２図と同様である。

即ち、Ｐ−ＭＯ３のトランジスタＴｒ１とＮ−ＭＯ８の
トランジスタＴｒ２のｃ−ＭＯ８ｊＲ成された第７＃目
のインバータ構成のスイッチ手段Ｉ。

はＰ−ＭＯ３のトランジスタＴｒ＋のドレインとＮ−Ｍ
Ｏ３のトランジスタＴｒ２のソース間に第１および第２
の抵抗器Ｒに対し２倍の抵抗値を持つ２Ｒ”および２Ｒ
”を直列に接続し２つの抵抗器の接続点を出力端■。Ｌ
ＩＴに接続したものであり、第２図においてはＰ−ＭＯ
Ｓが“オン”した時もＮ−ＭＯ３が“オン”した時も共
に共通の２Ｒの抵抗器２Ｒを通して出力されたが、本発
明の場合はＰ−ＭＯ５のトランジスタＴｒ＋が“オン”
した時は第１の抵抗器２Ｒ’　を通じて、Ｎ−ＭＯ３の
トランジスタＴｒ２が゛′オン”した時は抵抗器２Ｒ゛
を通して■。ＬＩＴにアナログ信号が出力されるように
なされる。

かくすれば２Ｒ’　および２Ｒ”で表される抵抗値を所
定の値に第４図で示すハック電圧による違い分だけ予め
補正しておけば基板バイアスの影響を除去できる。即ち
Ｐ−ＭＯＳのトランジスタＴｒ＋が“オン”した時の抵
抗器２Ｒ’　の抵抗値はアナログ信号出力が第５図の曲
線１４のようムこデジタル入力に対し凸状のカーブを画
くので予め抵抗値を減少させ、例えばシートの抵抗値の
Ｐ＋拡散層６の長さ文を短くするようにし、Ｎ−Ｍ　Ｏ
８のトランジスタＴｒ２がパオン”した時の抵抗器２Ｒ
”の抵抗値はアナログ信号出力が第５図の曲線１３のよ
うにデジタル入力に対し凹状のカーブを画くので予め抵
抗値を増加させ例えばシート抵抗値、Ｎ＋拡散層６の又
をながくするようにしておく、上記実施例では拡肢抵抗
器の長さ又を調整したが、勿論幅Ｗや拡散のドーズ量を
調整して固有抵抗Ｒａを変化させてもよい。このように
抵抗器２Ｒ’、２Ｒ”を別々に動作させるとデジタル入
力に対するアナログ出力電圧は第５図の曲線１６および
１７で示されるように基板のバイアスによって抵抗値の
見掛上の違いに基づくアナログ出力レベル差を補正する
ことが可能となる。曲線１６はＮ型の抵抗器を曲線１７
はＰ型の抵ｍｌ器を示している。

上記の抵抗４ｆ／ｉ２Ｒ’、２Ｒ”を接続した点線部分
１５の動作を説明すると第６図において入力デジタル信
号Ａｏが１”の時Ｐ−ＭＯＳトランジスタ外〉は゛オフ
”状態でありＮ−ＭＯ３のトランジスタＴｒ２が゛′オ
ン”状態となるので抵抗器２Ｒパを通して出力点Ｏ゛は
接地電位となされる。

人力デジタル信号Ａｏが”　ｏ　”の時はＰ−ＭＯＳの
トランジスタＴｒ＋はパオン”状態でありＮ−Ｍ　ＯＳ
のトランジスタＴｒ２が“オフ”状態となるので抵抗器
２Ｒ’　を通して出力点０゛は基準電位Ｖ　ｒｅｆなさ
れる。よって予め２Ｒ’、２Ｒ”で示す抵抗器を基板の
バイアス電圧によって生ずるハック電圧骨だけ抵抗値を
補正しておけば第５図１６．１７の曲線のようなアナロ
グ出力を得ることが可能となる。

実際の抵抗値の補正量は第２図で示す従来のＤ／Ａ変換
回路の抵抗器ＲのＲａ＝］ＫΩ／口、幅Ｗ＝１０μ、長
さＡ＝２５０μで抵抗器２ＲとしてＲａ＝ＩＫΩ／口、
幅ｗ＝１０μ、長さ又は５００μであるとすれば、第６
図の補正抵抗器２Ｒ’ではＲａ＝ＩＫΩ／口、幅ｗ＝１
０／ｊ、長さβ−４８５μに補正抵抗器２Ｒ”ではＲａ
＝１にΩ／口、幅Ｗ＝１０μ、長さ７！＝５２０μのも
のを用いることができる。

この場合、補正抵抗器２Ｒ’　は３％、２Ｒ”は４％の
抵抗値補正を行ったがこれらは設計に応じて適宜するこ
とは勿論である。

第７図は本発明の他の実施例を示すものであり、第６図
では第１番目の（ＭＳＢ）のスイッチ手段■ｏのみを補
正抵抗器２Ｒ’　、２Ｒ”によって補正したがデジタル
入力信号Ａ　Ｏ％　Ａ　１−−−−−　Ａ　ｎのすべて
の桁の抵抗値補正を行ったものであり、これらの補正は
ＭＳＢより２桁目まで、またば３桁目まで等任意に選択
できることは勿論である。

（７）発明の効果 以上詳記したように本発明のＤ／Ａ変換回路によれば基
板に加えるバイアスのハック電圧による集積抵抗器の抵
抗値変化を補正し得て、デジタル入力信号に対するアナ
ログ出力信号の直線性を改善し得る特徴を有する

【図面の簡単な説明】

第１図は従来のＤ／Ａ変換回路の系統図、第２図は第１
図の具体的な回路図、第３図は従来の集積化した抵抗器
の側断面図、第４図は集積化した抵抗器のバイアス電圧
によるハック電圧とシート抵抗値との関係を説明する特
性図、第５図は本発明と従来のデジタル入力とアナログ
出力との関係を示す曲線図、第６図は本発明のＤ／Ａ変
換回路の集積化した場合の具体的な回路図、第７図は本
発明の他の実施例を説明するＤ／Ａ変換回路の集積化し
た場合の具体的な回路図である。 ■・・・・・・抵抗回路網、　　　２・・・・・・基板
、　　４・・・・・・ウェル、　　５・・・・・・電極
拡散層、　　６・・・・・・抵抗拡散層、　　７・・・
・・・絶線層、　　８．９・・・・・・電極、　　　Ｉ
ｏ、Ｉ＋、■２・・・Ｉｎ・・・・・・スイッチ手段、
　　Ｒ，２Ｒ，２Ｒ”、２Ｒ”・・・・・・抵抗器、　
　八〇、、Ａ１、Δ２・・・Ａｎ・・・・・・デジタル
入力。 第１図 第−２図 （門ｂ＋５） 第３図 第４図 ＶｓＩＪＢ衆存性→

Claims (2)

【特許請求の範囲】
1. （１）デジタル入力信号によってそれぞれスイッチング
   動作を行う複数のスイッチ手段と、該スイッチ手段に接
   続された抵抗回路網を有し、該スイッチ手段の１つはス
   イッチング動作により、異なる抵抗値を有する。第１、
   第２の抵抗の一方を介して、該抵抗回路網の出力端を電
   源又は、接地に接続するようにしたことを特徴とするデ
   ジタル−アナログ変換回路。
2. （２）前記１つのスイッチ手段は、デジタル人力信号の
   最上位ビットの信号によりオン・オフ動作することを特
   徴とする特許請求の範囲第１項記載のデジタル−アナロ
   グ変換回路。