JPS585024A - Ic化da変換器に用いる拡散抵抗の電圧依存性補償回路 - Google Patents
Ic化da変換器に用いる拡散抵抗の電圧依存性補償回路Info
- Publication number
- JPS585024A JPS585024A JP10123181A JP10123181A JPS585024A JP S585024 A JPS585024 A JP S585024A JP 10123181 A JP10123181 A JP 10123181A JP 10123181 A JP10123181 A JP 10123181A JP S585024 A JPS585024 A JP S585024A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- voltage
- resistor
- converter
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はIC化DA変換器に用いる拡散抵抗の電圧依存
性に基づく非直線特性を補償する回路に関する。
性に基づく非直線特性を補償する回路に関する。
IC化回路で一般的に使用される抵抗は、第1図に示す
ようにP形基板30上にP9拡散層32囲まれたn形3
i層(分離島と呼ぶ)33内に形成された拡散抵抗層(
20層)、4を使う場合が大部分である。通常、分離島
33の電位(端子aの電位、v、を回路の最高電位(V
”)に固定するが、この場合、分離島33と拡散抵抗層
34間の接合のFET効果により、拡散抵抗(端子b
−c間の抵抗)に印加される電位(v4またはv、)が
低下すればするほど、即ちv、−vhまfcFiv*
−v@が大きくなればなるほど抵抗値が増大することが
知られている。抵抗値と電位の間には複雑な関係式があ
るが、v、−Vbまたはv、−v、の変化幅が小さい場
合には、抵抗値は上記電位差の増加分ΔVに対してほぼ
比例的に増大する。
ようにP形基板30上にP9拡散層32囲まれたn形3
i層(分離島と呼ぶ)33内に形成された拡散抵抗層(
20層)、4を使う場合が大部分である。通常、分離島
33の電位(端子aの電位、v、を回路の最高電位(V
”)に固定するが、この場合、分離島33と拡散抵抗層
34間の接合のFET効果により、拡散抵抗(端子b
−c間の抵抗)に印加される電位(v4またはv、)が
低下すればするほど、即ちv、−vhまfcFiv*
−v@が大きくなればなるほど抵抗値が増大することが
知られている。抵抗値と電位の間には複雑な関係式があ
るが、v、−Vbまたはv、−v、の変化幅が小さい場
合には、抵抗値は上記電位差の増加分ΔVに対してほぼ
比例的に増大する。
このため本抵抗をIC化DA変換器の電流−電圧変換用
アンプの帰還抵抗等に使った場合、上記の抵抗の電圧依
存性の影響を受け、大きな直線性誤差を発生する。
アンプの帰還抵抗等に使った場合、上記の抵抗の電圧依
存性の影響を受け、大きな直線性誤差を発生する。
従来、これを回避するための方法として、第2図に示す
ように帰還抵抗R1の分離島電位として抵抗Rt= R
tで分圧された電位を用いる方法が知られている(S5
4電子通信学会総合全国大会、394)。本方法によれ
ば、約0.26%あった直線性誤差が0.001%〜0
.004%に改善されるが、以下の2つの問題点を持つ
。
ように帰還抵抗R1の分離島電位として抵抗Rt= R
tで分圧された電位を用いる方法が知られている(S5
4電子通信学会総合全国大会、394)。本方法によれ
ば、約0.26%あった直線性誤差が0.001%〜0
.004%に改善されるが、以下の2つの問題点を持つ
。
(1)抵抗比、とR3による分圧比は、湯速抵抗fLt
の電圧依存性の程度、すなわちIC作成プロセスに依存
する。
の電圧依存性の程度、すなわちIC作成プロセスに依存
する。
(2)抵抗R1十R,は出力の負荷となるため、出カイ
/ビーダンスの低い出力を必要とする。とくに後述(第
3図)のDA変換器では出力インピーダンスが高いため
本方法の適用は難しい。
/ビーダンスの低い出力を必要とする。とくに後述(第
3図)のDA変換器では出力インピーダンスが高いため
本方法の適用は難しい。
本発明の目的は、上記問題点を解消し、抵抗の電圧依存
性を補償する簡単な回路を提供することに有る。
性を補償する簡単な回路を提供することに有る。
本発明は上記のように電圧出力部の抵抗値を補償する代
りに、入力電流値に抵抗の電圧依存性とは逆方向の電圧
依存性を持たせる手段を設けることにより補償する。
りに、入力電流値に抵抗の電圧依存性とは逆方向の電圧
依存性を持たせる手段を設けることにより補償する。
以下、本発明を第3図に示す実施例によシ説明する。本
実施例は通常よく使用されるDA変換回路で、R−2R
,抵抗回路網5をスイッチ20〜2nを介して定電流源
10〜1nで駆動する構成になっている。また各定電流
回路は、基準電源4抵抗R5゜R4,トランジスタ6、
アンプ3から成る定電流発生回路で駆動される。
実施例は通常よく使用されるDA変換回路で、R−2R
,抵抗回路網5をスイッチ20〜2nを介して定電流源
10〜1nで駆動する構成になっている。また各定電流
回路は、基準電源4抵抗R5゜R4,トランジスタ6、
アンプ3から成る定電流発生回路で駆動される。
抵抗回路網内の抵抗R,2Rは同一の分離島(分離島電
圧r)内に設けられ、また、抵抗R1゜〜R1aは相互
に同一の分離島(分離島電圧V”)内に設けられ、抵抗
R4は他の分離島(分離島電圧V)内に設けられる。各
抵抗の分離島電圧は、その抵抗の両端の電圧よシも高く
選ばれる(数値例は後述)。
圧r)内に設けられ、また、抵抗R1゜〜R1aは相互
に同一の分離島(分離島電圧V”)内に設けられ、抵抗
R4は他の分離島(分離島電圧V)内に設けられる。各
抵抗の分離島電圧は、その抵抗の両端の電圧よシも高く
選ばれる(数値例は後述)。
本構成の出力電圧V *wtは次式で与えられる。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・ (1)ここでRは抵抗回路網5の各抵抗値
、工は定電流源回路10〜1nの電流値、d0〜daは
デジタル入力値で、dI(五〒0〜n)=1のときスイ
ッチ2 i (i =Q−n)は閉、dI=0のとき開
放状態である。さらに、上記の定電流発生回路を使用し
た場合、(1)式は近似的に(2)式のように書ける。
・・・・・ (1)ここでRは抵抗回路網5の各抵抗値
、工は定電流源回路10〜1nの電流値、d0〜daは
デジタル入力値で、dI(五〒0〜n)=1のときスイ
ッチ2 i (i =Q−n)は閉、dI=0のとき開
放状態である。さらに、上記の定電流発生回路を使用し
た場合、(1)式は近似的に(2)式のように書ける。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・ (2)ここで、几、。= R,、= R,
、=・・・・・・=R1mとした。
・・・・・ (2)ここで、几、。= R,、= R,
、=・・・・・・=R1mとした。
一方、凡の電圧依存性により、凡の降下電圧Vの変化幅
が小さい場合には、凡の変化率ΔR/Rは以下のように
表現できる。
が小さい場合には、凡の変化率ΔR/Rは以下のように
表現できる。
ΔR/R=k・ΔV ・・・・・・・・・・・・・・・
・・・・・・・・・・・・ (3)ここで、kは抵抗の
電位と分離島電位の関係によって決まる定数で、通常(
2〜5 ) X 10−”/v程度である。
・・・・・・・・・・・・ (3)ここで、kは抵抗の
電位と分離島電位の関係によって決まる定数で、通常(
2〜5 ) X 10−”/v程度である。
凡の電圧依存性と補償するすなわち■。、tの変化を0
にするためには、(1)式から (R・ΔI+I・ΔR)=O e”e jI/I=−JR/R=−にΔv−・・・・・
・・−・−・(4)なる特性を持たせれば良い。
にするためには、(1)式から (R・ΔI+I・ΔR)=O e”e jI/I=−JR/R=−にΔv−・・・・・
・・−・−・(4)なる特性を持たせれば良い。
したがって、■に(4)式の関係を持たせるには、(2
)式から、 ΔR,。/&0二k・ΔV ・・・・・・・・・・・・
・・・・・・・・・・・・(5)または ΔR4/ R4さ−k・ΔV ・・・・・・・・・・・
・・・・・・・・・・・・・ (6)または ΔR,/R,二k・ΔV・・・・・・・・・・・・・・
・・・・・・・・・・・・・ (7)または ΔVrat/ vア、fy−k・ΔV・・・・・・・・
・・・・・・・・・・・・・ (8)の関係を持たせれ
ば良い。
)式から、 ΔR,。/&0二k・ΔV ・・・・・・・・・・・・
・・・・・・・・・・・・(5)または ΔR4/ R4さ−k・ΔV ・・・・・・・・・・・
・・・・・・・・・・・・・ (6)または ΔR,/R,二k・ΔV・・・・・・・・・・・・・・
・・・・・・・・・・・・・ (7)または ΔVrat/ vア、fy−k・ΔV・・・・・・・・
・・・・・・・・・・・・・ (8)の関係を持たせれ
ば良い。
第3図に示した実施例は、Let電位を抵抗R1の分離
島電位とし、R−2R低抵抗路網5の各抵抗、定電流回
路の各抵抗R16−R1mおよび抵抗R3の分離島電位
を、各抵抗電位より高い固定された電位、例えばV′″
に接続することにより、式(6)を実現しようとしたも
のである。即ち、Vの増加により抵抗比の値は増大する
が、Vの増加によりVastが下がり、電位V@stと
抵抗R4にかかる電位との差は減少するため抵抗R6の
値は減少し、補償されることになる。通常、式(3)と
式(6)の係数には若干具なるため、完全な補償はでき
ないが、以下のような条件下での計算結果によれば、抵
抗Rに対して、k=o、oa7%/V、抵抗R4に対し
て、k=0.041%/■である。ただし、v=θ〜3
V、V” =−10V。
島電位とし、R−2R低抵抗路網5の各抵抗、定電流回
路の各抵抗R16−R1mおよび抵抗R3の分離島電位
を、各抵抗電位より高い固定された電位、例えばV′″
に接続することにより、式(6)を実現しようとしたも
のである。即ち、Vの増加により抵抗比の値は増大する
が、Vの増加によりVastが下がり、電位V@stと
抵抗R4にかかる電位との差は減少するため抵抗R6の
値は減少し、補償されることになる。通常、式(3)と
式(6)の係数には若干具なるため、完全な補償はでき
ないが、以下のような条件下での計算結果によれば、抵
抗Rに対して、k=o、oa7%/V、抵抗R4に対し
て、k=0.041%/■である。ただし、v=θ〜3
V、V” =−10V。
V−=−5V、抵抗R40両端電位差さ3V、R−2R
低抵抗路網の分離島電位=11vとした。
低抵抗路網の分離島電位=11vとした。
本実施例によれば、出力抵抗の電圧依存性を、定電流回
路部の抵抗の電圧依存性で補償するため、これら抵抗が
同−IC内に存在する限)補償関係が成立し、ICプロ
セスの影響を受けない。また補償のための負荷電流も必
要としない等の優れた特徴を持つ。
路部の抵抗の電圧依存性で補償するため、これら抵抗が
同−IC内に存在する限)補償関係が成立し、ICプロ
セスの影響を受けない。また補償のための負荷電流も必
要としない等の優れた特徴を持つ。
さらに、他の補償方法として、(5)式または(7)式
を使用する場合は出力Vを位相反転し、抵抗R1−几1
.の全て、または抵抗R,の分離島に印加する必要があ
る。
を使用する場合は出力Vを位相反転し、抵抗R1−几1
.の全て、または抵抗R,の分離島に印加する必要があ
る。
他の実施例を第4図に示す。本DACも一般によく利用
される方法である。これ代定電流源回路100.101
,102・・・・・・によ多発生した2進荷I 重電流” 2’ 4・・・・・・をスイッチ200,2
01゜202・・・・・・で制御する方法で、工 Vot+t=Rrj=Rr(I”o+ d1+mm)=
FLt・I(d、+5+5+・・・・・・)4 で与えられる。抵抗R6は、第3図と同様に他の抵抗と
は別の分離島に設けられている。この場合も第3図の実
施例と同じように、抵抗几、2几。
される方法である。これ代定電流源回路100.101
,102・・・・・・によ多発生した2進荷I 重電流” 2’ 4・・・・・・をスイッチ200,2
01゜202・・・・・・で制御する方法で、工 Vot+t=Rrj=Rr(I”o+ d1+mm)=
FLt・I(d、+5+5+・・・・・・)4 で与えられる。抵抗R6は、第3図と同様に他の抵抗と
は別の分離島に設けられている。この場合も第3図の実
施例と同じように、抵抗几、2几。
4R・・・・・・、および抵抗R1,抵抗R1の分離島
電位を各抵抗電位より高電位、例えば■0に接続しアン
グアの出力を抵抗R4の分離島に印加することにょシ抵
抗几tの電圧依存性が補償される。即ちVeat a大
→几、:大→I:大に対して、■。at:大→几f:小
であるためVent ” RI X IによりVe++
tの非直線性は補償されることになる。
電位を各抵抗電位より高電位、例えば■0に接続しアン
グアの出力を抵抗R4の分離島に印加することにょシ抵
抗几tの電圧依存性が補償される。即ちVeat a大
→几、:大→I:大に対して、■。at:大→几f:小
であるためVent ” RI X IによりVe++
tの非直線性は補償されることになる。
第1図はIC化抵抗の構造、第2図は、従来の回路例、
第3図および第4図は本発明の実施例である。 10〜1n・・・定電流源、20〜2n・・・スイッチ
、3.7・・・演算増幅器、4・・・基準電圧源、5・
・・抵抗筒 1 口 ¥J 2 (2) 第 3 図 Z 4 目 R十
第3図および第4図は本発明の実施例である。 10〜1n・・・定電流源、20〜2n・・・スイッチ
、3.7・・・演算増幅器、4・・・基準電圧源、5・
・・抵抗筒 1 口 ¥J 2 (2) 第 3 図 Z 4 目 R十
Claims (1)
- IC化DA変換器において、その出力部に設置された電
流−電圧変換用の拡散抵抗の電圧依存性を補償するため
に、上記DA変換器の出力電圧に応じて上記拡散抵抗に
流れる電流値を、上記拡散抵抗の電圧依存性の方向と逆
方向に電圧依存させる手段を有することを特徴とする補
償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10123181A JPS585024A (ja) | 1981-07-01 | 1981-07-01 | Ic化da変換器に用いる拡散抵抗の電圧依存性補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10123181A JPS585024A (ja) | 1981-07-01 | 1981-07-01 | Ic化da変換器に用いる拡散抵抗の電圧依存性補償回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS585024A true JPS585024A (ja) | 1983-01-12 |
Family
ID=14295118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10123181A Pending JPS585024A (ja) | 1981-07-01 | 1981-07-01 | Ic化da変換器に用いる拡散抵抗の電圧依存性補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS585024A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6121623A (ja) * | 1984-03-02 | 1986-01-30 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | デイジタル・アナログ変換装置 |
FR2749457A3 (fr) * | 1996-05-31 | 1997-12-05 | Sgs Thomson Microelectronics | Convertisseur numerique-analogique de precision |
FR2793618A1 (fr) * | 1999-05-13 | 2000-11-17 | Fujitsu Ltd | Circuit de generation de tension et convertisseur numerique/analogique |
-
1981
- 1981-07-01 JP JP10123181A patent/JPS585024A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6121623A (ja) * | 1984-03-02 | 1986-01-30 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | デイジタル・アナログ変換装置 |
JPH0547006B2 (ja) * | 1984-03-02 | 1993-07-15 | Philips Nv | |
FR2749457A3 (fr) * | 1996-05-31 | 1997-12-05 | Sgs Thomson Microelectronics | Convertisseur numerique-analogique de precision |
FR2793618A1 (fr) * | 1999-05-13 | 2000-11-17 | Fujitsu Ltd | Circuit de generation de tension et convertisseur numerique/analogique |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7119528B1 (en) | Low voltage bandgap reference with power supply rejection | |
CN102270008B (zh) | 宽输入带曲率补偿的带隙基准电压源 | |
US7248192B2 (en) | Digital to analog converter and a ground offset compensation circuit | |
CN101692603B (zh) | 增益自举型c类反向器及其应用电路 | |
US7764210B2 (en) | System and method for converting an input signal | |
WO2018205832A1 (zh) | 一种叠加运算电路及浮动电压数模转换电路 | |
JP2976200B2 (ja) | D/aコンバータのためのバイアス回路 | |
JPS585024A (ja) | Ic化da変換器に用いる拡散抵抗の電圧依存性補償回路 | |
US4947135A (en) | Single-ended chopper stabilized operational amplifier | |
US7388418B2 (en) | Circuit for generating a floating reference voltage, in CMOS technology | |
US6600439B1 (en) | Reference voltage circuit for differential analog-to-digital converter | |
JPS63275212A (ja) | 電圧変換回路 | |
JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
JPH03139873A (ja) | 温度検出回路 | |
KR0167597B1 (ko) | 대수 변환 회로 | |
JPH06169225A (ja) | 電圧電流変換回路 | |
CN114337676A (zh) | 一种精简结构的iDAC电路 | |
KR20020014516A (ko) | 온도변화 및 노이즈에 독립적인 기준전압 발생기 | |
JPS58202621A (ja) | D/a変換回路 | |
US20050052243A1 (en) | Temperature-stabilized amplifier circuit | |
US20060061408A1 (en) | Bias circuit | |
JPH02257317A (ja) | 電流源回路 | |
CN116009639A (zh) | 带隙基准电路 | |
JPH06343044A (ja) | 基準電圧発生回路 | |
JP2906280B2 (ja) | D/a変換器 |