JPH04113275A - 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の利用分野） 本発明は、複数の入力信号の中から、信号の最大値を出
力する最大値出力回路、及び信号の最小値を出力する最
小値出力回路、並びに信号の最大値及び最小値を出力す
る最大値最小値出力回路に関するものである。

（発明の背景） 複数の入力信号の中から最大値、最小値を出力する回路
として、例えば第６図に示す回路構成のものが知られて
いる。

第６図において、Ａ１−Ａ４は入力端子、８７〜９４は
オペアンプ、９５〜１０２はダイオード、１０３，１０
４は電流源、■ＭＡｘハ最大値を出力する端子、Ｖ　Ｍ
ＩＮは最小値を出力する端子である。

各入力端子Ａ１．Ａ２．Ａ３．Ａ４に印加される電圧を
Ｖｌ、Ｖ２．Ｖ３．Ｖ４とし、これらの関係がＶｌ　＜
Ｖ２＜Ｖ３＜Ｖ４とすると、端子Ｖ　ＭＡＸには最大値
であるｖ４の電圧が発生する。

これはオペアンプとダイオードにより理想ダイオードが
構成される為、最も高い電圧が入力されているオペアン
プ９０のみがオペアンプとして動作して、該オペアンプ
９０の反転、非反転入力端子に対してイマジナリ・ショ
ートが成立ち、他のオペアンプ８７，８８．８９に対し
ては、反転入力端子電圧〉非反転入力端子電圧となり、
ダイオード９５，９６．９７はそれぞれ逆バイアスされ
、端子ＶＭＡＸへの出力動作に対しては関与しないから
である。

また、端子ＶＭＩＮに関しては上述とダイオードの接続
方向が逆極性になる為、端子ＶＭＩＮには最小値である
ｖｌの電圧が発生する。これは、オペアンプ９１のみが
オペアンプとして動作して、該オペアンプ９１の反転、
非反転入力端子に対してイマジナリ・ショートが成立ち
、他のオペアンプ９２．９３．９４に対しては、反転入
力端子電圧く非反転入力端子電圧となり、ダイオード１
００１０１．１０２はそれぞれ逆バイアスされ、端子Ｖ
　ＭＩＮへの出力動作に対しては関与しないからである
。

なお、定電流源１０３，１０４は単に動作安定化用に設
けられている。

また、複数の入力信号の中から最大値、最小値出力を簡
単な回路にて実現するものとして、第７図に示す構成の
ものが知られている。

第７図において、１〜４．２９はｎｐｎ　トランジスタ
、１６〜１９．１４はｐｎｐ　トランジスタである。又
、１５，３０，１０５，１０６は定電流源であり、定電
流源１５と１０５の定電流値及び定電流源３０と１０６
の定電流値は同一値に設定しであるものとする。

先程と同様な人力条件を考えると、端子Ｖ　ＭＡＸより
出力される最大電圧（これもＶ　ＭＡＸと記す）は ＶＭＡＸ　　＝　Ｖ　４−　ＶＢＥ４　　＋　ＶＢＥ１
４で表される。但し、Ｖ　ＢＦ２はトランジスタ４のベ
ース・エミッタ間電圧、ＶＢＥ１４はトランジスタ１４
のベース・エミッタ間電圧である。今、ｐｎｐ、ｎｐｎ
トランジスタ逆方向飽和電流（工Ｓ）が等しく、直流電
流増幅率が十二分に大きい共と考えると、定電流源１５
と定電流源１０５が同一値に設定されているので、ＶＢ
Ｅ４　＝ＶＢＥ１４となり、よってＶＭＡＸ＝Ｖ４とな
り最大値が出力される。

トランジスタ１，２．３に関してはベース・エミッタ間
に逆バイアスが印加され、オフ状態となる。

同様な議論により端子ＶＭＩＮよりの最小電圧（これも
ＶＭＩＮと記す）は ＶＭＩＮ　＝　Ｖ　１　＋　ＶＢＥ１６−　ＶＢＥ２９
と表されるが、Ｖ　ＢＥ１９＝　Ｖ　ＢＥ２９であるか
ら、ＶＭＩＮ＝Ｖ１となり最小値が出力される。なお、
Ｖ　ＢＥ１６はトランジスタ１６のベース・エミッタ間
電圧、Ｖ　ＢＥ２９はトランジスタ２９のベース・エミ
ッタ間電圧である。

トランジスタ１７，１８．１９に関しては、ベース・エ
ミッタ間に逆バイアスが印加され、オフ状態となる。

しかしながら、上記第６図構成の従来例においては、オ
ペアンプ自体が多数のトランジスタにて構成される為、
ＩＣ化した場合、チ・ンブ面積の増大を招くという問題
点を有している。

また、第７図構成の従来例においては、トランジスタの
数は少ないものの、入力信号が複数同一値をとった場合
に、適正な最大値、最小値が出てこないという問題点を
有している。これについて以下に詳述する。

今、Ｖ３＝Ｖ４、Ｖｌ、Ｖ２＜Ｖ４の関係があるとし、
最大値として２つの入力信号電圧がある状況を考える。

Ｖ３＝Ｖ４よりトランジスタ３゜４に流れる各々のエミ
ッタ電流は定電流１５の半分の電流が流れる。トランジ
スタのＶＢＥとエミ・ンタ電流■、（＝コレクタ電流）
の間には、ｋをボルツマン定数、Ｔを絶対温度、ｑを電
子電荷量とすると、 の式が成り立ち、エミッタ電流■６が半分になるとベー
ス・エミッタ間電圧ＶＢＥが約１８ｍＶ分小さな値とな
る（約３００’Ｋにおいて）。この時、トランジスタ１
４に流れるエミッタ電流値は先にて設定したままである
ので、概路次の様な関係になる。

ＶＢＥ３：ＶＢＥ４　＝　ＶＢＥ１４−１８　ｍ　Ｖゆ
えに ＶＭＡＸ　　＝　Ｖ　４−　ＶＢＥ４　　＋　ＶＢＥ１
４＝Ｖ４＋　１　８ｍＶ となり、正規の最大値入力である電圧■４に対して１８
ｍＶ分高い値を示すことになる。

また、最小電圧ＶＭＩＮに関しては同様な議論として考
え、Ｖ１＝Ｖ２、Ｖｌ＜Ｖ３．Ｖ４の関係があり、最小
値として２つの入力信号電圧がある状況においては Ｖ　ＢＥ１６　＝　ＶＢＥＩ７＝　Ｖ　ＢＥ２９−１８
　ｍ　Ｖゆえに ＶＭＩＮ　　＝　Ｖ　１　＋　Ｖ　ＢＥ１６−　Ｖ　Ｂ
Ｅ２９＝Ｖ１−１８ｍＶ となり、正規の最小値入力である電圧Ｖｌ、Ｖ２に対し
て１８ｍＶ分低い値を示すことになる。

（発明の目的） 本発明の目的は、上述した問題点を解決し、ＩＣ化する
上でのチップ面積の占有を小さくでき、最大値或は最小
値の出力精度を向上させることのできる最大値出力回路
及び最小値出力回路並びに最大値最小値出力回路を提供
することである。

（発明の特徴） 上記目的を達成するために、本発明は、複数のトランジ
スタそれぞれに対応して接続され、オンしたトランジス
タにより電圧−電流変換された電流値に等しい電流を特
性補償用のトランジスタに流すカレントミラー部を設け
、以て、前記カレントミラー部により、電圧−電流変換
された最大電流値を選択して特性補償用トランジスタに
流すようにしたことを特徴とする。

（発明の実施例） 以下、本発明を図示の実施例に基づいて詳細に説明する
。

第１図は本発明の第１の実施例を示すものであり、この
図において、第７図と同じ部分は同一符号を付しである
。

第１図において、５〜１３はｐｎｐ　トランジスタ、２
０〜２８はｎｐｎトランジスタである。また、各入力端
子Ａ１〜Ａ４はトランジスタ１〜４の各々のベースに接
続され、トランジスタ１〜４のエミッタは共通接続され
、負荷としての定電流源１５に接続されると共にトラン
ジスタ１４のベースに接続される。トランジスタ１〜４
の各コレクタは、カレントミラー部のトランジスタ５〜
８の各コレクタ、及びトランジスタ９〜１２の各ベース
に接続される。トランジスタ５〜８．１３のベースは共
通接続されると共に、トランジスタ９〜１２のエミッタ
に接続される。トランジスタ５〜８．１３のエミッタは
電源に接続される。トランジスタ１３のコレクタは端子
Ｖ　ＭＡＸ及びトランジスタ１４のエミッタに接続され
る。トランジスタ１４．９〜１２のコレクタは接地され
る。

また、入力端子Ａ１〜Ａ４はトランジスタ１６〜１９の
各々のベースに接続され、トランジスタ１６〜１９のエ
ミッタは共通接続され、負荷としての定電流源３０に接
続されると共にトランジスタ２９のベースに接続される
。トランジスタ１６〜１９の各コレクタはカレントミラ
ー部のトランジスタ２０〜２３の各コレクタ及びトラン
ジスタ２４〜２７の各ベースに接続される。トランジス
タ２０〜２３．２８のベースは共通接続されると共に、
トランジスタ２４〜２７のエミッタに接続される。トラ
ンジスタ２４〜２７．２９のコレクタは電源に接続され
る。トランジスタ２８のコレクタは端子ＶＭＩＮ及びト
ランジスタ２９のエミッタに接続される。トランジスタ
２０〜２３゜２８のエミッタは接続される。

次に、動作について説明する。

１）１つのみ最大値、最小値がある場合（最大値につい
て） 入力条件をＶｌ、Ｖ２．Ｖ３＜Ｖ４とする。

この時、トランジスタ１〜３はＯＦＦ状態となり、トラ
ンジスタ４のみ定電流源１５（この定電流値を１１とす
る）の電流を流す。このトランジスタ４のコレクタ電流
は、カレントミラー部のトランジスタ８のエミッタ電流
に等しく（電流増幅率ｈｆｅは十二分に大きいと考え）
なる。すると、カレントミラーの機能により、トランジ
スタ１３のエミッタ電流も同一値となり、トランジスタ
１４のエミッタ電流も工１の電流が流れる。トランジス
タ４．１４のエミッタ電流値が等しいことにより、各ト
ランジスタの発生するベース・エミッタ間電圧は等しく
なり、 ＶＭＡＸ　＝　Ｖ　４−　ＶＢＥ４　＋　ＶＢＥ１４＝
　Ｖ　４となる。又、この時カレントミラー部には、定
電流値１１と同一値の電流がトランジスタ５〜７のベー
ス・エミッタ間に流れるが、トランジスタ１．２．３が
ＯＦＦ状態である為にトランジスタ１２のエミッタ経由
で、その分の電流（１１×３）が吸収されることになる
。

（最小値について） 入力条件をＶｌ＜Ｖ２．Ｖ３．Ｖ４とする。

この時、トランジスタ１７〜１９はＯＦＦ状態となり、
トランジスタ１６のみ定電流源３０（この定電流値をＩ
２とする（上記１１と同じ値でも良い））の電流を流す
。このトランジスタ１６のコレクタ電流はカレントミラ
ー部のトランジスタ２０のエミッタ電流に等しく（電流
増幅率ｈｆｅは十二分に大きいと考え）なる。すると、
カレントミラーの機能により、トランジスタ２８のエミ
ッタ電流も同一値となり、トランジスタ２９のエミッタ
電流もＩ２の電流が流れる。トランジスタ１６．２９の
エミッタ電流値が等しいことにより、各トランジスタの
発生するベース・エミッタ間電圧は等しくなり、 ＶＭＩＮ　＝Ｖ　１　＋ＶＢＥ１６−ＶＢＥ２９＝Ｖ　
１となる。又、この時カレントミラー部には、定電流値
Ｉ２と同一値の電流をトランジスタ２１〜２３のベース
・エミッタ間に流す必要があるが、トランジスタ１７〜
１９がＯＦＦ状態である為にトランジスタ２４のエミッ
タ経由でその分の電流（Ｉ２　Ｘ３）が供給されること
になる。

２）２つの最大値、最小値がある場合 （最大値について） 入力条件をＶｌ、Ｖ２＜Ｖ３＝Ｖ４とする。

この時、トランジスタ１．２はＯＦＦ状態となり、トラ
ンジスタ３，４が電流を流す。トランジスタ３．４のコ
レクタ電流はｒｌ／２ＸＩＩＪとなり、カレントミラー
部のトランジスタ７．８のエミッタ電流値もそれぞれＮ
／２ＸＩ、Ｊとなる。カレントミラーの機能により、ト
ランジスタ１３のエミッタ電流値も同一値となり、トラ
ンジスタ１４のエミッタ電流値もｒ　１　／　２　Ｘ　
Ｉ　ｓ　Ｊとなる。トランジスタ３．４と１４のエミッ
タ電流値が等しいことにより、各トランジスタに発生す
るベース・エミッタ間電圧は等しくなり、Ｖ　ＭＡＸ：
Ｖ４　（＝Ｖ３）となる。

又、この時カレントミラー部には、ｒｌ／２ｘＩｔＪと
同一の電流値がトランジスタ５．６のベース・エミッタ
間に流れるが、トランジスタ１．２がＯＦＦ状態である
為にトランジスタ１１もしくは１２のエミッタ経由でそ
の分の電流（１／　２　Ｘ　Ｉ　ｚ　Ｘ　２　＝　Ｉ　
１）が吸収されることになる。

（最小値について） 入力条件をＶ１＝Ｖ２＜Ｖ３．Ｖ４とする。

この時、トランジスタ１８．１９はＯＦＦ状態となり、
トランジスタ１６，１７が電流を流す。

トランジスタ１６．１７のコレクタ電流は「１／２ＸＩ
２Ｊとなり、カレントミラー部のトランジスタ２０．２
１のエミッタ電流値もそれぞれ［１／２ＸＩ２Ｊとなる
。カレントミラーの機能により、トランジスタ２８のエ
ミッタ電流値も同一値となり、トランジスタ２９のエミ
ッタ電流値もｒ　ｌ　／　２　Ｘ　Ｉ　２　Ｊとなる。

トランジスタ１６，１７と２９のエミッタ電流値が等し
いことにより、各トランジスタに発生するベース・エミ
ッタ間電圧は等しくなり、ＶＭＩＮ　＝Ｖ　１　　（＝
Ｖ２）となる。

又、この時カレントミラー部には、ｒｌ／２ＸＩ２Ｊと
同一の電流値をトランジスタ２２．２３のベース・エミ
ッタ間に流す必要があるが、トランジスタ１８．１９が
ＯＦＦ状態である為、トランジスタ２４もしくは２５の
エミッタ経由でその分の電流（１／２ｘ　Ｉ２　ｘ２＝
Ｉ２　）が供給されることになる。

３）３つの最大値、最小値がある場合 （最大値について） 人力条件をＶ　１＜Ｖ２＝Ｖ３＝Ｖ４とすると、先程と
同様な議論になり、トランジスタ１はＯＦＦ状態となり
、トランジスタ２，３．４のエミッタ電流はｒ　１　／
　３　Ｘ　Ｉ　ＩＪとなり、カレントミラーの機能によ
り、トランジスタ１４のエミッタ電流もｒ　１　／　３
　Ｘ　Ｉ　Ｉ　Ｊとなる。

トランジスタ２，３．４と１４のエミッタ電流が等しく
なることにより、各トランジスタに発生するベース・エ
ミッタ間電圧は等しくなり、ＶＭＡＸ　＝Ｖ４　（＝Ｖ
３＝Ｖ２）となる。トランジスタ５のベース・エミッタ
間電流はトランジスタ１０．１１．１２により吸収され
る。

（最小値について） 人力条件をＶ１＝Ｖ２＝Ｖ３＜Ｖ４とすると、トランジ
スタ１９はＯＦＦ状態となり、トランジスタ１６．１７
．１８のエミッタ電流は「１／３×１２」となり、カレ
ントミラーの機能により、トランジスタ２９のエミッタ
電流もｒ　１　／　３　ｘＩ２Ｊとなる。

トランジスタ１６，１７．１８と２８のエミッタ電流が
等しくなることにより、各トランジスタに発生するベー
ス・エミッタ間電圧は等しくなり、ＶＭＩＮ　＝Ｖ　１
　　（＝Ｖ２＝Ｖ３）　とな６゜トランジスタ２３のベ
ース・エミッタ間電流は、トランジスタ２４．２５．２
６により供給される。

４）上述においては最大値もしくは最小値として選択さ
れたトランジスタ以外はＯＦＦ状態としたが、微妙なＯ
Ｎ状態もあり得、この場合について述べる。

上記１）の例に基づき説明すると、今、入力条件として
Ｖｌ、Ｖ２＜Ｖ４、Ｖ３＋　１８ｍＶ＝Ｖ４のように、
ｖ３とｖ４に僅かにしか差が無い場合を考えると、トラ
ンジスタ１．２はＯＦＦ、トランジスタ３はトランジス
タ４に比し、１８ｍＶ小さい為に、トランジスタ３のエ
ミッタ電流はトランジスタ４のエミッタ電流（この値を
１３とする）の半分の値となる。今、トランジスタ４の
エミッタ電流なＩ４とすると、次の式が成立つ。

Ｉ３　＝１／２×■４ １１＝１３＋ｌ４ ＝１／２ｘｌ。＋ｌ４ ＝３／２ｘＩ４ 、°、Ｉ４　＝２／３ＸＩ。

この時、カレントミラー部は、トランジスタ４のコレク
タ電流の方が大きいのでそれに応じたベース・エミッタ
間電圧にトランジスタ８はなる。この時トランジスタ７
のエミッタ電流もＩ４と等しい値が流れるが、トランジ
スタ７のコレクタ側からはＩ　３　　（＝　１．　／　
３　Ｘ　Ｉ　ｓ　）の分しか吸収できないのでｒ　（Ｉ
４−Ｉ３　）＝１／２ＸＩ４Ｊの電流値は、トランジス
タ１２のエミッタを通して吸収されることになる。

結局、カレントミラー部が１４の値にて決定されるので
、トランジスタ１４のエミッタ電流もＩ４となり、トラ
ンジスタ４．１４のベース・エミッタ間電流は等しくな
り、ＶＭＡＸ＝Ｖ４となる。

上述においては、■３と７４間に１８ｍＶ差を設けたが
、これは差がいくつであって良く、結局カレントミラー
部は一番大きく電流を引っ張る入力により決定されるこ
とになり、最大値Ｖ　ＭＡＸに対し誤差を生じない。

最小値に関しても同様であり、カレントミラー部に対し
て一番電流を流し込もうとする入力により決定されるこ
と、になり、最小値ＶＭＩＮに関しても誤差を生じない
。

第２図は本発明の第２の実施例を示すものであり、第１
図と同じ部分には同一符号を付しである。

この図において、３１〜３４はｎＭＯＳトランジスタ、
３５〜４２，４４．４５はｐＭＯｓトランジスタ、４７
〜５０はｐＭＯＳトランジスタ、５１〜５８，６０．６
１はｎＭＯＳトランジスタ、４３．５９はゲート電圧設
定用負荷としての抵抗である。

この第２図は、上記第１図がバイポーラトランジスタで
構成されていたものをＭＯ３Ｉ−ランジスタにて構成し
たものであり、動作は同じである。

ｎＭＯＳトランジスタ３１〜３４のソース（電極）は共
通接続されると共に、ｎＭＯＳトランジスタ４５のゲー
ト及び定電流源１５に接続される。ｎＭＯＳトランジス
タ３１〜３４の各トレイン（電極）はカレントミラー部
のｐＭＯＳトランジスタ３５〜３８の各ドレイン（電極
）と、ｐＭ○Ｓトランジスタ３９〜４２の各ゲートに接
続される。ｐＭＯＳトランジスタ３５〜３８．４４の各
ゲートと３９〜４２のソースと抵抗４３は共通接続され
る。ｐＭＯＳトランジスタ３５〜３８゜４４のソースは
電源に接続される。

ｎＭＯＳトランジスタ４７〜５０のソース電極は共通接
続されると共に、ｎＭＯＳトランジスタ６１のゲート及
び定電流源３０に接続される。ｐＭＯ３ｔ−ランジスタ
４７〜５０の各ドレイン電極はカレントミラー部のｎＭ
ＯＳトランジスタ５１〜５４の各トレイン電極とｎＭＯ
Ｓトランジスタ５５〜５８の各ゲートに接続される。ｎ
ＭＯＳトランジスタ５１〜５４．６０の各ゲートと５５
〜５８のソースと抵抗５９は共通接続される。ｎＭＯＳ
トランジスタ５１〜５４．６０のソースは接地される。

入力信号電圧中、最大値に対応するｎＭＯＳトランジス
タ（３１〜３４のいずれか１つもしくは複数）が定電流
源１５に対応した電流を流すと共に、カレントミラー部
（３５〜３８，４４．３９〜４２）において、最大値に
対応した電流値にてカレントミラーの機能が動作し、ト
ラジスタ４４→トランジスタ４５とその電流値が流れる
ことにより、両者のゲート・ソース間電圧が一致するこ
とになり、入力信号電圧最大値に対応した出力が端子Ｖ
　ＭＡＸに得られることになる。

最小値に関しても同様な議論となり、入力信号電圧の最
小値に対応した出力が端子ＶＮＩＮに得られることにな
る。

第３図は本発明の第３の実施例を示すものであり、第１
図及び第２図と同様の部分には同一符号を付しである。

この第３図実施例は、ｎｐｎ、ｐｎｐｌ’ランジスタに
対し、そのベース・エミッタ間電圧のバラツキを抑える
為の抵抗を入れたものであり、６３〜７２．７３〜８２
の抵抗は全て同一抵抗値である。また、カレントミラー
部のベース電流吸収供給トランジスタとして、バイポー
ラトランジスタの代わりにＭＯ３Ｉ−ランジスタを使用
し、電流増幅率ｈｆｅの影響を少なくしたものである。

全体としての動作は第１図実施例と同様である。

今、最大値が１つの入力でトランジスタ４がＯＮし、ト
ランジスタ１，２．３がＯＦＦ状態とすると、カレント
ミラー部の動作により、トランジスタ４２に定電流源１
５の３倍の電流が流れることになる。第１図の如くトラ
ンジスタがｐｎｐ　トランジスタにて構成されていると
、このトランジスタに流れる電流の１／ｈｆｅがベース
を通して、トランジスタ４のコレクタに流入することに
なり、カレントミラー部のトランジスタ８のコレクタに
伝わる電流に対して誤差を生むことになり、結果として
トランジスタ４を流れるエミッタ電流とトランジスタ１
４を流れるエミッタ電流に差が生し、端子ＶＭＡＸに対
し、最大入力電圧に対し誤差のある出力を生むことにな
る。その為に該実施例においては、ＭＯ３ｈラントラン
ジスタ成してその電流増幅率ｈｆｅの影響を除去し、よ
り確かな出力ができる様にしたものである。

最小値に関しても同様な議論となる。

第４図は本発明の第４の実施例を示すものであり、第１
図と同じ部分には同一符号を付しである。

第４図において、８３はダイオード接続されたｎｐｎト
ランジスタ、８６はダイオード接続されたｐｎｐトラン
ジスタ、８４．８５は抵抗である。

この第４図実施例においては、定電流源負荷の代りに抵
抗負荷とすると共に、ベース・エミッタ間電圧（ＶＢＥ
）補正用として、入力信号に接続されるトランジスタ（
１〜４，１６〜１９）と同種のトランジスタ（８３，８
６）を用い、よりＶＢＨの補正が正確になる様にしたも
のである（−船釣にｐｎｐトランジスタとｎｐｎトラン
ジスタのＶＢＨには差があるので）。

今、１つの最大値入力として、■４がトランジスタ４の
ベースに与えられているとする。この時発生するトラン
ジスタ４のエミッタ電流はカレントミラーの機能により
、ダイオード接続されたトランジスタ８３のエミッタ電
流と等しくなる。この時トランジスタ４と８３のエミッ
タが共通接続されているので、抵抗８４を流れる電流は
「２×１、」となる。

Ｖ４＝ＶＢＥ４　＋２ＸＲＸ　Ｉｔ： であるから ＶＭＡＸ　＝　ＶＢＥ８３＋　２　ｘ　Ｒｘ　Ｉ　Ｅ＝
ＶＢε８３＋　（Ｖ４−ＶＢＥ４　）＝　Ｖ　４　＋　
ＶＢＥ８３−　ＶＢＥ４トランジスタ８３と４のエミッ
タ電流は等しいから、ＶＩｉｌＡＸ＝Ｖ４トなる。

最小値に関しても同様な議論となる。

第５図は本発明の第５の実施例を示すものであり、第１
図と同じ部分には同一符号を付しである。

第５図において、１０７，１０８，１０９はｎｐｎトラ
ンジスタ、１１１，１１２，１１３はｐｎｐトランジス
タ、１１０，１１４はオペアンプである。

まず、最大電圧Ｖ　ＭＡＸの出力に関して、カレントミ
ラー部（５〜１３．９〜１２）にて選択された最大値に
対応する電流が、ｎｐｎカレントミラー部１０７〜１０
８に流れ、１０９のダイオード接続されたｎｐｎ）ラン
ジスタに流れる。オペアンプ１１０はその電流値に見合
った出力（＝ＶＭＡＸ　）を発生する。このことにより
、最大入力電圧に対応した入力トランジスタ（１〜４の
いずれか１つ又は複数）のエミッタ電流と補正用トラン
ジスタ１０９のエミッタ電流が等しくなることにより、
端子Ｖ　ＭＡＸの出力は最大入力電圧に一致する。

最小値に関しても同様である。

この第５図の実施例においては、後段の補正用トランジ
スタに流す電流ブロックのみをオペアンプ構成とし、前
段はトランジスタ構成とされている為、第１図実施例に
比較して入力毎のオペアンブを必要としないので、ＩＣ
化する時の面積でも小さいもので済む。

上記各実施例において、それぞれの実施例におけるカレ
ントミラー部はその動作説明から明らかなように、各カ
レントミラー部に対する入力電流の中から最大の電流を
選択して出力する機能を持っている。即ち、第１図の実
施例を例に取ると、トランジスタ５〜１３より成るカレ
ントミラー部へは、トランジスタ１〜４それぞれのシン
ク電流が入力となるが、該シンク電流の中の最大値を選
んでこれをトランジスタ１３より流し、又トランジスタ
２０−〜２８より成るカレントミラー部へは、トランジ
スタ１６〜１９それぞれのソース電流が入力となるが、
該ソース電流の中の最大値を選んでこれをトランジスタ
２８より流す働きを持つ。

このようなカレントミラー部を用いることにより、最大
電流値を選択して補正用トランジスタに最大電流値を流
し、入力信号電圧の最大値又は最小値を出力させること
により、 ■ＩＣ化する上で、よりチップ面積の占有が小さくなり
コスト的に有利。

■出力精度が高い（複数同一人力（最大又は最小）時に
も）回路が得られる。

（変形例） 本実施例では、入力信号として４つの入力を考えたが、
熱論これよりも多入力になっても少入力になっても同様
な機能が働くことになる。又、第３図のごとくバイポー
ラトランジスタとＭＯＳトランジスタの組合せ方はこの
例に限らず、トランジスタ１〜４等をＭＯＳ）−ランジ
スタとしても良いし、トランジスタ５〜８等のみをＭＯ
Ｉ−ランジスタとしても良い。

又、最大、最小出力回路をそれぞれ単独で設けても良い
のは勿論である。

（発明の効果） 以上説明したように、本発明によれば、複数のトランジ
スタそれぞれに対応して接続され、オンしたトランジス
タにより電圧−電流変換された電流値に等しい電流を特
性補償用のトランジスタに流すカレントミラー部を設け
、以て、前記カレントミラー部により、電圧−電流変換
された最大電流値を選択して特性補償用トランジスタに
流すようにしたから、ＩＣ化する上でのチップ面積の占
有を小さくでき、且つ最大値或は最小値の出力精度を向
上させることが可能となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図、第３図は本発明の
第３の実施例を示す回路図、第４図は本発明の第４の実
施例を示す回路図、第５図鎚 は本発明の第５の実施例を示す回路図、第６Ａは従来の
この種の回路の一例を示す回路図、第７図は従来のこの
種の回路の他の例を示す回路図である。 １〜４，２０〜２９・・・・・・ｎｐｎトランジスタ、
５〜１４．１６〜１９・・・・・・ｐｎｐ　トランジス
タ、３１〜３４．５１〜５８，６０．　６１　・・・・
＝ｎＭＯＳトランジスタ、３５〜４２，４４，４５．５
１〜５８，６０．６１・・・・・・ｎＭＯｓＭＯＳトラ
ンジスタ図 第４図 第５図

Claims (4)

【特許請求の範囲】
1. （１）複数の入力信号電圧の内の最大電圧が入力するも
   ののみがオンとなる、前記複数の入力信号に対応して配
   置される複数のトランジスタと、該複数のトランジスタ
   の特性補償用トランジスタと、該特性補償用トランジス
   タに流れる電流により生じる電圧を出力する最大値出力
   端子とを備えた最大値出力回路であって、前記複数のト
   ランジスタそれぞれに対応して接続され、オンしたトラ
   ンジスタにより電圧−電流変換された電流値に等しい電
   流を前記特性補償用のトランジスタに流すカレントミラ
   ー部を設けたことを特徴とする最大値出力回路。
2. （２）複数の入力信号電圧の内の最小電圧が入力するも
   ののみがオンとなる、前記複数の入力信号に対応して配
   置される複数のトランジスタと、該複数のトランジスタ
   の特性補償用トランジスタと、該特性補償用トランジス
   タに流れる電流により生じる電圧を出力する最小値出力
   端子とを備えた最小値出力回路であって、前記複数のト
   ランジスタそれぞれに対応して接続され、オンしたトラ
   ンジスタにより電圧−電流変換された電流値に等しい電
   流を前記特性補償用のトランジスタに流すカレントミラ
   ー部を設けたことを特徴とする最小値出力回路。
3. （３）複数の入力信号電圧の内の最大電圧が入力するも
   ののみがオンとなる、前記複数の入力信号に対応して配
   置される複数のトランジスタ、該複数のトランジスタの
   特性補償用トランジスタ、該特性補償用トランジスタに
   流れる電流により生じる電圧を出力する最大値出力端子
   、前記複数のトランジスタそれぞれに対応して接続され
   、オンしたトランジスタにより電圧−電流変換された電
   流値に等しい電流を前記特性補償用トランジスタに流す
   カレントミラー部を具備した最大値出力手段と、複数の
   入力信号電圧の内の最小電圧が入力するもののみがオン
   となる、前記複数の入力信号に対応して配置される複数
   のトランジスタ、該複数のトランジスタの特性補償用ト
   ランジスタ、該特性補償用トランジスタに流れる電流に
   より生じる電圧を出力する最大値出力端子、前記複数の
   トランジスタそれぞれに対応して接続され、オンしたト
   ランジスタにより電圧−電流変換された電流値に等しい
   電流を前記特性補償用トランジスタに流すカレントミラ
   ー部を具備した最小値出力手段とを備えた最大値最小値
   出力回路。
4. （４）複数の入力端子と、一つの出力端子と、前記複数
   の入力端子に入力される信号電流の中から最大値を選択
   し、前記出力端子へ出力する信号電流選択手段とから成
   るカレントミラー部を構成する最大値出力回路。