JPS592433A - サンプル回路 - Google Patents
サンプル回路Info
- Publication number
- JPS592433A JPS592433A JP57111216A JP11121682A JPS592433A JP S592433 A JPS592433 A JP S592433A JP 57111216 A JP57111216 A JP 57111216A JP 11121682 A JP11121682 A JP 11121682A JP S592433 A JPS592433 A JP S592433A
- Authority
- JP
- Japan
- Prior art keywords
- output
- differential amplifier
- terminal
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、集積回路化に適するサングル回路に関する
。
。
サングル回路は、入力信号を外部側径１信号に従っであ
る一定期間出力側に導き出す回路であす、多くはサンプ
ルホールド（ロ）路の一部として使用される。
る一定期間出力側に導き出す回路であす、多くはサンプ
ルホールド（ロ）路の一部として使用される。
第１図は従来のサンプル回路を用いたザンプルホールド
回路の構成を示すもので、１は入力端子、２は出力端子
、３は制御信号入力端子、４．５は利得決定用抵抗、６
はバッファ増幅器、７はＭＯ８型トランジスタ、８はホ
ールド用コンデンサ、９は演算増幅器である１、ここで
、バッファ増幅器６とＭＯ８型トランジスタ７でサング
ル回路を構成している。
回路の構成を示すもので、１は入力端子、２は出力端子
、３は制御信号入力端子、４．５は利得決定用抵抗、６
はバッファ増幅器、７はＭＯ８型トランジスタ、８はホ
ールド用コンデンサ、９は演算増幅器である１、ここで
、バッファ増幅器６とＭＯ８型トランジスタ７でサング
ル回路を構成している。
第２図（−）〜（ｃ）は制御信号、入力信号および出力
信号の波形例を示している。サンプル時には制御信号（
＃ｌ）が高電位となってトランジスタ７が導通するため
、入力信号（ｂ）が出方端子２に反転された形で伝達さ
れる。このときコンデンサ８には出力信号電圧に等しい
電圧が加わる。次に、非サンプル時（ホールド時）に制
御信号（ａ）が低レベルとなってトランジスタ７が非導
通となると、演算増幅器９の入力側はサンプル回路と切
離されるため、出力端子２にはコンデンサ８の電圧が出
力され、その状態が次のサンプル時まで保持される。
信号の波形例を示している。サンプル時には制御信号（
＃ｌ）が高電位となってトランジスタ７が導通するため
、入力信号（ｂ）が出方端子２に反転された形で伝達さ
れる。このときコンデンサ８には出力信号電圧に等しい
電圧が加わる。次に、非サンプル時（ホールド時）に制
御信号（ａ）が低レベルとなってトランジスタ７が非導
通となると、演算増幅器９の入力側はサンプル回路と切
離されるため、出力端子２にはコンデンサ８の電圧が出
力され、その状態が次のサンプル時まで保持される。
このようにＭＯ８型トランジスタ７をアナログスイッチ
として用いれば、簡単にサンプル回路を実現できる。し
かしながら、この従来のサンプル回路では次のような大
きな欠点がある。
として用いれば、簡単にサンプル回路を実現できる。し
かしながら、この従来のサンプル回路では次のような大
きな欠点がある。
第１に、このサングル回路ではＭＯ８型トランジスタ７
を含んでいるだめ、集積回路化に不利である、。即ち、
同一集積回路内にバイポーラトランジスタとＭＯ８型ト
ランジスタを実現することは極めて困離であり、仮に実
現できたとしても極めて複雑な製造工程を必要とし、高
価なものとガってしまう。
を含んでいるだめ、集積回路化に不利である、。即ち、
同一集積回路内にバイポーラトランジスタとＭＯ８型ト
ランジスタを実現することは極めて困離であり、仮に実
現できたとしても極めて複雑な製造工程を必要とし、高
価なものとガってしまう。
第２に、ＭＯ８型トランジスタは非導通状態を極めて容
易に実現できる反面、導通状態での電流−電圧特性の直
線性が悪いため、サンプル回路としての直線性も悪くな
る。第３図にＭＯ８型トランジスタのダート・ソース間
電圧を一定としたときのドレイン電流■Ｄｌｉ対ドレイ
ン電圧ｖＤｓ特性の例を示す。このような非直線性のた
め、サンプル時に出力側に不要々歪が発生する。
易に実現できる反面、導通状態での電流−電圧特性の直
線性が悪いため、サンプル回路としての直線性も悪くな
る。第３図にＭＯ８型トランジスタのダート・ソース間
電圧を一定としたときのドレイン電流■Ｄｌｉ対ドレイ
ン電圧ｖＤｓ特性の例を示す。このような非直線性のた
め、サンプル時に出力側に不要々歪が発生する。
この歪は入力信号の周波数が高くなるに従って増大し、
サンプル回路として大きな欠点となる。
サンプル回路として大きな欠点となる。
この発明の目的は、集積回路化が容易で、しかも直線性
にすぐれたサンプル回路を提供することである。
にすぐれたサンプル回路を提供することである。
この発明は、出力段トランジスタにバイポーラトランジ
スタを使用し、サンプル時にはこの出力段トランジスタ
を介して入力信号を出力端子へ伝達するとともに、第１
の差動増幅器によって出力端子から入力側へ負帰還ルー
ノを形成し、一方、非サンプル時には第２の差動増幅器
を含む他の負帰還ループによって出力段トランジスタの
ペース電位を定電位または出力電位と等しく保つととも
に、出力段トランジスタの動作電流をオフとすることに
より、入力端子と出力端子間を完全に切離すように構成
したことを特徴としている。
スタを使用し、サンプル時にはこの出力段トランジスタ
を介して入力信号を出力端子へ伝達するとともに、第１
の差動増幅器によって出力端子から入力側へ負帰還ルー
ノを形成し、一方、非サンプル時には第２の差動増幅器
を含む他の負帰還ループによって出力段トランジスタの
ペース電位を定電位または出力電位と等しく保つととも
に、出力段トランジスタの動作電流をオフとすることに
より、入力端子と出力端子間を完全に切離すように構成
したことを特徴としている。
この発明によるサンゾル回路は、ＭＯ８型トランジスタ
を用いることなくバイポーラ型トランジスタのみで構成
されるため、集積回路化に適している。また、サンゾル
状態では出力端子から入力側に負帰還がかかることによ
って出力インピーダンスが極めて小さくなるので、出力
段トランジスタの電流−電圧特性の非直線性による歪の
発生が少なくなり、サングル回路としての直線性が向上
する。一方、出力段トランジスタにバイポーラ型トラン
ジスタを使用しつつも、非サンプル時にはＭＯ８型トラ
ンジスタを用いた場合と同様に入力端子と出力端子間が
良好に分離され、また出力端子への制御信号の漏洩もな
いノテ、サンプルホールド回路に応用した場合、後段の
ホールド回路のホールド作用を損なうことはない。
を用いることなくバイポーラ型トランジスタのみで構成
されるため、集積回路化に適している。また、サンゾル
状態では出力端子から入力側に負帰還がかかることによ
って出力インピーダンスが極めて小さくなるので、出力
段トランジスタの電流−電圧特性の非直線性による歪の
発生が少なくなり、サングル回路としての直線性が向上
する。一方、出力段トランジスタにバイポーラ型トラン
ジスタを使用しつつも、非サンプル時にはＭＯ８型トラ
ンジスタを用いた場合と同様に入力端子と出力端子間が
良好に分離され、また出力端子への制御信号の漏洩もな
いノテ、サンプルホールド回路に応用した場合、後段の
ホールド回路のホールド作用を損なうことはない。
第４図はこの発明の基本的な実施例を示すものである。
図にｊ−いて、１１は入力端子、１２は出力端子、１３
は第１の差動増幅器であり、第１の差動増幅器１３の非
反転および反転の各出力端はそれぞれ入力端子１１およ
び出力端子１２に接続される。第１の差動増幅器１３の
出力は加算回路１４の一方の入力となる３、この加算回
路１４の出力端は第２の差動増幅器１５の反転入力端に
接続される。第２の差動増幅器１５の非反転入力端は定
電位点（この例では接地点）Ｋ接続され、またその出力
は加算回路１４の他方の入力となる。
は第１の差動増幅器であり、第１の差動増幅器１３の非
反転および反転の各出力端はそれぞれ入力端子１１およ
び出力端子１２に接続される。第１の差動増幅器１３の
出力は加算回路１４の一方の入力となる３、この加算回
路１４の出力端は第２の差動増幅器１５の反転入力端に
接続される。第２の差動増幅器１５の非反転入力端は定
電位点（この例では接地点）Ｋ接続され、またその出力
は加算回路１４の他方の入力となる。
第２の差動増幅器１５の出力端にはさらにバイポーラ型
の出力段トランジスタ１６のペースが接続される。この
出力段トランジスタ１６のコレクタは第１の電源端ｖｃ
ｃに接続され、エミッタは出力端子１２に接続される。
の出力段トランジスタ１６のペースが接続される。この
出力段トランジスタ１６のコレクタは第１の電源端ｖｃ
ｃに接続され、エミッタは出力端子１２に接続される。
第１．第２の差動増幅器１３．１５は、第１の電流スイ
ッチ１７により選択的に電流源１９に接続されて動作電
流が供給されるようになっている。また出力段トランジ
スタ１６のエミッタハ第２のスイッチ１８を介して電流
源２ｏに接続され、第２のスイッチ１８によって動作電
流がオン、オフされるよう罠なっている。■。０はｖｃ
ｃより低電位の第２の電源端である、。
ッチ１７により選択的に電流源１９に接続されて動作電
流が供給されるようになっている。また出力段トランジ
スタ１６のエミッタハ第２のスイッチ１８を介して電流
源２ｏに接続され、第２のスイッチ１８によって動作電
流がオン、オフされるよう罠なっている。■。０はｖｃ
ｃより低電位の第２の電源端である、。
このサンプル回路の動作を説明する。まず、サンプル時
には第１の電流スイッチ１７が第１の差動増幅器１３側
に接続されることによって、第１の差動増幅器１３の動
作電流がオン、第２の差動増幅器Ｉ５の動作電流がオフ
となるとともに、第２の電流スイッチ１８が閉じること
によって、出力段トランジスタ１６の動作電流がオンと
なる。このとき第２の差動増幅器１５は非動作状態とな
るとともに、第１の差動増幅器１３七加算回路１４およ
び出力段トランジスタ１６によって負帰還ループが形成
される。従って第１の差動増幅器１３の非反転入力端と
反転入力端の各電圧、つまり入力端子ＩＩと出力端子１
２の各電圧は等しくなる。そして第２の電流スイッチ１
８が閉じていることにより、出力段トランジスタ１６お
よび電流源λＱによって出力端子１２から後段のホール
ド回路等に対し、入力端子１ノへの入力信号変化に対応
した正負の電流を供給することができる。即ち入力信号
変化が出力端子１２へ伝達され、ここにサンプル動作が
実状されることになる。
には第１の電流スイッチ１７が第１の差動増幅器１３側
に接続されることによって、第１の差動増幅器１３の動
作電流がオン、第２の差動増幅器Ｉ５の動作電流がオフ
となるとともに、第２の電流スイッチ１８が閉じること
によって、出力段トランジスタ１６の動作電流がオンと
なる。このとき第２の差動増幅器１５は非動作状態とな
るとともに、第１の差動増幅器１３七加算回路１４およ
び出力段トランジスタ１６によって負帰還ループが形成
される。従って第１の差動増幅器１３の非反転入力端と
反転入力端の各電圧、つまり入力端子ＩＩと出力端子１
２の各電圧は等しくなる。そして第２の電流スイッチ１
８が閉じていることにより、出力段トランジスタ１６お
よび電流源λＱによって出力端子１２から後段のホール
ド回路等に対し、入力端子１ノへの入力信号変化に対応
した正負の電流を供給することができる。即ち入力信号
変化が出力端子１２へ伝達され、ここにサンプル動作が
実状されることになる。
このサンプル状態では、負帰還によって出力端子１２で
の出力インピーダンスが極めて小さくなるため、従来の
サンプル回路におけるＭＯ８型トランジスタの電流−電
圧特性の非直線性に類するような影響を受けることがな
く、良好々直線性が得られる。即ち、第４図においては
出力段トランジスタ１６のペース・エミッタ間電圧Ｖ□
は出力端子１２からの出力電流によらず一定のため、電
流−電圧特性の非直線性による歪の発生はない。
の出力インピーダンスが極めて小さくなるため、従来の
サンプル回路におけるＭＯ８型トランジスタの電流−電
圧特性の非直線性に類するような影響を受けることがな
く、良好々直線性が得られる。即ち、第４図においては
出力段トランジスタ１６のペース・エミッタ間電圧Ｖ□
は出力端子１２からの出力電流によらず一定のため、電
流−電圧特性の非直線性による歪の発生はない。
次に、非サンダル時には第１の電流スイッチ１７が第２
の差動増幅器１５側に接続されることによって、第１の
差動増幅器１３がオフ、第２の差動増幅器１５の動作電
流がオンとなるとともに、第２の電流スイッチ１８が開
き、出力段トランジスタ１６の動作電流がオフとなる。
の差動増幅器１５側に接続されることによって、第１の
差動増幅器１３がオフ、第２の差動増幅器１５の動作電
流がオンとなるとともに、第２の電流スイッチ１８が開
き、出力段トランジスタ１６の動作電流がオフとなる。
この場合、第２の差動増幅器１５と加算回路１４により
負帰還ループが形成されるので、加算回路１４の出力電
圧、つまり第２の差動増幅器１５の反転入力端の電圧は
、との差動増幅器１５の非反転入力端の電圧と同等、即
ち０■となる。
負帰還ループが形成されるので、加算回路１４の出力電
圧、つまり第２の差動増幅器１５の反転入力端の電圧は
、との差動増幅器１５の非反転入力端の電圧と同等、即
ち０■となる。
従って出力段トランジスタ１６のペース電圧がＯｖとな
るので、トランジスタ１６のＶ□もＯｖとなる。一方、
第２の電流スイッチ１８が開いており、出力端子１２け
電流源２０と切離されている。このため、出力端子１２
には出力段トラン・ゾスタ１６、電流源２０のいずれに
よっても電流は流れない。なお、この場合第１の差動増
幅器１３は動作電流が供給されておらず非動作状態とな
っているだめ、その入力電流は零である。従って出力端
子１２が第１の差動増幅器１３の反転入力端に接続され
ていても、なんら問題ない。
るので、トランジスタ１６のＶ□もＯｖとなる。一方、
第２の電流スイッチ１８が開いており、出力端子１２け
電流源２０と切離されている。このため、出力端子１２
には出力段トラン・ゾスタ１６、電流源２０のいずれに
よっても電流は流れない。なお、この場合第１の差動増
幅器１３は動作電流が供給されておらず非動作状態とな
っているだめ、その入力電流は零である。従って出力端
子１２が第１の差動増幅器１３の反転入力端に接続され
ていても、なんら問題ない。
−このように非サンプル状態では出力端子１２には一切
電流が流れず、入力端子１ノと出力端子１２間は完全に
しヤ断される。
電流が流れず、入力端子１ノと出力端子１２間は完全に
しヤ断される。
第５図はこの発明のより具体的な実施例を示すもので、
サンプルホールド回路に応用した場合の構成を示してい
る。図において、１，２はサンプルホールド回路の入力
および出力端子、ＪａｎＪｂは制御信号入力端子、４，
５は利得決定用抵抗、９は演算増幅器、Ｓはホールド用
コンデンサである。２１．２２は第１の差動増幅器１３
を構成するエミッタ結合トランジスタ対、２３．２４は
第２の差動増幅器１５を構成するエミッタ結合トランジ
スタ対、２５．２６はこれらのエミッタ結合トランジス
タ対の共通の負荷としてのカレントミラー回路を構成す
るトランジスタである。このカレントミラー回路の出力
側トランジスタ２６のコレクタには両エミッタ結合トラ
ンジスタ対の負荷電流（トランジスタ２２．２４のコレ
クタ電流）の和が流れるので、結局このカレントミラー
回路は加算器１４としても動作することになる。２７．
２８は第１の電流スイッチ１７を構成するトランジスタ
、２９．３０は第２の電流スイッチ１８を構成するトラ
ンジスタであり、制御信号入力端子３ｍ＋３ｂを介して
制御信号が供給されることによシスイッチ動作をする。
サンプルホールド回路に応用した場合の構成を示してい
る。図において、１，２はサンプルホールド回路の入力
および出力端子、ＪａｎＪｂは制御信号入力端子、４，
５は利得決定用抵抗、９は演算増幅器、Ｓはホールド用
コンデンサである。２１．２２は第１の差動増幅器１３
を構成するエミッタ結合トランジスタ対、２３．２４は
第２の差動増幅器１５を構成するエミッタ結合トランジ
スタ対、２５．２６はこれらのエミッタ結合トランジス
タ対の共通の負荷としてのカレントミラー回路を構成す
るトランジスタである。このカレントミラー回路の出力
側トランジスタ２６のコレクタには両エミッタ結合トラ
ンジスタ対の負荷電流（トランジスタ２２．２４のコレ
クタ電流）の和が流れるので、結局このカレントミラー
回路は加算器１４としても動作することになる。２７．
２８は第１の電流スイッチ１７を構成するトランジスタ
、２９．３０は第２の電流スイッチ１８を構成するトラ
ンジスタであり、制御信号入力端子３ｍ＋３ｂを介して
制御信号が供給されることによシスイッチ動作をする。
３１．３２は電流源１９．２０をそれぞれ構成するトラ
ンジスタであり、電源Ｖおに接続されたダイオード接続
のトランジスタ３３の電圧がバイアスとして与えられる
ことにより、定電流源として動作する。
ンジスタであり、電源Ｖおに接続されたダイオード接続
のトランジスタ３３の電圧がバイアスとして与えられる
ことにより、定電流源として動作する。
このサンプルホールド回路の動作は次の通りである。ま
ず、サンプル時には端子３ａ 、３ｂ間に３ｂの電位よ
り３ａの電位の方が高くなるような制御信号が加えられ
る。このときトランジスタ２７．２９は導通状態、トラ
ンジスタ２８ 、３０は非導通状態となるだめ、第１の
差動増幅器１３および出力段トランジスタ１６は動作状
態、第２の差動増幅器１５は非動作状態となる。従って
端子１ノの信号変化は第１の差動増幅器１３、加算回路
１４および出力段トランジスタ１６を経て端子１２に伝
達され、サンプルホールド回路としては端子１の信号変
化が位相反転されて端子２に現れることになる。なお、
このときトランジスタ２１．２２．２５ 。
ず、サンプル時には端子３ａ 、３ｂ間に３ｂの電位よ
り３ａの電位の方が高くなるような制御信号が加えられ
る。このときトランジスタ２７．２９は導通状態、トラ
ンジスタ２８ 、３０は非導通状態となるだめ、第１の
差動増幅器１３および出力段トランジスタ１６は動作状
態、第２の差動増幅器１５は非動作状態となる。従って
端子１ノの信号変化は第１の差動増幅器１３、加算回路
１４および出力段トランジスタ１６を経て端子１２に伝
達され、サンプルホールド回路としては端子１の信号変
化が位相反転されて端子２に現れることになる。なお、
このときトランジスタ２１．２２．２５ 。
２６．１６によってサンプル回路内での部分負帰還ルー
ノが形成され、これによって端子１２からみた出力イン
ピーダンスが十分低く維持されている。
ノが形成され、これによって端子１２からみた出力イン
ピーダンスが十分低く維持されている。
次に、ホールド時つまりサンプル回路の非サンプル時に
は、端子３ａ、３ｂ間にサンプル時と逆の電位関係の制
御信号が印加されて、トランジスタ２７．２９は非導通
状態、トランジスタ２１１．３０が導通状態となるため
、第１の差動増幅器１３は非動作状態、第２の差動増幅
器１５が動作状態となる。従って出力段トランジスタ１
６のペース電圧はＯｖに制御され、トランジスタ１６は
非導通状態となる０、また、トランジスタ２２のペース
電流は零、トランジスタ２９も非導通状態であるから、
結局端子１２から見た場合、サングル回路は等何曲に開
放状態となる。従ってサンダルホールド回路の出力電圧
はサンプル時の最終値に保持される。
は、端子３ａ、３ｂ間にサンプル時と逆の電位関係の制
御信号が印加されて、トランジスタ２７．２９は非導通
状態、トランジスタ２１１．３０が導通状態となるため
、第１の差動増幅器１３は非動作状態、第２の差動増幅
器１５が動作状態となる。従って出力段トランジスタ１
６のペース電圧はＯｖに制御され、トランジスタ１６は
非導通状態となる０、また、トランジスタ２２のペース
電流は零、トランジスタ２９も非導通状態であるから、
結局端子１２から見た場合、サングル回路は等何曲に開
放状態となる。従ってサンダルホールド回路の出力電圧
はサンプル時の最終値に保持される。
この実施例によれば、回路素子のｔｌとんどをＮＰＮ
）ランジスタで構成でき、より高速で動作させることが
可能である。これは集積回路においては、ＰＮＰトラン
ジスタよりＮＰＮトランジスタの方が周波数特性その他
の特性を良好にすることができるからである。
）ランジスタで構成でき、より高速で動作させることが
可能である。これは集積回路においては、ＰＮＰトラン
ジスタよりＮＰＮトランジスタの方が周波数特性その他
の特性を良好にすることができるからである。
＠６図〜第８図にこの発明に係るサンプル回路の他の実
施例を示す。第６図の実施例は、加算回路１４の出力部
にトランジスタ３４と抵抗３５からなるエミッタフォロ
ワを付加することにより、加算回路１４の負荷効果を小
さくして、より安定な動作が得られるようにしたもので
ある。
施例を示す。第６図の実施例は、加算回路１４の出力部
にトランジスタ３４と抵抗３５からなるエミッタフォロ
ワを付加することにより、加算回路１４の負荷効果を小
さくして、より安定な動作が得られるようにしたもので
ある。
第７図の実施例は、出力段トランジスタとして、ＮＰＮ
）ランジスタ１６およびこれと相補特性のＰＮＰ ）
ランジスタ１６′からなる相補型トラン・ゾスタ対を用
いて、直線性をより一層向上させたものである。この場
合、出力段トランジスタ７６ 、１６’の制御のために
、電流スイッチ１８および電流源２０のほか、電流源３
６とダイオード３７〜３９が新たに追加されている。即
ち、サンプル時にトランジスタ２９が導通すると、出力
段トランジスタ１６ 、１６′のペース・ペース間電圧
はダイオード３７．３８の順方向電圧の和となり、両ト
ランジスタ１６ 、 Ｉ ６’は共に動作状態となる。
）ランジスタ１６およびこれと相補特性のＰＮＰ ）
ランジスタ１６′からなる相補型トラン・ゾスタ対を用
いて、直線性をより一層向上させたものである。この場
合、出力段トランジスタ７６ 、１６’の制御のために
、電流スイッチ１８および電流源２０のほか、電流源３
６とダイオード３７〜３９が新たに追加されている。即
ち、サンプル時にトランジスタ２９が導通すると、出力
段トランジスタ１６ 、１６′のペース・ペース間電圧
はダイオード３７．３８の順方向電圧の和となり、両ト
ランジスタ１６ 、 Ｉ ６’は共に動作状態となる。
このとき出力端子１２に流れる電流は、正方向成分はト
ランジスタ１６、負方向成分はトランジスタ１６′をそ
れぞれ流れることになるので、両方向成分の電流の対称
性が良好となる。
ランジスタ１６、負方向成分はトランジスタ１６′をそ
れぞれ流れることになるので、両方向成分の電流の対称
性が良好となる。
一方、非サンプル時にトランジスタ３０が導通状態とな
ると、電流源３６よりダイオード３９に電流が流れるた
め、出力段トランジスタ１６゜１６′のペース・ペース
間電圧は約Ｏ■となる。
ると、電流源３６よりダイオード３９に電流が流れるた
め、出力段トランジスタ１６゜１６′のペース・ペース
間電圧は約Ｏ■となる。
このときトランジスタ１６のペース電圧は前述と同様Ｏ
ｖとなっているから、結局トランジスタ１６ 、１６’
はペース電圧がいずれもｏｖとなり、非導通状態となる
。従って、出力端子１２は等制約に開放となる。
ｖとなっているから、結局トランジスタ１６ 、１６’
はペース電圧がいずれもｏｖとなり、非導通状態となる
。従って、出力端子１２は等制約に開放となる。
第８図の実施例は、第２の差動増幅器１５の非反転入力
端子、つまりトランジスタ２３のペースを接地せず、出
力端子１２に接続したものである。このようにすると、
出力端子１２の電位がＯｖ以外のときでも出力段トラン
ジスタ１６゜１６′のペース・工εツタ間電圧をｏｖに
制御することができる。即ち、出力電位によらずサンゾ
ル、非サンダルの両状態の切換えを行なうことができる
ので、サンプル回路の負荷が第５関で説明したようなホ
ールド回路以外の場合でも問題なく動作し、負荷を自由
に選択することが可能となる。
端子、つまりトランジスタ２３のペースを接地せず、出
力端子１２に接続したものである。このようにすると、
出力端子１２の電位がＯｖ以外のときでも出力段トラン
ジスタ１６゜１６′のペース・工εツタ間電圧をｏｖに
制御することができる。即ち、出力電位によらずサンゾ
ル、非サンダルの両状態の切換えを行なうことができる
ので、サンプル回路の負荷が第５関で説明したようなホ
ールド回路以外の場合でも問題なく動作し、負荷を自由
に選択することが可能となる。
第１図は従来のサンプルホールド回路の回路図、第２図
はその動作を示す波形図、第３図はＭＯ８型トランジス
タのドレイン電流−ドレイン電圧特性を示す図、第４図
はこの発明の基本的な実施例を示す図、第５図〜第８図
はこの発明のより具体的な実施例を示す回路図である。 １ノ・・・入力端子、１２・・・出力端子、１３・・・
第１の差動増幅器、１４・・・加算回路、１５・・・第
２の差動増幅器、１６ 、１６’・・・出力段トランジ
スタ、１７．１８・・・電流スイッチ、１９．２０・・
・電流源
はその動作を示す波形図、第３図はＭＯ８型トランジス
タのドレイン電流−ドレイン電圧特性を示す図、第４図
はこの発明の基本的な実施例を示す図、第５図〜第８図
はこの発明のより具体的な実施例を示す回路図である。 １ノ・・・入力端子、１２・・・出力端子、１３・・・
第１の差動増幅器、１４・・・加算回路、１５・・・第
２の差動増幅器、１６ 、１６’・・・出力段トランジ
スタ、１７．１８・・・電流スイッチ、１９．２０・・
・電流源
Claims (3)
- （１） 非反転入力端が入力端子に接続され、反転入
力端が出力端子に接続された第１の差動増幅器と、この
第１の差動増幅器の出力を一方の入力とする加算回路と
、この加算回路の出力端に反転入力端が接続され、非反
転入力端が定電位点または前記出力端子に接続され、そ
の出力が前記加算回路の他方の入力となる第２の差動増
幅器と、前記加算回路の出力端にベースが接続され、コ
レクタが電源端に接続され、エミッタが前記出力端子に
接続されたバイポーラ型の出力段トランジスタと、サン
ゾル時に第１の差動増幅器および出力段トランゾスタの
動作電流をオンにするとともに第２の差動増幅器の動作
電流をオフにし、非サンプル時に第１の差動増幅器およ
び出力段トランジスタの動作電流をオフにするとともに
第２の差動増幅器の動作電流をオンにする電流スイッチ
手段とを備えたことを特徴とするサングル回路、。 - （２） 加算回路は出力部にエミッタフォロワを含む
ものであることを特徴とする特許請求の範囲第１項記載
のサンプル回路。 - （３） 出力段トランジスタとして相補型トランジス
タ対を用いることを特徴とする特許請求の範囲第１項記
載のサンプル回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111216A JPS592433A (ja) | 1982-06-28 | 1982-06-28 | サンプル回路 |
| KR1019830001577A KR860000906B1 (ko) | 1982-06-28 | 1983-04-14 | 샘플회로 |
| US06/504,311 US4559457A (en) | 1982-06-28 | 1983-06-14 | Sampling circuit |
| DE8383106012T DE3379813D1 (en) | 1982-06-28 | 1983-06-20 | Sampling circuit |
| EP83106012A EP0097902B1 (en) | 1982-06-28 | 1983-06-20 | Sampling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111216A JPS592433A (ja) | 1982-06-28 | 1982-06-28 | サンプル回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592433A true JPS592433A (ja) | 1984-01-09 |
| JPH0226815B2 JPH0226815B2 (ja) | 1990-06-13 |
Family
ID=14555464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111216A Granted JPS592433A (ja) | 1982-06-28 | 1982-06-28 | サンプル回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4559457A (ja) |
| EP (1) | EP0097902B1 (ja) |
| JP (1) | JPS592433A (ja) |
| KR (1) | KR860000906B1 (ja) |
| DE (1) | DE3379813D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144920A (ja) * | 1984-12-17 | 1986-07-02 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | スイツチング装置 |
| JP2003529258A (ja) * | 2000-03-28 | 2003-09-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 追跡および保持増幅器 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4806790A (en) * | 1987-02-16 | 1989-02-21 | Nec Corporation | Sample-and-hold circuit |
| US5111072A (en) * | 1990-08-29 | 1992-05-05 | Ncr Corporation | Sample-and-hold switch with low on resistance and reduced charge injection |
| US7659731B2 (en) * | 2007-02-15 | 2010-02-09 | Delphi Technologies, Inc. | Liquid properties sensor circuit |
| KR101293116B1 (ko) * | 2012-04-24 | 2013-08-02 | 주식회사 오토산업 | 전류센서의 비대칭 반전 출력 특성 구현 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3526786A (en) * | 1967-09-19 | 1970-09-01 | Honeywell Inc | Control apparatus |
| US3694668A (en) * | 1970-01-02 | 1972-09-26 | Bunker Ramo | Track and hold system |
| US3643110A (en) * | 1970-11-30 | 1972-02-15 | Motorola Inc | Sample and hold circuit |
| JPS56137598A (en) * | 1980-03-27 | 1981-10-27 | Victor Co Of Japan Ltd | Sample hold circuit |
-
1982
- 1982-06-28 JP JP57111216A patent/JPS592433A/ja active Granted
-
1983
- 1983-04-14 KR KR1019830001577A patent/KR860000906B1/ko not_active IP Right Cessation
- 1983-06-14 US US06/504,311 patent/US4559457A/en not_active Expired - Lifetime
- 1983-06-20 EP EP83106012A patent/EP0097902B1/en not_active Expired
- 1983-06-20 DE DE8383106012T patent/DE3379813D1/de not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61144920A (ja) * | 1984-12-17 | 1986-07-02 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | スイツチング装置 |
| JP2003529258A (ja) * | 2000-03-28 | 2003-09-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 追跡および保持増幅器 |
| JP4923308B2 (ja) * | 2000-03-28 | 2012-04-25 | エスティー‐エリクソン、ソシエテ、アノニム | 追跡および保持増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0097902A2 (en) | 1984-01-11 |
| KR860000906B1 (ko) | 1986-07-16 |
| JPH0226815B2 (ja) | 1990-06-13 |
| KR840005288A (ko) | 1984-11-05 |
| DE3379813D1 (en) | 1989-06-08 |
| US4559457A (en) | 1985-12-17 |
| EP0097902A3 (en) | 1987-03-25 |
| EP0097902B1 (en) | 1989-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2543872B2 (ja) | 増幅回路 | |
| US5463348A (en) | CMOS low-power, wide-linear-range, well-input differential and transconductance amplifiers | |
| US3986045A (en) | High speed logic level converter | |
| US4982119A (en) | Comparator with latch circuit | |
| US6642788B1 (en) | Differential cascode amplifier | |
| EP0484129B1 (en) | Sample-and-hold circuit | |
| KR900005552B1 (ko) | 전류미러회로 | |
| JPS592433A (ja) | サンプル回路 | |
| JPH02892B2 (ja) | ||
| US4194166A (en) | Differential amplifier with a current mirror circuit | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JP3162732B2 (ja) | 増幅回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP2782350B2 (ja) | 低歪電流源 | |
| JPS6038800B2 (ja) | アナログスイッチおよびそれを用いたサンプル・ホ−ルド回路 | |
| JPH0418482B2 (ja) | ||
| US4568839A (en) | Analog bipolar current switch | |
| JPH0433162B2 (ja) | ||
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPH0528824Y2 (ja) | ||
| JP2706813B2 (ja) | トラックホールドアンプ | |
| JP2513009B2 (ja) | ディジタル―アナログ変換回路 | |
| JPH07154166A (ja) | 演算増幅回路 |