KR860000906B1 - 샘플회로 - Google Patents

샘플회로 Download PDF

Info

Publication number
KR860000906B1
KR860000906B1 KR1019830001577A KR830001577A KR860000906B1 KR 860000906 B1 KR860000906 B1 KR 860000906B1 KR 1019830001577 A KR1019830001577 A KR 1019830001577A KR 830001577 A KR830001577 A KR 830001577A KR 860000906 B1 KR860000906 B1 KR 860000906B1
Authority
KR
South Korea
Prior art keywords
output
circuit
differential amplifier
output terminal
transistor
Prior art date
Application number
KR1019830001577A
Other languages
English (en)
Other versions
KR840005288A (ko
Inventor
쓰도무 스가와라
Original Assignee
가부시기가이샤 도시바
사바쇼오이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 사바쇼오이찌 filed Critical 가부시기가이샤 도시바
Publication of KR840005288A publication Critical patent/KR840005288A/ko
Application granted granted Critical
Publication of KR860000906B1 publication Critical patent/KR860000906B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements

Landscapes

  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

샘플회로
제1도는 종래의 샘플호울드회로의 회로도.
제2도는 그 동작을 도시하는 파형도.
제3도는 MOS형 트랜지스터의 드레인전류-드레인전압 특성을 도시하는 도면.
제4도는 본발명의 기본적인 실시예를 도시하는 도면.
제5도-제8도는 본발명의 보다 구체적인 실시예를 도시하는 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 입력단자 12 : 출력단자
13 : 제1의 차동증폭기 14 : 가산회로
15 : 제2의 차동증폭기 16,16' : 출력단트랜지스터
17,18 : 전류스위치 19,20 : 전류원
본 발명은 집적회로화에 적합한 샘플회로에 관한 것이다.
샘플회로는 입력신호를 외부제어신호에 따라서 어느 일정기간 출력측으로 도출하는 회로로서 흔히는 샘플호울드회로의 일부로서 사용된다.
제1도는 종래의 샘플회로를 사용한 샘플호울드회로의 구성을 도시하는 것으로(1)은 입력단자, (2)는 출력단자, (3)은 제어신호입력단자, (4),(5)는 이득결정용저항, (6)은 버퍼증폭기, (7)은 MOS형 트랜지스터 (8)은 호울드용콘덴서, (9)는 연산증폭기이다. 여기에서 버퍼증폭기(6)와 MOS형 트랜지스터(7)로 샘플회로를 구성하고 있다.
제2(a)도-제2(c)도는 제어신호, 입력신호 및 출력신호의 파형예를 도시하고 있다. 샘플시에는 제어신호(a)가 고전위가 되어 트랜지스터(7)가 도통하기 때문에 입력신호(b)가 출력단자(2)에 반전된 형태로 전달된다. 이때 콘덴서(8)에는 출력신호전압과 같은 전압이 가해진다. 다음에 비샘플시(호울드시)에 제어신호(a)가 저레밸이 되어 트랜지스터(7)가 비도통이되면 연산증폭기(9)의 입력측은 샘플회로와 절리되므로 출력단자(2)에는 콘덴서(8)의 전압이 출력되고, 그 상태가 다음의 샘플시까지 유지된다.
이와같이 MOS형 트랜지스터(7)를 아날로그 스위치로서 사용하면 간단히 샘플회로를 실현할 수 있다. 그러나 이 종래의 샘플회로에서는 다음과 같은 큰 결점이 있다.
첫째 이 샘플회로에서는 MOS형 트랜지스터(7)를 포함하고 있으므로 집적회로화에 불리하다. 즉, 동일 집적회로 내에 바이플러트랜지스터와 MOS형 트랜지스터를 실현하는 것은 극히 곤란하고, 가령 실현이 가능하다 해도 극히 복잡한 제조공정을 필요로 하고, 값이 비싸진다.
둘째로 MOS형 트랜지스터는 비도통상태를 극히 쉽게 현실할 수 있는 반면에 도통상태에서의 전류-전압특성의 직선상(直線性)이 나쁘기 때문에 샘플회로로서의 직선성도 나빠진다. 제3도에 MOS형 트랜지스터의 게이트· 소오스간전압을 일정으로 했을 때의 드레인전류 IDS대 드레인전압 VDS특성의 예를 도시한다. 이와같은 비직성때문에 샘플시에 출력측에 불필요한 변형이 발생한다. 이 변형은 입력신호의 주파수가 높아지는 데에 따라 증대하고, 샘플회로로서 큰 결점이 된다.
본 발명의 목적은 집적회로화가 용이하고, 또한 직선성이 우수한 샘플회로를 제공하는 것이다.
본 발명의 샘플회로는 MOS형 트랜지스터를 사용하지 않고 바이플러형 트랜지스터만으로 구성되기 때문에 직접회로화에 적합하다. 또 샘플상태에서는 출력단자에서 입력측으로 부궤환이 걸리므로 출력임피이던스가 극히 작아지므로 출력단 트랜지스터의 전류-전압특성의 비직선성에 의한 변형의 발생이 적어지고, 샘플회로로서의 직선상이 향상된다. 한편 출력단 트랜지스터에 바이폴리형 트랜지스터를 사용하면서 비샘플시에는 MOS형 트랜지스터를 사용한 경우와 같이 입력단자와 출력단자간이 양호하게 분리되고, 또 출력단자에의 제어신호의 누설도 없으므로 샘플호울드 회로에 응용한 경우 후단의 호울드회로의 호울드작용을 손상하는 일은 없다.
제4도는 본 발명의 기본적인 실시예를 도시하는 것이다. 도면에서(11)은 입력단자, (12)는 출력단자, (13)은 제1의 차동증폭기이고, 제1의 차동증폭기(13)은 비반전 및 반전의 각 출력단은 각각 입력단자(11) 및 출력단자(13)에 접속된다. 제1의 차동증폭기(13)의 출력은 가산회로(14)의 한쪽의 입력이 된다. 이 가산회로(14)의 출력단은 제2의 차동증폭기(15)의 반전입력단에 접속된다. 제2의 차동증폭기(15)의 비반전입력단은 정전위점(본예에서는 접지점)에 접속되고 또 그 출력은 가산회로(14)의 다른쪽 입력이 된다.
제2의 차동증폭기(15)의 출력단에는 다시 바이폴러형의 출력단트랜지스터(16)의 베이스가 접속된다. 이 출력단 트랜지스터(16)의 콜렉터는 제1의 전원단 Vcc에 접속되고, 에미터는 출력단자(12)에 접속된다.
제1, 제2의 차동증폭기(13),(15)는 제1의 전류스위치(17)에 의하여 선택적으로 전류원(19)에 접속되어 동작전류가 공급되도록 구성된다. 또 출력단 트랜지스터(16)의 에미터는 제2의 스위치(18)를 개재하여 전류원(20)에 접속되고, 제2의 스위치(18)에 의하여 동작전류가 온·오프되도록 구성된다. Vcc는 Vcc보다 저전위의 제2의 전원단이다.
이 샘플회로의 동작을 설명한다. 우선 샘플시에는 제1의 전류스위치(17)가 제1의 차동증폭기(13)측에 접속되므로써 제1의 차동증폭기(13)의 동작전류가 온, 오프 제2의 차동증폭기(15)의 동작전류가 오프가 되는 동시에 제2의 전류스위치(18)가 폐쇄되므로써 출력단트랜지스터(16)의 동작전류가 온이된다. 이때 제2의 차동증폭기(15)는 비동작상태가 되는 동시에 제1의 차동증폭기(13)와 가산회로(14) 및 출력단 트랜지스터(16)에 의하여 부궤한 루우프가 형성된다. 따라서 제1의 차동증폭기(13)의 비반전입력단과 반전입력단의 각 전압, 즉 입력단자(11)와 출력단자(12)의 각 전압은 동일해진다. 그리고 제2의 전류스위치(18)가 폐쇄상태를 유지하므로써 출력단트랜지스터(16) 및 전류원(20)에 의하여 출력단자(12)에서 후단의 호울드회로등에 대하여 입력단자(11)에의 입력신호변화에 대응한 정부의 전류를 공급할 수가 있다. 즉 입력 신호변화가 출력단자(12)에 전달되고, 여기에 샘플동작이 실현된다.
이 샘플상태에서는 부궤환에 의하여 출력단자(12)에서의 출력임피이던스가 극히 작아지기 때문에 종래의 샘플회로에 있어서의 MOS형 트랜지스터의 전류-전압특성의 비직선상과 유사한 영향을 받는 일이 없고, 양호한 직선성을 얻을 수 있다. 즉, 제4도에 있어서는 출력단트랜지스터(16)의 베이스 에미터간 전압 VEE는 출력단자(12)로부터의 출력전류에 의하지 않고 일정하기 때문에 전류-전압특성의 비직선성에 의한 변형의 발생은 없다.
다음에 비샘플시에는 제1의 전류스위치(17)가 제2의 차동증폭기(15)측에 접속되므로써 제1의 차동증폭기(13)가 오프, 제2의 차동증폭기(15)의 동작전류가 온이되는 동시에 제2의 전류스위치(18)가 열리고, 출력단 트랜지스터(16)의 동작전류가 오프가 된다. 이 경우 제2의 차동증폭기(15)와 가산회로(14)에 의하여 부궤한 루우프가 형성되므로 가산회로(14)의 출력전압, 즉 제2의 차동증폭기(15)의 반전입력단의 전압은 이 차동증폭기(15)의 비반전입력단의 전압과 같은, 즉 OV가 된다. 따라서 출력단 트랜지스터(16)의 베이스전압이 OV가 되므로 트랜지스터(16)의 VEE도 OV가 된다. 한편 제2의 전류스위치(18)가 열려 있고, 출력단자(12)는 전류원(20)과 절리된다. 이로인해 출력단자(12)에는 출력단 트랜지스터(16), 전류원(20)의 어느것으로도 전류는 흐르지 않는다. 또, 이 경우 제1의 차동증폭기(13)는 동작전류가 공급되지 않고, 비동작상태를 이루고 있으므로 그 입력전류는 0이다. 따라서 출력단자(12)가 제1의 차동증폭기(13)의 반전입력단에 접속되어 있어도 하등의 문제는 없다.
이와같이 비샘플상태에서는 출력단자(12)에는 일체전류가 흐르지 않고 입력단자(11)와 출력단자(12)사이는 완전히 차단된다.
제5도는 본 발명의 보다 구체적인 실시예를 도시하는 것으로 샘플호울드회로에 응용했을 경우의 구성을 도시하고 있다. 도면에서(1),(2)는 샘플호울드회로의 입력 및 출력단자, (3a),(3b)는 제어신호입력단자, (4),(5)는 이득결정저항, (9)는 연산증폭기, (8)는 호울드용 콘덴서이다. (21),(22)는 제1의 차동증폭기 (13)를 구성하는 에미터결합트랜지스터의 1쌍, (23),(24)는 제2의 차동증폭기(15)를 구성하는 에미터 결합트랜지스터의 1쌍, (25),(26)는 이들의 에미터결합트랜지스터의 1쌍의 공통의 부하로서의 전류미러회로를 구성하는 트랜지스터이다. 이 전류 미러회로의 출력측 트랜지스터(26)의 콜렉터에는 양 에미터결합 트랜지스터의 1쌍의 부하전류(트랜지스터 22,23의 콜렉터전류)의 합이 흐르기 때문에 결국이 전류미러회로는 가산기(14)로서도 동작하게 된다. (27),(28)은 제1의 전류스위치(17)를 구성하는 트랜지스터(29),(30)은 제2의 전류스위치(18)를 구성하는 트랜지스터이고 제어신호입력단자(3a),(3b)를 개제하여 제어신호가 공급되므로써 스위치동작을 한다. (31),(32)는 전류원(19),(20)을 각각 구성하는 트랜지스터이고, 전원 VB에 접속된 다이오드 접속의 트랜지스터(33)의 전압이 바이어스로서 부여되므로써 정전류원으로서 동작한다.
이 샘플호울드회로의 동작은 다음과 같다. 우선 샘플시에는 단자(3a),(3b)간에 (3b)의 전위보다 (3a)의 전위쪽이 높아지는 제어신호가 가해진다. 이때 트랜지스터(27),(29)는 도통상태, 트랜지스터(28),(30)는 비도통상태가 되기 때문에 제1의 차동증폭기(13) 및 출력단 트랜지스터(16)는 동작상태, 제2의 차동증폭기(15)는 비동작상태가 된다. 따라서 단자(11)의 신호변화는 제1의 차동증폭기(13), 가산회로(14) 및 출력단트랜지스터(16)를 거쳐서 단자(12)에 전달되어 샘플호울드 회로로서는 단자(1)의 신호변화가 위상반전되어 단자(2)에 나타나게 된다. 또, 이때 트랜지스터(21),(22),(25),(26),(16)에 의하여 샘플회로내에서의 부분 부궤환 루우프가 형성되고, 이로인해 단자(12)에서 본 출력임피이던스가 충분히 낮게 유지되고 있다.
다음에 호울드시 즉 샘플회로의 비샘플시에는 단자(3a),(3b)간에 샘플시와 반대의 전위관계의 제어신호가 인가되어서 트랜지스터(27),(29)는 비도통상태, 트랜지스터(28),(30)가 도통상태가 되기 때문에 제1의 차동증폭기(13)는 비동작상태, 제2의 차동증폭기(15)가 동작상태가 된다. 따라서 출력단트랜지스터(16)의 베이스전압은 OV에 제어되고, 트랜지스터(16)는 비도통상태가 된다. 또, 트랜지스터(22)의 베이스 전류는 0, 트랜지스터(29)도 비도통상태이므로 결국 단자(12)에 보았을 때 샘플회로는 등가적으로 개방상태가 된다. 따라서 샘플호울드회로의 출력전압은 샘플시의 최종치로 유지된다.
본 실시예에 의하면 회로소자의 거의 대부분을 NPN트랜지스터로 구성할 수 있고, 보다 고속으로 동작시킬 수가 있다. 이것은 집적회로에 있어서는 PNP트랜지스터보다 NPN트랜지스터쪽이 주파수특성 그밖의 특성을 양호하게 할 수 있기 때문이다.
제6도-제8도에 본 발명에 관한 샘플회로의 다른 실시예를 도시한다. 제6도의 실시예는 가산회로(14)의 출력부에 트랜지스터(34)와 저항(35)으로 구성되는 에미터폴로어(emitter follower)를 부가하므로서 가산회로(14)의 부하효과를 작게하여 보다 안정한 동작을 얻을 수 있도록 한 것이다.
제7도의 실시예는 출력단 트랜지스터로서 NPN트랜지스터(16) 및 이것과 상보특성의 PNP트랜지스터(16')로 구성되는 상보형 트랜지스터의 1쌍의 사용해서 직선성을 보다 한층 향상시킨 것이다. 이 경우에 출력단트랜지스터(16),(16')의 제어를 위하여 전류스위치(18) 및 전류원(20) 이외에 전류원(36)과 다이오드(27)-(39)가 새로이 추가된다. 즉, 샘플시에트랜지스터(29)가 도통하면 출력단트랜지스터(16),(16')의 베이스 베이스간 전압은 다이오드(37),(38)의 순방향전압의 합이되고, 양 트랜지스터(16),(16')는 다같이 동작상태가 된다. 이때 출력단자(12)에 흐르는 전류는 정방향성분은 트랜지스터 (16), 부방향성분은 트랜지스터(16')를 각각 흐르게 되므로 양방향성분의 전류의 대칭성이 양호해진다.
한편 비샘플시에 트랜지스터(30)가 도통상태가 되면 전류원(36)에서 다이오드(39)에 전류가 흐르기 때문에 출력단트랜지스터(16),(16')의 베이스, 베이스간 전압은 약 OV가 된다. 이때 트랜지스터(16)의 베이스 전압은 상기와 같이 OV가 되고 있으므로 결국 트랜지스터(16),(16')는 베이스전압이 모두 OV가 되고 비도통상태가 된다. 따라서 출력단자(12)는 등가적으로 개방이 된다.
제8도의 실시예는 제2의 차동증폭기(15)의 비반전입력단자, 즉 트랜지스터(23)의 베이스를 접지하지 않고 출력단자(12)에 접속한 것이다. 이와같이 하면 출력단자(12)의 전위가 OV이외일때도 출력단트랜지스터(16),(16')의 베이스 에미커간 전압을 OV로 제어할 수가 있다. 즉, 출력전위에 의하지 않고 샘플, 비샘플의 양상태의 전환을 할 수 있으므로 샘플회로의 부하가 제5도의 설명과 같은 호울드회로 이외의 경우에서도 문제없이 동작하고, 부하를 자유로이 선택할 수 있게 된다.

Claims (3)

  1. 비반전입력단이 입력단자에 접속되고, 반전입력단이 출력단자에 접속된 제1의 차동증폭기와, 이 제1의 차동증폭기의 출력을 한쪽의 입력으로 하는 가산회로와, 이 가산회로의 출력단에 반전입력단이 접속되고 비반전입력단이 정전위점 또는 상기 출력단에 접속되고, 그 출력이 상기 가산회로의 다른쪽 입력이 되는 제2의 차동증폭기와 상기 가산회로의 출력단에 베이스가 접속되고, 콜렉터가 전원단에 접속되고, 에미터가 상기 출력단자에 접속된 바이폴러형의 출력단 트랜지스터와 샘플시에 제1의 차동증폭기 및 출력단트랜지스터의 동작전류를 온으로 하는 동시에 제2의 차동증폭기의 동작전류를 오프로하고, 비샘플시에 제1의 차동증폭기 및 출력단 트랜지스터의 동작전류를 오프로하는 동시에 제2의 차동증폭기의 동작전류를 온으로 하는 전류스위치수단을 구비한 것을 특징으로 하는 샘플회로.
  2. 제1항에 있어서, 가산회로는 출력부에 에미터폴로어를 포함하는 것을 특징으로 하는 샘플회로.
  3. 제1항에 있어서, 출력단 트랜지스터로서 상보형 트랜지스터의 1쌍을 사용하는 것을 특징으로 하는 샘플회로.
KR1019830001577A 1982-06-28 1983-04-14 샘플회로 KR860000906B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57-111216 1982-06-28
JP111216 1982-06-28
JP57111216A JPS592433A (ja) 1982-06-28 1982-06-28 サンプル回路

Publications (2)

Publication Number Publication Date
KR840005288A KR840005288A (ko) 1984-11-05
KR860000906B1 true KR860000906B1 (ko) 1986-07-16

Family

ID=14555464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830001577A KR860000906B1 (ko) 1982-06-28 1983-04-14 샘플회로

Country Status (5)

Country Link
US (1) US4559457A (ko)
EP (1) EP0097902B1 (ko)
JP (1) JPS592433A (ko)
KR (1) KR860000906B1 (ko)
DE (1) DE3379813D1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8403819A (nl) * 1984-12-17 1986-07-16 Philips Nv Schakelinrichting voor het onderdrukken van een signaal.
US4806790A (en) * 1987-02-16 1989-02-21 Nec Corporation Sample-and-hold circuit
US5111072A (en) * 1990-08-29 1992-05-05 Ncr Corporation Sample-and-hold switch with low on resistance and reduced charge injection
CN1205618C (zh) * 2000-03-28 2005-06-08 皇家菲利浦电子有限公司 跟踪和保持放大器
US7659731B2 (en) * 2007-02-15 2010-02-09 Delphi Technologies, Inc. Liquid properties sensor circuit
KR101293116B1 (ko) * 2012-04-24 2013-08-02 주식회사 오토산업 전류센서의 비대칭 반전 출력 특성 구현 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3526786A (en) * 1967-09-19 1970-09-01 Honeywell Inc Control apparatus
US3694668A (en) * 1970-01-02 1972-09-26 Bunker Ramo Track and hold system
US3643110A (en) * 1970-11-30 1972-02-15 Motorola Inc Sample and hold circuit
JPS56137598A (en) * 1980-03-27 1981-10-27 Victor Co Of Japan Ltd Sample hold circuit

Also Published As

Publication number Publication date
EP0097902A2 (en) 1984-01-11
JPH0226815B2 (ko) 1990-06-13
JPS592433A (ja) 1984-01-09
KR840005288A (ko) 1984-11-05
DE3379813D1 (en) 1989-06-08
US4559457A (en) 1985-12-17
EP0097902A3 (en) 1987-03-25
EP0097902B1 (en) 1989-05-03

Similar Documents

Publication Publication Date Title
JP2543872B2 (ja) 増幅回路
KR890004647B1 (ko) 정전류원회로 및 이 회로를 사용한 차동증폭기
US5327098A (en) Programmable gain amplifier circuitry and method for biasing JFET gain switches thereof
JPH0773205B2 (ja) レベル変換回路
KR950022053A (ko) 차동 입력 회로(differential input circuit)
US5159216A (en) Precision tristate output driver circuit having a voltage clamping feature
US4706013A (en) Matching current source
KR860000906B1 (ko) 샘플회로
US4688001A (en) High Efficiency, low distortion amplifier
JP3085803B2 (ja) 差動電流源回路
US4471319A (en) FET Buffer amplifier with improved noise rejection
US4568840A (en) Variable resistance circuit
EP0691656B1 (en) Sample hold circuit
US4194166A (en) Differential amplifier with a current mirror circuit
JPH1197774A (ja) 出力回路装置
US5066876A (en) Circuit for converting ecl level signals to mos level signals
US4847566A (en) CMOS Amplifier having enhanced current sinking and capacitance load drive
US5063310A (en) Transistor write current switching circuit for magnetic recording
US4274058A (en) Amplifier with separate AC and DC feedback loops
US4549145A (en) Switching amplifier
JP2790095B2 (ja) サンプルホールド回路
JP2706813B2 (ja) トラックホールドアンプ
JP2541003B2 (ja) サンプルホ―ルド回路
JP2782350B2 (ja) 低歪電流源
KR0135186Y1 (ko) 개선된 출력속도를 가지는 비교기회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020626

Year of fee payment: 17

EXPY Expiration of term