JPH0418482B2 - - Google Patents
Info
- Publication number
- JPH0418482B2 JPH0418482B2 JP3772382A JP3772382A JPH0418482B2 JP H0418482 B2 JPH0418482 B2 JP H0418482B2 JP 3772382 A JP3772382 A JP 3772382A JP 3772382 A JP3772382 A JP 3772382A JP H0418482 B2 JPH0418482 B2 JP H0418482B2
- Authority
- JP
- Japan
- Prior art keywords
- diodes
- gain control
- voltage
- resistor
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、利得制御増幅器、特にテレビジヨン
受像機の中間周波増幅器等に用いられる利得制御
増幅器に係り、利得制御の歪を軽減できる利得制
御増幅器に関する。
受像機の中間周波増幅器等に用いられる利得制御
増幅器に係り、利得制御の歪を軽減できる利得制
御増幅器に関する。
従来のテレビジヨン受像機等に用いられる、半
導体集積回路による利得制御機能をもつ中間周波
増幅回路は、トランジスタのエミツタ帰還インピ
ーダンスを変化させて利得を制御する手段が広く
用いられ、その例として第１図のような回路があ
る。
導体集積回路による利得制御機能をもつ中間周波
増幅回路は、トランジスタのエミツタ帰還インピ
ーダンスを変化させて利得を制御する手段が広く
用いられ、その例として第１図のような回路があ
る。
第１図において、１と２は差動増幅器を構成す
るトランジスタ、３と４は差動増幅器の入力端
子、５と６は負荷抵抗、７と８は出力端子、９と
１０は利得制御用のダイオード、１１はダイオー
ド９および１０に利得制御用の電流を供給する抵
抗、１２，１３は抵抗、１４は利得制御用電圧印
加端子、１５は電源電圧印加端子である。
るトランジスタ、３と４は差動増幅器の入力端
子、５と６は負荷抵抗、７と８は出力端子、９と
１０は利得制御用のダイオード、１１はダイオー
ド９および１０に利得制御用の電流を供給する抵
抗、１２，１３は抵抗、１４は利得制御用電圧印
加端子、１５は電源電圧印加端子である。
以上のように構成された利得制御増幅器では、
入力端子３，４に加えられた差動入力信号がトラ
ンジスタ１と２を主体とする差動増幅器で増幅さ
れ、増幅された信号が出力端子７と８から出力さ
れる。そして、端子１４の利得制御電圧が抵抗１
１を介してダイオード９，１０のアノードに印加
されると、その電圧の大きさに応じてダイオード
９，１０に流れる利得制御用の電流が変化し、ダ
イオード９，１０の内部インピーダンスが変化す
るところとなり、差動増幅器の利得が制御され
る。
入力端子３，４に加えられた差動入力信号がトラ
ンジスタ１と２を主体とする差動増幅器で増幅さ
れ、増幅された信号が出力端子７と８から出力さ
れる。そして、端子１４の利得制御電圧が抵抗１
１を介してダイオード９，１０のアノードに印加
されると、その電圧の大きさに応じてダイオード
９，１０に流れる利得制御用の電流が変化し、ダ
イオード９，１０の内部インピーダンスが変化す
るところとなり、差動増幅器の利得が制御され
る。
ところで、かかる従来の利得制御回路に用いら
れるダイオード９，１０の電流IDは、第２図に示
されるようにダイオード端子電圧VDに対して指
数関数で変化する。このことから、ダイオードは
一般的に非線形のインピーダンス素子と言われ、
特に、電流の立ち上がり特性が急峻で、その直線
性が悪い。従つて、従来の利得制御増幅回路は、
利得制御のかかり始めに当たる利得制御用ダイオ
ードの電流の立ち上がり付近で、非線形特性に起
因する歪が多いために、ダイオード電流を流し込
んだ状態の特性を活用しなければ歪が小さくでき
ず、高調波歪を配慮すると利得制御範囲が狭くな
るという問題点があつた。
れるダイオード９，１０の電流IDは、第２図に示
されるようにダイオード端子電圧VDに対して指
数関数で変化する。このことから、ダイオードは
一般的に非線形のインピーダンス素子と言われ、
特に、電流の立ち上がり特性が急峻で、その直線
性が悪い。従つて、従来の利得制御増幅回路は、
利得制御のかかり始めに当たる利得制御用ダイオ
ードの電流の立ち上がり付近で、非線形特性に起
因する歪が多いために、ダイオード電流を流し込
んだ状態の特性を活用しなければ歪が小さくでき
ず、高調波歪を配慮すると利得制御範囲が狭くな
るという問題点があつた。
本発明は、上述の問題点を排除すべくなされた
もので、低歪で広範囲に利得制御ができる利得制
御増幅器を提供するものである。
もので、低歪で広範囲に利得制御ができる利得制
御増幅器を提供するものである。
第３図は、本発明の一実施例であり、図中、第
１図の従来例と同一機能の回路要素には同一番号
に付している。本発明は、差動対のトランジスタ
１，２のエミツタ間に、逆直列接続された第１の
ダイオード９、第２のダイオード１０を接続し、
それと並列に第１、第２の抵抗１９，２０と逆直
列されたダイオード２１，２２との直列接続体を
左右対称になるように接続し、ダイオード９，１
０，２１，２２のアノードの共通接続点に利得制
御用の電流を与えるように、抵抗１６，１７，１
８によつて抵抗１９と２０の端子間に直流電圧が
発生するように構成されたものである。
１図の従来例と同一機能の回路要素には同一番号
に付している。本発明は、差動対のトランジスタ
１，２のエミツタ間に、逆直列接続された第１の
ダイオード９、第２のダイオード１０を接続し、
それと並列に第１、第２の抵抗１９，２０と逆直
列されたダイオード２１，２２との直列接続体を
左右対称になるように接続し、ダイオード９，１
０，２１，２２のアノードの共通接続点に利得制
御用の電流を与えるように、抵抗１６，１７，１
８によつて抵抗１９と２０の端子間に直流電圧が
発生するように構成されたものである。
このように構成された利得制御増幅器では、抵
抗１９，２０がダイオード２１，２２に対して直
流バイアス電圧を与えるように機能し、利得制御
電圧印加端子１４に印加する電圧が全てのダイオ
ードが導通しない十分低い状態では、差動対トラ
ンジスタのエミツタ間のインピーダンスが抵抗１
７〜２０の直列抵抗でほぼ決定され、それらの抵
抗と負荷抵抗５または６との比で差動増幅器の利
得が決定される。そして、端子１４の印加電圧を
次第に高くしていくと、ダイオード２１，２２の
カソード電位がダイオード９，１０に比べて低い
ので、ダイオード２１，２２の方が先に導通し始
める。すると、ダイオード２１，２２に流れる利
得制御電流の変化によつて、ダイオード２１，２
２のインピーダンスが変化し、差動増幅器の利得
が制御される。さらに、端子１４の電圧を次第に
高くしていくと、アノードの電位がさらに抵抗１
９，２０の電圧降下分だけ高くなつた時点で、ダ
イオード９，１０が導通し、ダイオード９，１０
のインピーダンスが変化し、ダイオード２１，２
２および９，１０による利得の制御が行なわれ
る。さらに、端子１４の電圧を高くすると、ダイ
オード９，１０のインピーダンスが抵抗１９，２
０とダイオード２１，２２の直列インピーダンス
に比べて小さくなるため、ダイオード９，１０の
インピーダンス変化による利得制御が支配的とな
る。
抗１９，２０がダイオード２１，２２に対して直
流バイアス電圧を与えるように機能し、利得制御
電圧印加端子１４に印加する電圧が全てのダイオ
ードが導通しない十分低い状態では、差動対トラ
ンジスタのエミツタ間のインピーダンスが抵抗１
７〜２０の直列抵抗でほぼ決定され、それらの抵
抗と負荷抵抗５または６との比で差動増幅器の利
得が決定される。そして、端子１４の印加電圧を
次第に高くしていくと、ダイオード２１，２２の
カソード電位がダイオード９，１０に比べて低い
ので、ダイオード２１，２２の方が先に導通し始
める。すると、ダイオード２１，２２に流れる利
得制御電流の変化によつて、ダイオード２１，２
２のインピーダンスが変化し、差動増幅器の利得
が制御される。さらに、端子１４の電圧を次第に
高くしていくと、アノードの電位がさらに抵抗１
９，２０の電圧降下分だけ高くなつた時点で、ダ
イオード９，１０が導通し、ダイオード９，１０
のインピーダンスが変化し、ダイオード２１，２
２および９，１０による利得の制御が行なわれ
る。さらに、端子１４の電圧を高くすると、ダイ
オード９，１０のインピーダンスが抵抗１９，２
０とダイオード２１，２２の直列インピーダンス
に比べて小さくなるため、ダイオード９，１０の
インピーダンス変化による利得制御が支配的とな
る。
さらに利得制御の動作について詳しく述べる
と、ダイオード２１，２２と抵抗１９，２０の直
列回路の電圧−電流特性は、線形の抵抗成分の影
響で緩やかに立ち上がり、ダイオードのみの特性
に比べて直線性が良くなる。そして、抵抗（電流
路）１６〜１８からの電流の供給で、抵抗１９，
２０の端子間に電圧降下が発生し、その電圧降下
がダイオード２１，２２に直流バイアスを与える
ことから、ダイオード２１，２２がダイオード
９，１０に比べて低い利得制御電圧で導通する。
ダイオード２１，２２が導通する制御電圧と、ダ
イオード９，１０が導通する制御電圧とのレベル
差は、抵抗１９，２０の電圧降下によつて細かく
設定でき、ダイオード２１，２２の特性インピー
ダンスからダイオード９，１０の特性インピーダ
ンスへの切換えが緩やかに行なわれ、ダイオード
９，１０の立ち上がり付近の直線性がダイオード
２１，２２の導通によつて改善され、利得制御開
始時における利得制御増幅器の歪が小さくでき
る。
と、ダイオード２１，２２と抵抗１９，２０の直
列回路の電圧−電流特性は、線形の抵抗成分の影
響で緩やかに立ち上がり、ダイオードのみの特性
に比べて直線性が良くなる。そして、抵抗（電流
路）１６〜１８からの電流の供給で、抵抗１９，
２０の端子間に電圧降下が発生し、その電圧降下
がダイオード２１，２２に直流バイアスを与える
ことから、ダイオード２１，２２がダイオード
９，１０に比べて低い利得制御電圧で導通する。
ダイオード２１，２２が導通する制御電圧と、ダ
イオード９，１０が導通する制御電圧とのレベル
差は、抵抗１９，２０の電圧降下によつて細かく
設定でき、ダイオード２１，２２の特性インピー
ダンスからダイオード９，１０の特性インピーダ
ンスへの切換えが緩やかに行なわれ、ダイオード
９，１０の立ち上がり付近の直線性がダイオード
２１，２２の導通によつて改善され、利得制御開
始時における利得制御増幅器の歪が小さくでき
る。
第４図は、本発明の他の実施例を示す利得制御
増幅器であり、同図において、第３図と同一機能
の回路要素には同一番号を付与している。第４図
の実施例は、第３図のダイオード２１，２２の直
列回路の端子間に、さらに抵抗２３，２４とダイ
オード２５，２６との直列接続体を左右対称に接
続した構成である。
増幅器であり、同図において、第３図と同一機能
の回路要素には同一番号を付与している。第４図
の実施例は、第３図のダイオード２１，２２の直
列回路の端子間に、さらに抵抗２３，２４とダイ
オード２５，２６との直列接続体を左右対称に接
続した構成である。
第４図の実施例では、抵抗２３，２４の電圧降
下がダイオード２５，２６にバイアス電圧を与え
るため、ダイオード２５，２６と抵抗２３，２４
の直列回路がダイオード２１，２２の電圧−電流
特性の立ち上がり付近の直線性を改善する。従つ
て、第４図の実施例は、ダイオードの電圧−電流
特性の立ち上がり特性を小刻みに立ち上げること
ができ、利得制御電圧に対して広範囲に直線性が
改善され、第３図に比べて低歪で広範囲の利得制
御ができる。
下がダイオード２５，２６にバイアス電圧を与え
るため、ダイオード２５，２６と抵抗２３，２４
の直列回路がダイオード２１，２２の電圧−電流
特性の立ち上がり付近の直線性を改善する。従つ
て、第４図の実施例は、ダイオードの電圧−電流
特性の立ち上がり特性を小刻みに立ち上げること
ができ、利得制御電圧に対して広範囲に直線性が
改善され、第３図に比べて低歪で広範囲の利得制
御ができる。
第５図は、本発明の実施例に用いたダイオード
の等価回路を示すものであり、バイポーラトラン
ジスト９′，１０′のコレクタおよびベースを各々
共通接続し、ベースをアノード、エミツタをカソ
ードとして等価的なダイオードを構成している。
の等価回路を示すものであり、バイポーラトラン
ジスト９′，１０′のコレクタおよびベースを各々
共通接続し、ベースをアノード、エミツタをカソ
ードとして等価的なダイオードを構成している。
第６図は、本発明の他の実施例を示す利得制御
増幅器であり、同図において第３図と同一機能の
回路要素には同一番号を付与している。第６図の
実施例は、第３図のダイオード９，１０のアノー
ドが抵抗１１′を介して利得制御用電圧印加端子
１４′に接続され、ダイオード９，１０とダイオ
ード２１，２２とが個々の利得制御電圧によつて
制御される構成となつている。
増幅器であり、同図において第３図と同一機能の
回路要素には同一番号を付与している。第６図の
実施例は、第３図のダイオード９，１０のアノー
ドが抵抗１１′を介して利得制御用電圧印加端子
１４′に接続され、ダイオード９，１０とダイオ
ード２１，２２とが個々の利得制御電圧によつて
制御される構成となつている。
この構成では、制御電圧が別々に印加されるの
で、ダイオード９，１０および２１，２２によつ
て利得が制御される動作点のレベル設定が個々に
行なわれ、第３図の実施例に比べて低歪が実現で
きる。
で、ダイオード９，１０および２１，２２によつ
て利得が制御される動作点のレベル設定が個々に
行なわれ、第３図の実施例に比べて低歪が実現で
きる。
以上の如く、本発明の利得制御増幅器は、差動
対トランジスタのエミツタ間に、逆直列接続され
た第１、第２のダイオードの直列回路と、第１、
第２の抵抗を介して逆直列接続された第３、第４
のダイオードの直列回路を並列に接続し、第１、
第２の抵抗の電圧降下で第３、第４のダイオード
に直流バイアスを与えることで、第１、第２のダ
イオードと第３、第４のダイオードの導通する利
得制御電圧のレベルを異ならせることができ、第
１、第２のダイオードの電圧−電流特性の立ち上
がり部分の直線性が改善され、利得制御開始時の
高調波歪を減少させるばかりでなく、利得制御範
囲も広くできる。
対トランジスタのエミツタ間に、逆直列接続され
た第１、第２のダイオードの直列回路と、第１、
第２の抵抗を介して逆直列接続された第３、第４
のダイオードの直列回路を並列に接続し、第１、
第２の抵抗の電圧降下で第３、第４のダイオード
に直流バイアスを与えることで、第１、第２のダ
イオードと第３、第４のダイオードの導通する利
得制御電圧のレベルを異ならせることができ、第
１、第２のダイオードの電圧−電流特性の立ち上
がり部分の直線性が改善され、利得制御開始時の
高調波歪を減少させるばかりでなく、利得制御範
囲も広くできる。
第１図は従来の利得制御増幅器の回路図、第２
図はダイオードの電圧−電流特性図、第３図は本
発明の実施例に係る利得制御増幅器の回路図、第
４図〜第６図は本発明の他の実施例を示す回路図
である。 １，２……差動増幅器を構成するトランジス
タ、３，４……入力端子、５，６……負荷抵抗、
７，８……出力端子、９，１０，２１，２２，２
５，２６……ダイオード、１１〜１３，１６〜２
０……抵抗、１４……利得制御用印加端子、１５
……電源電圧印加端子。
図はダイオードの電圧−電流特性図、第３図は本
発明の実施例に係る利得制御増幅器の回路図、第
４図〜第６図は本発明の他の実施例を示す回路図
である。 １，２……差動増幅器を構成するトランジス
タ、３，４……入力端子、５，６……負荷抵抗、
７，８……出力端子、９，１０，２１，２２，２
５，２６……ダイオード、１１〜１３，１６〜２
０……抵抗、１４……利得制御用印加端子、１５
……電源電圧印加端子。
Claims (1)
- 【特許請求の範囲】 １ 差動対の第１、第２のトランジスタと、前記
第１、第２のトランジスタのエミツタ間に逆直列
接続された第１、第２のダイオードと、前記第
１、第２のトランジスタのエミツタに一端が接続
された第１、第２の抵抗と、前記第１の抵抗の他
端と前記第２の抵抗の他端との間に逆直列接続さ
れた第３、第４のダイオードと、前記第１の抵抗
の他端に接続された第１の電流路と、前記第２の
抵抗の他端に接続された第２の電流路とを備え、
前記第１、第２のダイオードの接続点および前記
第３、第４のダイオードの接続点に利得制御電流
を与えることを特徴とする利得制御増幅器。 ２ 第１、第２の電流路が第１の抵抗の他端と第
２の抵抗の他端との間に第３、第４の抵抗を直列
接続し、その接続点に第３の電流路を設けること
によつて構成されたことを特徴とする特許請求の
範囲第１項記載の利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3772382A JPS58154911A (ja) | 1982-03-09 | 1982-03-09 | 利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3772382A JPS58154911A (ja) | 1982-03-09 | 1982-03-09 | 利得制御増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58154911A JPS58154911A (ja) | 1983-09-14 |
| JPH0418482B2 true JPH0418482B2 (ja) | 1992-03-27 |
Family
ID=12505417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3772382A Granted JPS58154911A (ja) | 1982-03-09 | 1982-03-09 | 利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58154911A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3223229C2 (de) * | 1982-06-22 | 1986-11-13 | Texas Instruments Deutschland Gmbh, 8050 Freising | Hochfrequenzverstärker |
| JPH10501672A (ja) * | 1995-04-04 | 1998-02-10 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 増幅段 |
| EP1681764B1 (en) * | 2000-02-15 | 2011-09-14 | Broadcom Corporation | Variable transconductance variable gain amplifier utilizing a degenerated differential pair |
-
1982
- 1982-03-09 JP JP3772382A patent/JPS58154911A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58154911A (ja) | 1983-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3497824A (en) | Differential amplifier | |
| US4059808A (en) | Differential amplifier | |
| US4617523A (en) | Differential pair with compensation for effects of parasitic capacitance | |
| KR950000162B1 (ko) | 증폭기 장치 및 푸시풀 증폭기 | |
| EP0025977B1 (en) | Gain controlled amplifier | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| JPH0145767B2 (ja) | ||
| US4122402A (en) | Buffer amplifier circuit suitable for manufacture in monolithic integrated circuit form | |
| US4139824A (en) | Gain control circuit | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US4241314A (en) | Transistor amplifier circuits | |
| JP3162732B2 (ja) | 増幅回路 | |
| US4672326A (en) | Limited output operational amplifier | |
| JPH0418482B2 (ja) | ||
| JPH05218799A (ja) | インピーダンス乗算器 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPS592433A (ja) | サンプル回路 | |
| JPH0232608A (ja) | 増幅回路 | |
| US5262688A (en) | Operational amplifier circuit | |
| US5184089A (en) | Differential amplifier having output current limiting | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPH0339933Y2 (ja) | ||
| JPH0578965B2 (ja) |