JPH0578965B2

JPH0578965B2 -

Info

Publication number: JPH0578965B2
Application number: JP60177204A
Authority: JP
Inventors: Toshikazu Fujii
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1985-08-12
Filing date: 1985-08-12
Publication date: 1993-10-29
Also published as: JPS6238012A

Description

【発明の詳細な説明】［発明の技術分野］本発明は、可変利得回路に関し、特に低歪率の
可変利得回路に関する。

［発明の技術的背景］従来の代表的な可変利得回路の回路図を第４図
に示す。この回路は、シグネテイクス社のIC
『NE 570』に採用された可変利得回路であり、
入力端子１０に供給される信号電流を増幅又は減
衰させて出力端子１２から出力させるものであ
る。

即ち、入力端子１０が、ダイオード接続された
トランジスタ１４のベースに接続されている。該
トランジスタ１４のコレクタは、非反転入力端子
が接地された演算増幅器１６の反転入力端子に接
続されると共に、定電流源１８に接続されてい
る。上記演算増幅器１６の出力端子は、トランジ
スタ２０とトランジスタ２２の共通ベースに接続
されている。そして、上記トランジスタ１４とト
ランジスタ２０の共通エミツタが、上記定電流源
１８の２倍の大きさの定電流源２４に接続されて
いる。また、ベースが接地されたトランジスタ２
６と上記トランジスタ２２の共通エミツタが、定
電流源２８に接続されている。上記トランジスタ
２２とトランジスタ２６のコレクタは、上記トラ
ンジスタ２６のコレクタ電流を上記トランジスタ
２２のコレクタ電流に加算するカレント・ミラー
回路３０に接続されている。そして、上記トラン
ジスタ２２のコレクタが、上記出力端子１２に接
続されている。

即ち、この回路は、演算増幅器１６の反転入力
端子に信号を入力し、トランジスタ２２のコレク
タから出力信号を得ることができる可変利得回路
であり、その利得調整は上記定電流源１８，２４
及び２８の電流値を変化させることによつて行わ
れる。

即ち、この回路の利得は、 I_OUT／I_IN＝I₂₈／I₁₈ である。但し、I₁₈は、 I₁₈＝I₂₄／２であり、この場合、I₁₈は上記定電流源１８の電
流値、I₂₄は上記定電流源２４の電流値、I₂₈は上
記定電流源２８の電流値である。

［背景技術の問題点］このようにして構成された可変利得回路は、各
素子が理想的ならば、原理的には歪は生じないと
いう利点と、利得変化をNPNトランジスタによ
つて行うために、IC化し易いという利点とを有
しているが、上記定電流源１８と２４の電流比を
正確に２：１にする必要を有しており、この比を
得ることが困難であつた。また、このために利得
制御は、その容易さを考慮すると、上記定電流源
１８と２４の電流値を固定して上記定電流源２８
の電流値を可変にして行うことになるが、この場
合には、全ての定電流源１８，２４及び２８を可
変にする場合よりも、その変化範囲、雑音特性等
に於いて不利になる。

さらに、上記定電流源１８と２４の不整合は、
オフセツト電流となるもので、これが歪の原因と
なり、動特性を劣化させる。

また、上記定電流源１８と２４は、同相モード
で入力されないために、上記のような可変利得回
路は、これらの定電流源１８及び２４の雑音も拾
うこととなる。

さらに、従来の回路には動作の安全性に問題が
ある。帰還経路にトランジスタ１４および２０が
挿入されるため、これらのトランジスタの寄生容
量や素子特性の影響を受けるため、これを考慮し
て周波数補償を行う必要がある。また、トランジ
スタ１４および２０は、入力信号電流や制御電流
により動作点が変化する。このため、各種の動作
点で安定であるように設計を行わなくてはなら
ず、設計が複雑であるという問題点を有する。

［発明の目的］本発明は、上記の点に鑑みて成されたもので、
IC化が容易で、利得制御の自由度の大きい低歪
率の可変利得回路を提供することを目的とする。

［発明の概要］すなわち、本発明による可変利得回路は、回路
の入力端子を仮想接地にするための演算増幅器の
出力に、エミツタ・ホロワ・トランジスタを接続
し、そのエミツタ・ホロワ・トランジスタのコレ
クタにカレント・ミラー回路を設けることによ
り、従来の回路で必要であつた３つの定電流源を
２つに減らすことによつて利得制御の自由度を増
すと共に、制御電流が全て同相モードで入力され
るようにして雑音特性を向上させたものである。

また、使用する増幅器はユニテイーゲインアン
プの構成にし、可変利得部の動作点に関わらず、
期間量が一定になるようにして動作の安定度を向
上させた。

［発明の実施例］以下図面を参照して本発明の一実施例を説明す
る。第１図はその構成を示すもので、入力端子１
１０が、非反転入力端子が接地された演算増幅器
１１２の反転入力端子に接続されると共に、上記
演算増幅器１１２の出力端子にそのベースが接続
されているトランジスタ（第１のトランジスタ）
１１４のエミツタに接続されている。上記演算増
幅器１１２の反転入力端子にはまた、ダイオード
接続されたトランジスタ（第１のダイオード）１
１６のコレクタ・ベースが接続されている。そし
て、ダイオード接続されたトランジスタ（第２の
ダイオード）１１８と上記トランジスタ１１６の
共通エミツタが、定電流源１２０に接続されてい
る。また、上記トランジスタ１１４のコレクタと
上記トランジスタ１１８のコレクタは、上記トラ
ンジスタ１１４のコレクタ電流を上記トランジス
タ１１８に供給するカレント・ミラー回路１２２
に接続されている。上記トランジスタ１１８のベ
ースは、トランジスタ（第２のトランジスタ）１
２４のベースに接続されており、該トランジスタ
１２４とベース接地のトランジスタ（第３のトラ
ンジスタ）１２６とから成る差動ペアの共通エミ
ツタが、定電流源１２８に接続されている。上記
トランジスタ１２４のコレクタと上記トランジス
タ１２６のコレクタは、上記トランジスタ１２６
のコレクタ電流を上記トランジスタ１２４のコレ
クタに供給するカレント・ミラー回路１３０に接
続されている。そして、上記トランジスタ１２４
のコレクタが、出力端子１３２に接続されてい
る。

この回路の利得は、上記定電流源１２０と上記
定電流源１２８とによつて制御できる。即ち、 I_OUT／I_IN＝I₁₂₈／I₁₂₀ である。但しこの場合、I₁₂₀は上記定電流源１２
０の電流値、I₁₂₈は上記定電流源１２８の電流値
である。

このようにして構成した可変利得回路は、各素
子が理想的な特性を有するならば、原理的に歪を
発生しない。また、現実的な素子特性を考慮した
場合でも、上記トランジスタ１１６と１１８、及
び１２４と１２６のペア性さえ取れば、極めて低
歪率の可変利得回路を実現できる。また、第１図
から明らかなように、利得制御のための非線形変
換は全て、NPNトランジスタによつて構成でき
るので、IC化に適している。さらに、利得制御
のための電流は、同相モードで印加することにな
るので、回路がバランスしている場合には、これ
らの雑音の影響を受けないという利点を有してい
る。そして利得は、上記定電流源１２０と１２８
の大きさの比で制御できるので、利得制御の自由
度が増し、よつて広範囲の応用が可能となる。

またオペアンプ１１２はエミツタホロワ１１４
を介して入力に帰還している。このため、オペア
ンプの帰還量は回路の動作点に関わらず、一定で
あり、回路設計を容易にしている。オペアンプ１
１２単独できちんと設計すれば、回路は発振等の
恐れもなく安定に動作する。また、能動負荷電流
源１２２を接続しても、オペアンプ１１２の帰還
量に変化はないので、この回路は安定に動作す
る。従来回路のトランジスタ１４と２０に相当す
るトランジスタである１１６と１１８は、オペア
ンプ回路の帰還経路に入つていないため、動作安
定性には影響しない。トランジスタ１１４は一般
的にはオペアンプ１１２の出力段トランジスタで
あり、オペアンプというものは、その電流変化は
一般には動作にあまり影響が受けないようになつ
ているので、トランジスタ１１４は周波数特性の
面ではまつたく問題はない。

第２図は、他の実施例を示すもので、第１図の
回路と同一機能を有する素子は、同一番号を付し
て、その説明を省略する。即ち、上記演算増幅器
１１２の反転入力端子と上記トランジスタ１２６
のベースとが接続されている。また、上記演算増
幅器１１２の非反転入力端子は、定電流源１３
４、ベース接地のPNPトランジスタ１３６、ダ
イオード接続のトランジスタ１３８及び１４０の
直列接続の上記トランジスタ１３６のコレクタに
接続されている。また、上記トランジスタ１２６
のコレクタと上記カレント・ミラー回路１３０と
の間に、ベースが上記トランジスタ１３６のエミ
ツタに接続されたトランジスタ１４２が、挿入接
続されている。そして、入力に電圧電流変換用の
抵抗１４４が、出力に電流電圧変換用の抵抗１４
６が追加され、且つ上記制御電流源１２０と１２
８の代わりに、トランジスタ１４８と１５０が追
加されて電圧制御の回路にされている。

即ち、この回路の利得は、 V_OUT／V_IN＝R₁₄₆／0R₁₄₄・I_C150／I_C148 である。この場合、R₁₄₄は上記抵抗１４４の大き
さ、R₁₄₆は上記抵抗１４６の大きさ、I_C148は上記
トランジスタ１４８のコレクタ電流値、I_C150は上
記トランジスタ１５０のコレクタ電流値である。

出力振幅を最大に取るためには、上記トランジ
スタ１２４のベース電位をできるだけ下げたほう
が良く、つまり上記演算増幅器１１２の非反転入
力端子の電位をできるだけ下げたほうが良い。よ
つて、上記演算増幅器１１２の非反転入力端子の
電圧を、ダイオード２個、即ちダイオード接続さ
れたトランジスタ１３８及び１４０で与えれば、
上記トランジスタ１５０のV_CBを常にほぼ0Vにで
き、温度補償を含めて、安定にバイアスできる。

また、上記トランジスタ１２４，１２６の出力
抵抗が有限であるために、この直流的コレクタ・
エミツタ電圧に差があると、大きい歪を生ずる。
上記トランジスタ１４２は、この差を小さくし
て、歪の発生を防ぐ役割を果たす。

第３図は、さらに別の実施例を示すもので、第
１図に示した実施例のトランジスタ１２６のベー
スが、可変電圧源１５２に接続されているもので
ある。

すなわち、実際の素子では、完全に整合が取れ
るということは無く、その不整合によつて、回路
は歪とオフセツトを有するものであるが、上記ト
ランジスタ１２６のベース電位を上記可変電圧源
１５２によつて調整することにより、素子の非理
想性によつて生ずる歪やオフセツトをキヤンセル
することが可能となる。

［発明の効果］以上詳述したように、本発明によれば、利得制
御の自由度が大きい、原理的に歪の発生しない低
歪率、高Ｓ／Ｎであつて、かつ安定性に優れて設
計が容易であり、IC化に好適する低価格の可変
利得回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る可変利得回路
の回路構成図、第２図及び第３図はそれぞれ他の
実施例の回路構成図、第４図は従来の可変利得回
路の回路構成図である。１１０……入力端子、１１２……演算増幅器、
１１４，１２４，１２６，１４２，１４８，１５
０……NPNトランジスタ、１１６，１１８，１
３８，１４０……ダイオード、１２０，１２８，
１３４……定電流源、１２２，１３０……カレン
トミラー回路、１３２……出力端子、１３６……
PNPトランジスタ、１４４，１４６……抵抗、
１５２……可変電圧源。

Claims

【特許請求の範囲】１入力端子に供給された信号電流を制御電流に
従つて増幅又は減衰させる可変利得回路に於い
て、前記入力端子に反転入力端子が接続された演
算増幅器と、前記入力端子にエミツタが接続され
且つ前記演算増幅器の出力端子にベースが接続さ
れた第１のトランジスタと、前記入力端子に陽極
が接続された第１のダイオードと、前記第１のダ
イオードの陰極にその陰極が接続された第２のダ
イオードと、前記第１及び第２のダイオードの共
通陰極に接続された第１の制御電流源と、前記第
１のトランジスタのコレクタ電流を前記第２のダ
イオードに供給するカレント・ミラー回路と、前
記第２のダイオードの陽極にベースが接続された
第２のトランジスタと、前記第２のトランジスタ
のエミツタにそのエミツタが接続され且つベース
をバイアスされた第３のトランジスタと、前記第
２及び第３のトランジスタの共通エミツタに接続
された第２の制御電流源とを具備し、前記第２又
は第３のトランジスタのコレクタの何れか一方か
ら出力を取出して成る可変利得回路。２前記第２のトランジスタと前記第３のトラン
ジスタのコレクタ・エミツタ電圧を同じにしたこ
とを特徴とする特許請求の範囲第１項に記載の可
変利得回路。３前記第３のトランジスタのベースに歪調整手
段が接続されていることを特徴とする特許請求の
範囲第１項に記載の可変利得回路。４前記演算増幅器の非反転入力端子の電圧がダ
イオードによつて与えられることを特徴とする特
許請求の範囲第１項に記載の可変利得回路。