JP2003529258A - 追跡および保持増幅器 - Google Patents
追跡および保持増幅器Info
- Publication number
- JP2003529258A JP2003529258A JP2001571420A JP2001571420A JP2003529258A JP 2003529258 A JP2003529258 A JP 2003529258A JP 2001571420 A JP2001571420 A JP 2001571420A JP 2001571420 A JP2001571420 A JP 2001571420A JP 2003529258 A JP2003529258 A JP 2003529258A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- holding
- tracking
- emitter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000001965 increasing effect Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000001627 detrimental effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 101100321670 Fagopyrum esculentum FA18 gene Proteins 0.000 description 1
- 101000892360 Homo sapiens Protein AF-17 Proteins 0.000 description 1
- 102100040638 Protein AF-17 Human genes 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/70—Charge amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
ａｄｃコンバータに用いられる追跡および保持増幅器は連続した入力緩衝器とｐｎ接合スイッチと保持キャパシタとを有する。保持キャパシタと入力緩衝器との間にはフィードバックが実施され、保持モード期間中にフィードバックを作動不能化するための手段が提供される。
Description
【０００１】
本発明は入力信号を受け取り、かつ受け取った入力信号を保持キャパシタに接
続されている第２端子を備えたｐｎ接合スイッチの第１端子に転送する入力緩衝
器、及び、追跡モード期間中は緩衝された入力信号をスイッチングｐｎ接合を介
して保持キャパシタへ転送し、保持モード期間中はこの転送を阻止するためにス
イッチング信号をｐｎ接合スイッチの前記第１端子へ供給する手段を有する追跡
および保持増幅器に関する。この種の追跡および保持増幅器については、「Ｓｏ
ｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ」のＩＥＥＥ Ｊｏｕｒｎａｌ、Ｖｏｌ
３２、Ｎｏ１２、１９９７年１２月、１８７６−１８８６頁に記載のＰ．Ｖｏｒ
ｅｎｋａｍｐ及びＲ．Ｒｏｏｖｅｒｓによる論文「Ａ１２−ｂ、６０−Ｍｓａｍ
ｐｌｅ／ｓ Ｃａｓｃａｄｅｄ Ｆｏｌｄｉｎｇ ａｎｄ Ｉｎｔｅｒｐｏｌａ
ｔｉｎｇ ＡＤＣ」（１２―ｂ、６０―Ｍ標本／ｓカスケード式折返しおよび補
間ＡＤＣ）から知られている。
続されている第２端子を備えたｐｎ接合スイッチの第１端子に転送する入力緩衝
器、及び、追跡モード期間中は緩衝された入力信号をスイッチングｐｎ接合を介
して保持キャパシタへ転送し、保持モード期間中はこの転送を阻止するためにス
イッチング信号をｐｎ接合スイッチの前記第１端子へ供給する手段を有する追跡
および保持増幅器に関する。この種の追跡および保持増幅器については、「Ｓｏ
ｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ」のＩＥＥＥ Ｊｏｕｒｎａｌ、Ｖｏｌ
３２、Ｎｏ１２、１９９７年１２月、１８７６−１８８６頁に記載のＰ．Ｖｏｒ
ｅｎｋａｍｐ及びＲ．Ｒｏｏｖｅｒｓによる論文「Ａ１２−ｂ、６０−Ｍｓａｍ
ｐｌｅ／ｓ Ｃａｓｃａｄｅｄ Ｆｏｌｄｉｎｇ ａｎｄ Ｉｎｔｅｒｐｏｌａ
ｔｉｎｇ ＡＤＣ」（１２―ｂ、６０―Ｍ標本／ｓカスケード式折返しおよび補
間ＡＤＣ）から知られている。
【０００２】
追跡および保持増幅器は量子化オペレーションからサンプリングオペレーショ
ンを分離するためにアナログからデジタルコンバータの入力においてしばしば用
いられる。今日のマルチステップ（多重段階）ＡＤアーキテクチャは同時には作
動しない幾つかのコンパレータを有する。ただし、全てのコンパレータに同一ア
ナログ値が見えることが必要である。追跡および保持増幅器の機能は全てのコン
パレータにとって同一アナログ入力値が見えることを保証するために追跡および
保持増幅器のサンプリング瞬間における入力信号の電圧レベルを決定し、或る特
定の期間（時限）に亙ってこの値を維持することにある。更に、各コンパレータ
は、幾らかの遅延の後においてのみその正しいレベルに到達するように入力信号
レベルを比較させる入力容量を有する。従って、追跡および保持増幅器が無けれ
ば、特に信号周波数が比較的高い場合に、コンパレータは正しくない信号レベル
を比較するはずである。追跡および保持増幅器は、後続する量子化にとって正し
い信号レベルに到達するに充分な時間がコンパレータ入力に与えられるように正
しい値において入力信号をサンプリングし、保持モード期間に亙ってこの値を維
持する。
ンを分離するためにアナログからデジタルコンバータの入力においてしばしば用
いられる。今日のマルチステップ（多重段階）ＡＤアーキテクチャは同時には作
動しない幾つかのコンパレータを有する。ただし、全てのコンパレータに同一ア
ナログ値が見えることが必要である。追跡および保持増幅器の機能は全てのコン
パレータにとって同一アナログ入力値が見えることを保証するために追跡および
保持増幅器のサンプリング瞬間における入力信号の電圧レベルを決定し、或る特
定の期間（時限）に亙ってこの値を維持することにある。更に、各コンパレータ
は、幾らかの遅延の後においてのみその正しいレベルに到達するように入力信号
レベルを比較させる入力容量を有する。従って、追跡および保持増幅器が無けれ
ば、特に信号周波数が比較的高い場合に、コンパレータは正しくない信号レベル
を比較するはずである。追跡および保持増幅器は、後続する量子化にとって正し
い信号レベルに到達するに充分な時間がコンパレータ入力に与えられるように正
しい値において入力信号をサンプリングし、保持モード期間に亙ってこの値を維
持する。
【０００３】
前述の従来技術による追跡および保持増幅器の欠点は、追跡モード期間中、比
較的大きい電流が特に比較的高い信号周波数において保持キャパシタに流入する
ことである。これらの比較的大きい電流はｐｎ接合スイッチを介して保持キャパ
シタンスに流入する。これは、大きい非線形信号歪み、ひいては正しくない信号
サンプリングに帰着する。ｐｎ接合に起因する信号歪みはモデムの使用にとって
大き過ぎる数十ミリボルトの値に容易に到達することがあり得る。この場合、全
信号振幅は１Ｖを超過しない。
較的大きい電流が特に比較的高い信号周波数において保持キャパシタに流入する
ことである。これらの比較的大きい電流はｐｎ接合スイッチを介して保持キャパ
シタンスに流入する。これは、大きい非線形信号歪み、ひいては正しくない信号
サンプリングに帰着する。ｐｎ接合に起因する信号歪みはモデムの使用にとって
大き過ぎる数十ミリボルトの値に容易に到達することがあり得る。この場合、全
信号振幅は１Ｖを超過しない。
【０００４】
本発明は、その目的として、従来技術による追跡および保持増幅器のこの欠点
を克服しなければならず、従って、本発明の追跡および保持増幅器はｐｎ接合ス
イッチの第２端子から入力緩衝器へのフィードバック接続、及び、追跡モード期
間中にフィードバックを作動可能化し、またホールドモード期間中にフィードバ
ックを作動不可能化するための手段を特徴とする。ｐｎ接合スイッチの第２端子
から入力緩衝器へのフィードバックはこの第２端子における信号歪みを減少させ
、また、ここでは歪みが有害でないｐｎ接合スイッチの第１端子へこの歪みを移
動させる。ただし、入力信号はこのフィードバック経路を介して保持キャパシタ
ンスに到達可能であるので、このフィードバックは増幅器の保持用フィードスル
ーに有害な影響を及ぼす。従って、保持モード期間中は、このフィードバックは
無能化される。フィードバックは、たとえば、入力緩衝器を介して電流をカット
オフ（遮断）することにより、保持期間中無能化され得る。ただし、これは、と
りわけ、増幅器の入力インピーダンスが追跡および保持スイッチング信号と共に
変動するという欠点を持つ。従って、本発明に従った好ましい配置構成は、追跡
モード期間中にはフィードバックを作動可能化し、また保持モード期間中にはフ
ィードバックを無能化するための前記手段が前記フィードバック接続部内に第２
ｐｎ接合スイッチ及び第２ｐｎ接合スイッチへスイッチング信号を供給するため
の第２手段を有することを特徴とする。
を克服しなければならず、従って、本発明の追跡および保持増幅器はｐｎ接合ス
イッチの第２端子から入力緩衝器へのフィードバック接続、及び、追跡モード期
間中にフィードバックを作動可能化し、またホールドモード期間中にフィードバ
ックを作動不可能化するための手段を特徴とする。ｐｎ接合スイッチの第２端子
から入力緩衝器へのフィードバックはこの第２端子における信号歪みを減少させ
、また、ここでは歪みが有害でないｐｎ接合スイッチの第１端子へこの歪みを移
動させる。ただし、入力信号はこのフィードバック経路を介して保持キャパシタ
ンスに到達可能であるので、このフィードバックは増幅器の保持用フィードスル
ーに有害な影響を及ぼす。従って、保持モード期間中は、このフィードバックは
無能化される。フィードバックは、たとえば、入力緩衝器を介して電流をカット
オフ（遮断）することにより、保持期間中無能化され得る。ただし、これは、と
りわけ、増幅器の入力インピーダンスが追跡および保持スイッチング信号と共に
変動するという欠点を持つ。従って、本発明に従った好ましい配置構成は、追跡
モード期間中にはフィードバックを作動可能化し、また保持モード期間中にはフ
ィードバックを無能化するための前記手段が前記フィードバック接続部内に第２
ｐｎ接合スイッチ及び第２ｐｎ接合スイッチへスイッチング信号を供給するため
の第２手段を有することを特徴とする。
【０００５】
スイッチング信号をｐｎ接合スイッチへ供給するための前記第２手段は、入力
緩衝器と第２ｐｎ接合スイッチとの間のフィードバック接続の一部に大きい電圧
ジャンプ（跳躍）を生じさせることがあり得る。この電圧ジャンプは、第２ｐｎ
接合スイッチの接合キャパシタンスを介して保持キャパシの電圧の妨害を生じさ
せることがあり得る。本発明の更なる目的はこの妨害を限定することにあり、従
って、本発明の追跡および保持増幅器は更に、入力緩衝器と第２ｐｎ接合スイッ
チの間のフィードバック接続の部分に接続されたクランピング手段によって特徴
付けられる。
緩衝器と第２ｐｎ接合スイッチとの間のフィードバック接続の一部に大きい電圧
ジャンプ（跳躍）を生じさせることがあり得る。この電圧ジャンプは、第２ｐｎ
接合スイッチの接合キャパシタンスを介して保持キャパシの電圧の妨害を生じさ
せることがあり得る。本発明の更なる目的はこの妨害を限定することにあり、従
って、本発明の追跡および保持増幅器は更に、入力緩衝器と第２ｐｎ接合スイッ
チの間のフィードバック接続の部分に接続されたクランピング手段によって特徴
付けられる。
【０００６】
本発明の他の目的は、第１ｐｎ接合スイッチの第２端子とフィードバック経路
の安定性を増大するための保持キャパシタとの間の抵抗性手段によって特徴付け
られる追跡および保持増幅器を提供することにある。
の安定性を増大するための保持キャパシタとの間の抵抗性手段によって特徴付け
られる追跡および保持増幅器を提供することにある。
【０００７】
図１に示す従来の技術による追跡および保持増幅器は第１エミッタ結合トラン
ジスタ対Ｔ１−Ｔ２および共通エミッタ電流電源Ｓ１を備えた入力緩衝器ＩＢを
有する。トランジスタＴ２は相互接続されたそのコレクタ電極とベース電極およ
びコレクタ負荷電流電源２を有する。この有名な配置構成は、特に電源Ｓ１の電
流が電源Ｓ２の電流の２倍である時に、トランジスタＴ１のベース電極に印加さ
れた入力信号電圧ＶｉをトランジスタＴ２のベース電極における実質的に同じ電
圧へ伝達する。入力緩衝器の出力は、点Ｐの接続部を介して、スイッチングエミ
ッタホロワトランジスタＴ３のベース電極に結合される。このトランジスタＴ３ のエミッタ電極は保持キャパシタＣＨおよび出力緩衝器ＯＢの入力へ接続される
。この出力緩衝器は共通エミッタ電流電源Ｓ３を備えた第２エミッタ結合トラン
ジスタ対Ｔ４−Ｔ５を有する。トランジスタＴ５は相互接続されたそのコレクタ
電極とベース電極およびコレクタ負荷電流電源Ｓ４を有する。更に、相互接続さ
れたコレクタとベース電極を備えたＤＣシフトトランジスタＴ６はトランジスタ
Ｔ５のコレクタ電極と電流電源Ｓ４の間に挿入される。電流電源Ｓ４とＤＣシフ
トトランジスタＴ６の間の相互接続は追跡および保持増幅器の出力Ｏを構成する
。
ジスタ対Ｔ１−Ｔ２および共通エミッタ電流電源Ｓ１を備えた入力緩衝器ＩＢを
有する。トランジスタＴ２は相互接続されたそのコレクタ電極とベース電極およ
びコレクタ負荷電流電源２を有する。この有名な配置構成は、特に電源Ｓ１の電
流が電源Ｓ２の電流の２倍である時に、トランジスタＴ１のベース電極に印加さ
れた入力信号電圧ＶｉをトランジスタＴ２のベース電極における実質的に同じ電
圧へ伝達する。入力緩衝器の出力は、点Ｐの接続部を介して、スイッチングエミ
ッタホロワトランジスタＴ３のベース電極に結合される。このトランジスタＴ３ のエミッタ電極は保持キャパシタＣＨおよび出力緩衝器ＯＢの入力へ接続される
。この出力緩衝器は共通エミッタ電流電源Ｓ３を備えた第２エミッタ結合トラン
ジスタ対Ｔ４−Ｔ５を有する。トランジスタＴ５は相互接続されたそのコレクタ
電極とベース電極およびコレクタ負荷電流電源Ｓ４を有する。更に、相互接続さ
れたコレクタとベース電極を備えたＤＣシフトトランジスタＴ６はトランジスタ
Ｔ５のコレクタ電極と電流電源Ｓ４の間に挿入される。電流電源Ｓ４とＤＣシフ
トトランジスタＴ６の間の相互接続は追跡および保持増幅器の出力Ｏを構成する
。
【０００８】
更に、本配置構成は共通エミッタ電流電源Ｓ５を備えた第３エミッタ結合トラ
ンジスタ対Ｔ７−Ｔ８を有する。トランジスタＴ７のコレクタ電極は、エミッタ
ホロワトランジスタＴ３のベース電極へ接続され、また、トランジスタＴ８のコ
レクタ電極はトランジスタＴ３のエミッタ電極へ接続される。トランジスタＴ７ およびＴ８のベース電極は、追跡モード期間中にトランジスタＴ８のベース電極
をハイにし、かつトランジスタＴ７のベース電極をローにし、これとは逆に、保
持モード期間中にトランジスタＴ８のベース電極をローにし、かつランジスタＴ７ のそれをハイにする追跡および保持スイッチングパルスＴ／Ｈを受け取る。
ンジスタ対Ｔ７−Ｔ８を有する。トランジスタＴ７のコレクタ電極は、エミッタ
ホロワトランジスタＴ３のベース電極へ接続され、また、トランジスタＴ８のコ
レクタ電極はトランジスタＴ３のエミッタ電極へ接続される。トランジスタＴ７ およびＴ８のベース電極は、追跡モード期間中にトランジスタＴ８のベース電極
をハイにし、かつトランジスタＴ７のベース電極をローにし、これとは逆に、保
持モード期間中にトランジスタＴ８のベース電極をローにし、かつランジスタＴ７ のそれをハイにする追跡および保持スイッチングパルスＴ／Ｈを受け取る。
【０００９】
作動に際して、追跡モード期間中に電流電源Ｓ５の電流はトランジスタＴ８を
介してエミッタホロワトランジスタＴ３のエミッタ電極へ流入する。従って、入
力緩衝器を介してトランジスタＴ３のベース電極に印加される信号電圧Ｖｉは低
インピーダンスに現れ、また、１Ｖｂｅ接合電圧は保持キャパシタＣＨおよび出
力緩衝器ＯＢの入力において低下方向にシフトする。入力緩衝器の場合と同様に
、特に電源Ｓ３の電流が電源Ｓ４の電流の２倍である時には、トランジスタＴ５ のベース（及びコレクタ）電圧がトランジスタＴ４のベース電圧に等しくなるよ
うに、トランジスタＴ４およびＴ５を流れる電流は等しい。緩衝された信号は、
エミッタホロワトランジスタＴ３によって生じる下方への電圧シフトに関して補
償し、トランジスタＴ６により１Ｖｂｅ接合電圧だけ上方にシフトされ、その後
で増幅器の出力Ｏへ印加される。従って、追跡モード期間中に追跡および保持増
幅器の出力信号は入力信号に実質的に等しい。
介してエミッタホロワトランジスタＴ３のエミッタ電極へ流入する。従って、入
力緩衝器を介してトランジスタＴ３のベース電極に印加される信号電圧Ｖｉは低
インピーダンスに現れ、また、１Ｖｂｅ接合電圧は保持キャパシタＣＨおよび出
力緩衝器ＯＢの入力において低下方向にシフトする。入力緩衝器の場合と同様に
、特に電源Ｓ３の電流が電源Ｓ４の電流の２倍である時には、トランジスタＴ５ のベース（及びコレクタ）電圧がトランジスタＴ４のベース電圧に等しくなるよ
うに、トランジスタＴ４およびＴ５を流れる電流は等しい。緩衝された信号は、
エミッタホロワトランジスタＴ３によって生じる下方への電圧シフトに関して補
償し、トランジスタＴ６により１Ｖｂｅ接合電圧だけ上方にシフトされ、その後
で増幅器の出力Ｏへ印加される。従って、追跡モード期間中に追跡および保持増
幅器の出力信号は入力信号に実質的に等しい。
【００１０】
保持モード期間中には電源Ｓ５の電流はトランジスタＴ７を経て流れ、点Ｐの
電圧を引き下げる。この時、トランジスタＴ３はスイッチオフ（遮断）され、ト
ランジスタＴ４のベース電圧、ひいては、端子Ｏにおける出力電圧は、追跡モー
ドの終端において達したレベルにおける保持キャパシタの電圧によって決定され
る。点Ｐにおける電圧降下はトランジスタＴ２のエミッタベース接合部をカット
オフ方向にバイアスすることに留意されたい。従って、入力緩衝器の機能は、追
跡モード期間中に入力におけるインピーダンスレベルを下げることは別として、
点Ｐの電圧が下方に向かって引かれることを可能にするように、保持期間中に入
力信号源から点Ｐを隔離することでもある。
電圧を引き下げる。この時、トランジスタＴ３はスイッチオフ（遮断）され、ト
ランジスタＴ４のベース電圧、ひいては、端子Ｏにおける出力電圧は、追跡モー
ドの終端において達したレベルにおける保持キャパシタの電圧によって決定され
る。点Ｐにおける電圧降下はトランジスタＴ２のエミッタベース接合部をカット
オフ方向にバイアスすることに留意されたい。従って、入力緩衝器の機能は、追
跡モード期間中に入力におけるインピーダンスレベルを下げることは別として、
点Ｐの電圧が下方に向かって引かれることを可能にするように、保持期間中に入
力信号源から点Ｐを隔離することでもある。
【００１１】
図１に示す配置構成はそのベース電極が出力端子Ｏへ接続され、かつそのエミ
ッタ電極が点Ｐへ接続されたクランピングトランジスタＴ９を追加的に有する。
追跡モード期間中にクランピングトランジスタＴ９がカットオフされ、かつ作動
不能であるように、点Ｐにおける電圧と出力端子Ｏにおける電圧は実質的に等し
い。ただし、保持モード期間中に点Ｐが１Ｖｂｅ接合電圧よりも大きく引き下げ
られた場合には、トランジスタＴ９は導通状態となり、それによって点Ｐにおけ
る降下電圧を１Ｖｂｅ接合電圧に限定する。点Ｐにおいて大き過ぎる電圧降下が
生じると、トランジスタＴ３の寄生ベースエミッタキャパシタンスを介して出力
電圧に大き過ぎる過渡パルスを生じるので、この対策が執られる。
ッタ電極が点Ｐへ接続されたクランピングトランジスタＴ９を追加的に有する。
追跡モード期間中にクランピングトランジスタＴ９がカットオフされ、かつ作動
不能であるように、点Ｐにおける電圧と出力端子Ｏにおける電圧は実質的に等し
い。ただし、保持モード期間中に点Ｐが１Ｖｂｅ接合電圧よりも大きく引き下げ
られた場合には、トランジスタＴ９は導通状態となり、それによって点Ｐにおけ
る降下電圧を１Ｖｂｅ接合電圧に限定する。点Ｐにおいて大き過ぎる電圧降下が
生じると、トランジスタＴ３の寄生ベースエミッタキャパシタンスを介して出力
電圧に大き過ぎる過渡パルスを生じるので、この対策が執られる。
【００１２】
図１に示す従来の技術による配置構成の欠点は、追跡モード期間中に、特に例
えば２０ＭＨｚの比較的高い信号周波数において、信号の変動によって保持キャ
パシタＣＨに流入する大きい電流を生じることである。これらの大きい電流はエ
ミッタホロワトランジスタＴ３を介して保持キャパシタへ流入し、それによって
、このトランジスタの非線形ベースエミッタ接合部の両端に大きくかつ非線形電
圧変動を発生させ、その結果、追跡および保持増幅器は実際には歪んだ信号レベ
ルを標本採取（サンプリング）および保持することになる。
えば２０ＭＨｚの比較的高い信号周波数において、信号の変動によって保持キャ
パシタＣＨに流入する大きい電流を生じることである。これらの大きい電流はエ
ミッタホロワトランジスタＴ３を介して保持キャパシタへ流入し、それによって
、このトランジスタの非線形ベースエミッタ接合部の両端に大きくかつ非線形電
圧変動を発生させ、その結果、追跡および保持増幅器は実際には歪んだ信号レベ
ルを標本採取（サンプリング）および保持することになる。
【００１３】
図１における対応する回路要素に同じ参照番号を使用する図２に示す配置構成
は前述の歪みを回避することを意図するものである。この配置構成においては、
フィードバックループがトランジスタＴ２のコレクタ電極からトランジスタＴ３ のベースエミッタ接合部およびトランジスタＴ10を介してトランジスタＴ２のベ
ース電極まで構成されるように、トランジスタＴ２のベース電極は、このトラン
ジスタのコレクタ電極へ結合される代りに、トランジスタＴ10を介してトランジ
スタＴ３のエミッタ電極に結合される。入力緩衝器はＴ２のベース電圧を実質的
に入力電圧に等しくすることを意図するものであるが、このフィードバックルー
プはトランジスタＴ３のエミッタ電圧をトランジスタＴ２のベース電圧に実質的
に等しくし、結果的に、トランジスタＴ３のエミッタ電圧が実質的に歪みの無い
入力電圧を表すことを意図するものである。実際、この場合、トランジスタＴ３ のエミッタベース接合に起因する歪みは、エミッタ電極の代わりに、このトラン
ジスタのベース電極において現れる。
は前述の歪みを回避することを意図するものである。この配置構成においては、
フィードバックループがトランジスタＴ２のコレクタ電極からトランジスタＴ３ のベースエミッタ接合部およびトランジスタＴ10を介してトランジスタＴ２のベ
ース電極まで構成されるように、トランジスタＴ２のベース電極は、このトラン
ジスタのコレクタ電極へ結合される代りに、トランジスタＴ10を介してトランジ
スタＴ３のエミッタ電極に結合される。入力緩衝器はＴ２のベース電圧を実質的
に入力電圧に等しくすることを意図するものであるが、このフィードバックルー
プはトランジスタＴ３のエミッタ電圧をトランジスタＴ２のベース電圧に実質的
に等しくし、結果的に、トランジスタＴ３のエミッタ電圧が実質的に歪みの無い
入力電圧を表すことを意図するものである。実際、この場合、トランジスタＴ３ のエミッタベース接合に起因する歪みは、エミッタ電極の代わりに、このトラン
ジスタのベース電極において現れる。
【００１４】
トランジスタＴ２のベース電極とトランジスタＴ３のエミッタ電極が相互に直
接接続された場合には、保持モード期間中に問題が生じる。このモード期間中に
はトランジスタＴ３がカットオフされ、その結果、その状態において、Ｔ２のベ
ース電極は保持キャパシタＣＨの保持電圧に追従する。保持モード期間中に入力
電圧Ｖｉが上昇すると、トランジスタＴ２のベースエミッタ接合部がブロックす
るが、入力電圧が低下すると、トランジスタＴ２のベースエミッタ接合は大きい
電流を導通し、それによって保持キャパシタを（放）充電させ、その結果として
保持電圧が歪むことになる。この望ましくない保持モードフィードスルーは、Ｔ３ のエミッタ電極とＴ２のベース電極の間のフィードバック経路にｐｎ接合スイ
ッチを挿入することによって阻止される。図２の配置構成において、このスイッ
チはトランジスタＴ10によって実現され、相互接続されたベース電極とコレクタ
電極を備え、従ってダイオードとして作動する。このスイッチを操作するために
、図２の配置構成は更にトランジスタＴ10のコレクタ／ベースに接続された電流
電源Ｓ６、及び、第４エミッタト結合されたランジスタ対Ｔ１１−Ｔ１２を有す
る。このトランジスタ対はエミッタ電流電源Ｓ７、トランジスタＴ１０のベース
電極へ接続されたトランジスタＴ１１のコレクタ、及び、トランジスタＴ１０の
エミッタ電極へ接続されたトランジスタＴ１２のコレクタ電極とを備える。トラ
ンジスタ対Ｔ７−Ｔ８の場合と同様に、トランジスタＴ１１およびＴ１２のベー
ス電極は追跡および保持スイッチングパルスＴ／Ｈを受け取る。追跡モード期間
中に電源Ｓ６の電流はトランジスタＴ１０およびＴ１２を流れ、その結果、トラ
ンジスタＴ１０のベースエミッタ接合部が導通する。他方、保持モード期間中に
電源Ｓ７の電流が電源Ｓ６の電流よりも大きいことを条件に、電源Ｓ６の電流は
トランジスタＴ１１を流れ、トランジスタＴ１０のベースエミッタ接合はカット
オフされ、前述の望ましくない保持モードフィードスルーは阻止される。
接接続された場合には、保持モード期間中に問題が生じる。このモード期間中に
はトランジスタＴ３がカットオフされ、その結果、その状態において、Ｔ２のベ
ース電極は保持キャパシタＣＨの保持電圧に追従する。保持モード期間中に入力
電圧Ｖｉが上昇すると、トランジスタＴ２のベースエミッタ接合部がブロックす
るが、入力電圧が低下すると、トランジスタＴ２のベースエミッタ接合は大きい
電流を導通し、それによって保持キャパシタを（放）充電させ、その結果として
保持電圧が歪むことになる。この望ましくない保持モードフィードスルーは、Ｔ３ のエミッタ電極とＴ２のベース電極の間のフィードバック経路にｐｎ接合スイ
ッチを挿入することによって阻止される。図２の配置構成において、このスイッ
チはトランジスタＴ10によって実現され、相互接続されたベース電極とコレクタ
電極を備え、従ってダイオードとして作動する。このスイッチを操作するために
、図２の配置構成は更にトランジスタＴ10のコレクタ／ベースに接続された電流
電源Ｓ６、及び、第４エミッタト結合されたランジスタ対Ｔ１１−Ｔ１２を有す
る。このトランジスタ対はエミッタ電流電源Ｓ７、トランジスタＴ１０のベース
電極へ接続されたトランジスタＴ１１のコレクタ、及び、トランジスタＴ１０の
エミッタ電極へ接続されたトランジスタＴ１２のコレクタ電極とを備える。トラ
ンジスタ対Ｔ７−Ｔ８の場合と同様に、トランジスタＴ１１およびＴ１２のベー
ス電極は追跡および保持スイッチングパルスＴ／Ｈを受け取る。追跡モード期間
中に電源Ｓ６の電流はトランジスタＴ１０およびＴ１２を流れ、その結果、トラ
ンジスタＴ１０のベースエミッタ接合部が導通する。他方、保持モード期間中に
電源Ｓ７の電流が電源Ｓ６の電流よりも大きいことを条件に、電源Ｓ６の電流は
トランジスタＴ１１を流れ、トランジスタＴ１０のベースエミッタ接合はカット
オフされ、前述の望ましくない保持モードフィードスルーは阻止される。
【００１５】
図１の配置構成におけるトランジスタＴ３のベースエミッタ接合部の導通に起
因する元の追跡モード歪みは、図２の配置構成におけるＴ１０のベースエミッタ
接合部の導通に起因する同様の歪みによって置き換えられないことが観察される
はずである。その理由は、導通状態にあるＴ１０のベースエミッタ接合部を流れ
る電流は実質的にＤＣ電流だけであり、この接合部を流れるＡＣ信号電流は無視
できる程度に過ぎない。
因する元の追跡モード歪みは、図２の配置構成におけるＴ１０のベースエミッタ
接合部の導通に起因する同様の歪みによって置き換えられないことが観察される
はずである。その理由は、導通状態にあるＴ１０のベースエミッタ接合部を流れ
る電流は実質的にＤＣ電流だけであり、この接合部を流れるＡＣ信号電流は無視
できる程度に過ぎない。
【００１６】
更に、保持モード期間中に導通状態にあるトランジスタＴ１１は点Ｑ、即ち、
トランジスタＴ２とＴ１０のベース電極の相互接続部の電圧を引き下げることが
観察される。この引き下げは、そのベース電極が出力端子Ｏへ接続され、かつそ
のエミッタ電極が点Ｑへ接続された更なるクランピングトランジスタＴ１３によ
って限定可能である。点Ｑにおけるこの電圧引き下げはトランジスタＴ１０だけ
でなくトランジスタＴ２もカットオフし、保持モードフィードスルーの更なる減
少をもたらす。点Ｑにおける電圧引き下げが、全ての値の入力電圧Ｖｉに関して
トランジスタＴ２をカットオフするに十分なだけ大きくない場合には、この引き
下げは、クランピングトランジスタＴ１３のエミッタリードに適切な値の抵抗器
（Ｒ１）を挿入することによって増大可能である。
トランジスタＴ２とＴ１０のベース電極の相互接続部の電圧を引き下げることが
観察される。この引き下げは、そのベース電極が出力端子Ｏへ接続され、かつそ
のエミッタ電極が点Ｑへ接続された更なるクランピングトランジスタＴ１３によ
って限定可能である。点Ｑにおけるこの電圧引き下げはトランジスタＴ１０だけ
でなくトランジスタＴ２もカットオフし、保持モードフィードスルーの更なる減
少をもたらす。点Ｑにおける電圧引き下げが、全ての値の入力電圧Ｖｉに関して
トランジスタＴ２をカットオフするに十分なだけ大きくない場合には、この引き
下げは、クランピングトランジスタＴ１３のエミッタリードに適切な値の抵抗器
（Ｒ１）を挿入することによって増大可能である。
【００１７】
スイッチ付きエミッタホロワトランジスタＴ３のエミッタ電極と保持キャパシ
タＣＨの間には更なる抵抗器Ｒ２が含まれる。この抵抗器の３つの機能を次に示
す。 トランジスタＴ３のエミッタは、大きい保持キャパシタＣＨと共にＬＣループ
を構成する誘導インピーダンスを表す。抵抗器Ｒ２はこのＬＣループの望ましく
ないリンギングを排除する。 抵抗器Ｒ２はＫＴ／Ｃノイズを濾過し、保持キャパシタＣＨに到達させない。 抵抗器Ｒ２は、フィードバックループＴ３、Ｔ１０、Ｔ２から保持キャパシタ
ＣＨを隔離する。これはこのフィードバックループの安定性を改良する。
タＣＨの間には更なる抵抗器Ｒ２が含まれる。この抵抗器の３つの機能を次に示
す。 トランジスタＴ３のエミッタは、大きい保持キャパシタＣＨと共にＬＣループ
を構成する誘導インピーダンスを表す。抵抗器Ｒ２はこのＬＣループの望ましく
ないリンギングを排除する。 抵抗器Ｒ２はＫＴ／Ｃノイズを濾過し、保持キャパシタＣＨに到達させない。 抵抗器Ｒ２は、フィードバックループＴ３、Ｔ１０、Ｔ２から保持キャパシタ
ＣＨを隔離する。これはこのフィードバックループの安定性を改良する。
【００１８】
図１および２において対応する要素には同じ参照番号を用いる代替配置構成を
図３に示す。図２の配置構成と同様に、この場合にも、トランジスタＴ３のエミ
ッタ電極からトランジスタＴ２のベース電極へのフィードバック接続を有するが
、この配置構成においてはスイッチングトランジスタＴ１０が機能しない。保持
モード期間においてフィードバックを作動不能にするために、入力緩衝器の電流
電源Ｓ１は共通エミッタ電源Ｓ８を備えたエミッタ結合トランジスタ対Ｔ１４−
Ｔ１５によって置き換えられる。トランジスタＴ１５のコレクタ電極はトランジ
スタ対Ｔ１−Ｔ２の共通エミッタ電極へ接続され、トランジスタＴ１４のコレク
タ電極は正電源へ接続される。正電源とＴ1およびＴ２の共通エミッタの間には
更なる電流電源Ｓ９が接続される。トランジスタ対Ｔ１４−Ｔ１５のベース電極
は追跡および保持スイッチングパルスＴ／Ｈを受け取り、このパルスは、追跡モ
ード期間においてＴ１３のベース電極をハイにし、保持モード期間においてＴ１ ４ のベース電極をハイにする。
図３に示す。図２の配置構成と同様に、この場合にも、トランジスタＴ３のエミ
ッタ電極からトランジスタＴ２のベース電極へのフィードバック接続を有するが
、この配置構成においてはスイッチングトランジスタＴ１０が機能しない。保持
モード期間においてフィードバックを作動不能にするために、入力緩衝器の電流
電源Ｓ１は共通エミッタ電源Ｓ８を備えたエミッタ結合トランジスタ対Ｔ１４−
Ｔ１５によって置き換えられる。トランジスタＴ１５のコレクタ電極はトランジ
スタ対Ｔ１−Ｔ２の共通エミッタ電極へ接続され、トランジスタＴ１４のコレク
タ電極は正電源へ接続される。正電源とＴ1およびＴ２の共通エミッタの間には
更なる電流電源Ｓ９が接続される。トランジスタ対Ｔ１４−Ｔ１５のベース電極
は追跡および保持スイッチングパルスＴ／Ｈを受け取り、このパルスは、追跡モ
ード期間においてＴ１３のベース電極をハイにし、保持モード期間においてＴ１ ４ のベース電極をハイにする。
【００１９】
作動に際して、追跡モード期間中には、トランジスタＴ１５が導通し、トラン
ジスタＴ１４がカットオフである状態において、Ｔ１およびＴ２の結合エミッタ
電極は電源Ｓ８の電流から電源Ｓ９の電流を差し引いた電流を通す。Ｓ８の電流
がＳ９の電流より大きい場合に、差電流は図１および２の配置構成における電源
Ｓ１の電流と同じ機能を持ち、トランジスタＴ１およびＴ２は通常どおり入力信
号を緩衝するように作動する。保持モード期間において、トランジスタＴ１５は
カットオフされ、トランジスタＴ１４は電源Ｓ８の電流を導通させる。この段階
において、電源Ｓ９の電流はＴ１およびＴ２の２つのエミッタ電極の電位を上げ
、それによって、これら２つのトランジスタをカットオフする。トランジスタＴ２ がカットオフされた状態において、トランジスタＴ３のエミッタ電極からトラ
ンジスタＴ２へのフィードバックは不能化され、この接続部を通る保持モードフ
ィードスルーが大幅に防止される。従って、図３の配置構成において、トランジ
スタＴ２は図２の配置構成におけるトランジスタＴ１０の機能を実施する。トラ
ンジスタＴ１の同時カットオフは保持モードフィードスルーの減少を援助する。
ジスタＴ１４がカットオフである状態において、Ｔ１およびＴ２の結合エミッタ
電極は電源Ｓ８の電流から電源Ｓ９の電流を差し引いた電流を通す。Ｓ８の電流
がＳ９の電流より大きい場合に、差電流は図１および２の配置構成における電源
Ｓ１の電流と同じ機能を持ち、トランジスタＴ１およびＴ２は通常どおり入力信
号を緩衝するように作動する。保持モード期間において、トランジスタＴ１５は
カットオフされ、トランジスタＴ１４は電源Ｓ８の電流を導通させる。この段階
において、電源Ｓ９の電流はＴ１およびＴ２の２つのエミッタ電極の電位を上げ
、それによって、これら２つのトランジスタをカットオフする。トランジスタＴ２ がカットオフされた状態において、トランジスタＴ３のエミッタ電極からトラ
ンジスタＴ２へのフィードバックは不能化され、この接続部を通る保持モードフ
ィードスルーが大幅に防止される。従って、図３の配置構成において、トランジ
スタＴ２は図２の配置構成におけるトランジスタＴ１０の機能を実施する。トラ
ンジスタＴ１の同時カットオフは保持モードフィードスルーの減少を援助する。
【００２０】
トランジスタ対Ｔ１−Ｔ２の共通エミッタ電極における電圧パルスの振幅を減
少させるために、そのベース電極とコレクタ電極が相互接続されたクランピング
トランジスタ（ダイオード）Ｔ１６が入力緩衝器Ｔ１−Ｔ２の共通エミッタと出
力緩衝器Ｔ４−Ｔ５の共通エミッタの間に接続される。追跡モード期間において
、両方の共通エミッタは実質的に同じ電位、即ち入力信号電圧Ｖｉから１Ｖｂｅ 接合電圧を差し引いた電位である。クランピングトランジスタＴ６は、保持モー
ド期間において導通し、Ｔ１およびＴ２のエミッタ電圧が入力信号電圧Ｖｉ以上
に上昇することを防止する。図３の配置構成においては、トランジスタＴ５とＴ６ の間に出力端子Ｏが接続され、この配置構成においてはトランジスタＴ１０が
存在しないので、出力緩衝器の入力における電圧は、図２の配置構成における場
合よりも高い１Ｖｂｅ接合電圧シフトである。
少させるために、そのベース電極とコレクタ電極が相互接続されたクランピング
トランジスタ（ダイオード）Ｔ１６が入力緩衝器Ｔ１−Ｔ２の共通エミッタと出
力緩衝器Ｔ４−Ｔ５の共通エミッタの間に接続される。追跡モード期間において
、両方の共通エミッタは実質的に同じ電位、即ち入力信号電圧Ｖｉから１Ｖｂｅ 接合電圧を差し引いた電位である。クランピングトランジスタＴ６は、保持モー
ド期間において導通し、Ｔ１およびＴ２のエミッタ電圧が入力信号電圧Ｖｉ以上
に上昇することを防止する。図３の配置構成においては、トランジスタＴ５とＴ６ の間に出力端子Ｏが接続され、この配置構成においてはトランジスタＴ１０が
存在しないので、出力緩衝器の入力における電圧は、図２の配置構成における場
合よりも高い１Ｖｂｅ接合電圧シフトである。
【００２１】
直流電源からの電力消費は後者（図３）の方が少ないので、実際には、図２の
配置構成が図３の配置構成よりも好ましい。更に、図３の配置構成の欠点は、ト
ランジスタＴ１は、追跡モード期間中には導通し、保持モード期間中にはカット
オフされるので、この配置構成の入力インピーダンスが追跡と保持のスイッチン
グと共に変化することである。
配置構成が図３の配置構成よりも好ましい。更に、図３の配置構成の欠点は、ト
ランジスタＴ１は、追跡モード期間中には導通し、保持モード期間中にはカット
オフされるので、この配置構成の入力インピーダンスが追跡と保持のスイッチン
グと共に変化することである。
本発明のこれら及び他の態様について、次に示す添付図面を参照しながら更に
説明することとする。
説明することとする。
【図１】
従来の技術において知られている追跡および保持増幅器の一実施形態を示す図
である。
である。
【図２】
本発明にかかる追跡および保持増幅器の第１実施形態を示す図である。
【図３】
本発明にかかる追跡および保持増幅器の第２実施形態を示す図である。
Ｔ１〜Ｔ１５ トランジスタ
ＩＢ 入力緩衝器
Ｓ１〜Ｓ９ 電源
Ｒ１〜Ｒ２ 抵抗器
Ｖｉ 入力電圧
ＣＨ 保持キャパシタ
Ｖ０ 出力電圧
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 アイズ、シー．ダイクマンズ
オランダ国5656、アーアー、アインドーフ
ェン、プロフ．ホルストラーン、６
(72)発明者 ラフ、エル．ジェイ．ルーバーズ
オランダ国5656、アーアー、アインドーフ
ェン、プロフ．ホルストラーン、６
Ｆターム(参考） 5J069 AA01 AA12 AA48 CA22 FA17
FA18 HA02 HA25 HA29 HA39
KA02 KA03 KA05 MA01 MA11
MA21 SA16
5J500 AA01 AA12 AA48 AC22 AF17
AF18 AH02 AH25 AH29 AH39
AK02 AK03 AK05 AM01 AM11
AM21 AS16
Claims (4)
- 【請求項１】 追跡および保持増幅器であって、入力信号を受け取り、かつ受け取った入力信
号を第２端子が保持キャパシタに接続されたｐｎ接合スイッチの第１端子へ転送
する入力緩衝器と、追跡モード期間においては緩衝された前記入力信号を前記ス
イッチングｐｎ接合部を介して前記保持キャパシタに伝達し、保持モード期間に
おいてはこの転送を阻止するようにｐｎ接合スイッチの前記第１端子へスイッチ
ング信号を供給するための手段とを有し、ここに、前記ｐｎ接合スイッチの前記
第２端子から前記入力緩衝器へのフィードバック接続と、追跡期間においては前
記フィードバックを作動可能化し、保持期間においては前記フィードバックを作
動不能化する手段とによって特徴付けられる増幅器。 - 【請求項２】 追跡期間においては前記フィードバックを作動可能化し、保持期間においては
前記フィードバックを作動不能化する前記手段において、前記フィードバック接
続内の第２ｐｎ接合スイッチと、前記第２ｐｎ接合スイッチへ前記スイッチング
信号を供給する前記第２手段とを有することを特徴とする請求項１に記載の追跡
および保持増幅器。 - 【請求項３】 前記入力緩衝器と前記第２ｐｎ接合スイッチとの間の前記フィードバック接続
の部分に接続されたクランピング手段によって特徴付けられる請求項２に記載の
追跡および保持増幅器。 - 【請求項４】 前記第１ｐｎ接合スイッチの前記第２端子と前記フィードバック経路の安定性
を増大させるための前記保持キャパシタとの間の抵抗性手段によって特徴付けら
れる請求項１に記載の追跡および保持増幅器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00201119 | 2000-03-28 | ||
| EP00201119.5 | 2000-03-28 | ||
| PCT/EP2001/002911 WO2001073789A1 (en) | 2000-03-28 | 2001-03-14 | A track and hold amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003529258A true JP2003529258A (ja) | 2003-09-30 |
| JP4923308B2 JP4923308B2 (ja) | 2012-04-25 |
Family
ID=8171266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001571420A Expired - Fee Related JP4923308B2 (ja) | 2000-03-28 | 2001-03-14 | 追跡および保持増幅器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6489814B2 (ja) |
| EP (1) | EP1198798B1 (ja) |
| JP (1) | JP4923308B2 (ja) |
| KR (1) | KR100747808B1 (ja) |
| CN (1) | CN1205618C (ja) |
| AT (1) | ATE450046T1 (ja) |
| DE (1) | DE60140593D1 (ja) |
| WO (1) | WO2001073789A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3916994B2 (ja) * | 2002-04-26 | 2007-05-23 | 富士通株式会社 | 差動回路、ピークホールド回路及びコンパレータ |
| DE60212958T2 (de) * | 2002-07-26 | 2006-12-28 | Alcatel | Schnelle Abtast- und Halte Spitzenwertdetektorschaltung |
| US6888382B2 (en) * | 2002-12-18 | 2005-05-03 | Bae Systems Information And Electronic Systems Integration Inc. | High speed track and hold amplifier for direct digital down-conversion |
| EP1611582A1 (en) * | 2003-03-28 | 2006-01-04 | Koninklijke Philips Electronics N.V. | Track and hold circuit |
| US7088148B2 (en) * | 2003-08-14 | 2006-08-08 | Telasic Communications, Inc. | Sample and hold circuit and bootstrapping circuits therefor |
| JP4247181B2 (ja) | 2004-11-30 | 2009-04-02 | 富士通株式会社 | サンプルホールド回路 |
| FR2913807B1 (fr) | 2007-03-13 | 2013-01-18 | E2V Semiconductors | Echantillonneur-bloqueur protege contre des parasites de commutation |
| US7782096B2 (en) | 2007-08-08 | 2010-08-24 | Texas Instruments Incorporated | Track-and-hold circuit with low distortion |
| US7804336B2 (en) * | 2007-10-23 | 2010-09-28 | Texas Instruments Incorporated | Track-and-hold circuit with low distortion |
| US20110156759A1 (en) * | 2008-09-17 | 2011-06-30 | Hidemi Noguchi | Sample and hold circuit and method for controlling the same |
| US8575970B2 (en) * | 2010-01-28 | 2013-11-05 | Mediatek Inc. | Track and hold circuit and related receiving device with track and hold circuit employed therein |
| CN103916106A (zh) * | 2014-04-14 | 2014-07-09 | 中国电子科技集团公司第二十四研究所 | 跟踪保持电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622289A (en) * | 1979-08-01 | 1981-03-02 | Hitachi Ltd | Analog memory circuit |
| JPS592433A (ja) * | 1982-06-28 | 1984-01-09 | Toshiba Corp | サンプル回路 |
| JPS6095796A (ja) * | 1983-10-28 | 1985-05-29 | Hitachi Ltd | サンプル・ホ−ルド回路 |
| JPS63269399A (ja) * | 1987-04-28 | 1988-11-07 | Yokogawa Electric Corp | トラツクホ−ルド回路 |
| JPH03219498A (ja) * | 1989-11-02 | 1991-09-26 | Nec Corp | サンプルホールド回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4806790A (en) * | 1987-02-16 | 1989-02-21 | Nec Corporation | Sample-and-hold circuit |
| EP0394506B1 (de) * | 1989-04-24 | 1994-06-22 | Siemens Aktiengesellschaft | Schnelle Abtast-Halte-Schaltungsanordnung |
| US5315170A (en) * | 1992-06-23 | 1994-05-24 | Raytheon Company | Track and hold circuit |
| JP2570185B2 (ja) * | 1994-07-08 | 1997-01-08 | 日本電気株式会社 | サンプルホールド回路 |
| US5457418A (en) * | 1994-12-05 | 1995-10-10 | National Semiconductor Corporation | Track and hold circuit with an input transistor held on during hold mode |
| KR100200691B1 (ko) * | 1995-12-15 | 1999-06-15 | 윤종용 | 상관이중 샘플링 장치 |
| JP2845819B2 (ja) * | 1996-06-27 | 1999-01-13 | 日本電気アイシーマイコンシステム株式会社 | サンプルホールド回路 |
| US6028459A (en) * | 1998-04-20 | 2000-02-22 | National Semiconductor Corporation | Track and hold circuit with clamp |
| KR100741183B1 (ko) * | 1999-12-24 | 2007-07-19 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 입력 버퍼 |
-
2001
- 2001-03-14 CN CNB018013880A patent/CN1205618C/zh not_active Expired - Fee Related
- 2001-03-14 DE DE60140593T patent/DE60140593D1/de not_active Expired - Lifetime
- 2001-03-14 WO PCT/EP2001/002911 patent/WO2001073789A1/en active Application Filing
- 2001-03-14 AT AT01913883T patent/ATE450046T1/de not_active IP Right Cessation
- 2001-03-14 KR KR1020017015165A patent/KR100747808B1/ko not_active IP Right Cessation
- 2001-03-14 JP JP2001571420A patent/JP4923308B2/ja not_active Expired - Fee Related
- 2001-03-14 EP EP01913883A patent/EP1198798B1/en not_active Expired - Lifetime
- 2001-03-27 US US09/817,969 patent/US6489814B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5622289A (en) * | 1979-08-01 | 1981-03-02 | Hitachi Ltd | Analog memory circuit |
| JPS592433A (ja) * | 1982-06-28 | 1984-01-09 | Toshiba Corp | サンプル回路 |
| JPS6095796A (ja) * | 1983-10-28 | 1985-05-29 | Hitachi Ltd | サンプル・ホ−ルド回路 |
| JPS63269399A (ja) * | 1987-04-28 | 1988-11-07 | Yokogawa Electric Corp | トラツクホ−ルド回路 |
| JPH03219498A (ja) * | 1989-11-02 | 1991-09-26 | Nec Corp | サンプルホールド回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100747808B1 (ko) | 2007-08-08 |
| US20010045847A1 (en) | 2001-11-29 |
| EP1198798A1 (en) | 2002-04-24 |
| ATE450046T1 (de) | 2009-12-15 |
| CN1381058A (zh) | 2002-11-20 |
| WO2001073789A1 (en) | 2001-10-04 |
| US6489814B2 (en) | 2002-12-03 |
| EP1198798B1 (en) | 2009-11-25 |
| JP4923308B2 (ja) | 2012-04-25 |
| KR20020053034A (ko) | 2002-07-04 |
| DE60140593D1 (de) | 2010-01-07 |
| CN1205618C (zh) | 2005-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7782096B2 (en) | Track-and-hold circuit with low distortion | |
| JP4923308B2 (ja) | 追跡および保持増幅器 | |
| EP0851434B1 (en) | Sample hold circuit and semiconductor device having the same | |
| US5130572A (en) | Operational track-and-hold amplifier | |
| US5291074A (en) | BiCMOS track and hold amplifier | |
| US5341037A (en) | Sample hold circuit, buffer circuit and sample hold apparatus using these circuits | |
| EP0185411B1 (en) | Switching device for suppressing a signal | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| JP2620265B2 (ja) | 電流スイッチ | |
| EP0097902B1 (en) | Sampling circuit | |
| JP4794025B2 (ja) | 相補的バイポーラ技術を用いたサンプルおよび保持装置 | |
| JP3137680B2 (ja) | ラッチ回路 | |
| US6825697B1 (en) | High-performance track and hold circuit | |
| US4533844A (en) | Peak storage amplifier | |
| US6954168B2 (en) | Active load clamp for a track-and-hold circuit | |
| US5315169A (en) | Power-efficient sample and hold circuit using bipolar transistors of single conductivity type | |
| US20050127999A1 (en) | Low distortion and high slew rate output stage for voltage feedback amplifier | |
| JPS63103506A (ja) | 能動フィルタ装置 | |
| US6870389B2 (en) | Differential circuit with current overshoot suppression | |
| US9496049B2 (en) | Compact sample-and-hold device | |
| JP3922737B2 (ja) | サンプルアンドホールド回路 | |
| JPH0445199Y2 (ja) | ||
| JP3768595B2 (ja) | サンプルホールド回路 | |
| EP0700052A1 (en) | Sample-and-hold, bipolar transistor circuitry | |
| JPS6057600A (ja) | サンプルホ−ルド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080312 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |