KR100741183B1 - 입력 버퍼 - Google Patents

입력 버퍼 Download PDF

Info

Publication number
KR100741183B1
KR100741183B1 KR1020017010755A KR20017010755A KR100741183B1 KR 100741183 B1 KR100741183 B1 KR 100741183B1 KR 1020017010755 A KR1020017010755 A KR 1020017010755A KR 20017010755 A KR20017010755 A KR 20017010755A KR 100741183 B1 KR100741183 B1 KR 100741183B1
Authority
KR
South Korea
Prior art keywords
transistor
input
current
mosfet
current source
Prior art date
Application number
KR1020017010755A
Other languages
English (en)
Other versions
KR20010102362A (ko
Inventor
후그쟈드지안
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20010102362A publication Critical patent/KR20010102362A/ko
Application granted granted Critical
Publication of KR100741183B1 publication Critical patent/KR100741183B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Abstract

본 발명은, 입력 트랜지스터(Q1)를 갖는 입력단, 캐소드측이 상기 입력 트랜지스터(Q1)의 에미터에 접속되어 있고 애노드가 트랙-홀드 제어식 에미터팔로워(6)에 접속되어 있는 제 1 다이오드(Q2,Q2b), 및 상기 제 1 다이오드(Q2, Q2b)의 캐소드와 상기 입력 트랜지스터(Q1)의 에미터의 접합점과 제 1 전원 전압 라인(2)사이의 제 1 전류원(4)을 포함하는 스위치식 에미터팔로워형 트랙-홀드 증폭기용 입력 버퍼에 관한 것이다. 상기 제 1 전류원(4)은 비스위치식 정전류원이며, 제 2 전류원(M1)이 입력 트랜지스터(Q1)의 콜렉터와 제 2 전원 전압 라인(3) 사이에 접속된다. 제 2 트랜지스터(M2, M2b)는 제어 전극, 전류 입력 전극 및 전류 출력 전극을 포함하며, 상기 제어 전극은 입력 트랜지스터(Q1)의 콜렉터와 제 2 전류원(M1) 사이의 접합점(n1)에 접속되고, 상기 전류 입력 전극이 제 2 전원 전압(3)에 접속되며, 전류 출력 전극이 제 1 다이오드(Q2, Q2b)의 애노드에 접속된다.

Description

입력 버퍼{DOUBLE INPUT BUFFER FOR TRACK-AND-HOLD AMPLIFIER}
본 발명은, 입력 트랜지스터를 갖는 입력단, 캐소드 측이 상기 입력 트랜지스터의 에미터에 접속되어 있고 애노드가 트랙-홀드(track-and-hold) 제어식 에미터팔로워(emitterfollower)에 접속되어 있는 제 1 다이오드, 및 상기 제 1 다이오드의 캐소드와 상기 입력 트랜지스터의 에미터의 접합점과 제 1 전원 전압 라인 사이의 제 1 전류원을 포함하는 스위치식 에미터팔로워형 트랙-홀드 증폭기용 입력 버퍼(input buffer)에 관한 것이다.
이러한 입력 버퍼는 미국특허 제 5,583,459 호에 공지되어 있으며, 거기에 기술된 입력 버퍼는 제 1 다이오드의 애노드와 제 2 전원 전압 사이에 접속된 전류원을 구비하는데, 홀드모드(hold-mode) 동안 입력 신호를 단절하는데 다이오드의 존재가 필연적이다.
제 1 다이오드의 애노드와 제 2 전원 전압 사이의 상기 전류원을 MOSFET로 실현하는 것이 공지되어 있다. 이러한 MOSFET로 실현된 전류원이 갖는 문제는 그것의 비선형적인 접합 임피던스이다. 높은 입력 주파수가 입력 버퍼에 대한 입력 신호로서 이용되는 경우, 주 역할을 하는 것은 비선형 접합 캐패시턴스이며, 저 주파가 이용되는 경우는 주 역할을 하는 것이 비선형 접합 저항이다. 이러한 비선형 접합 임피던스는 제 1 다이오드의 애노드에서 신호의 왜곡을 초래하며, 이 왜곡은 전류원을 통하는 전류를 증가시키는 것으로는 방지될 수 없는데, 이는 전류가 커지면 비례적으로, 고유하게 큰 비선형 접합 임피던스를 갖는 대전류원이 필요하기 때문이다. 더욱이, 전류원의 가용 전압 헤드룸(headroom), 노이즈 및 비선형 출력 임피던스 사이에는 엄격한 트레이드오프(trade off)가 존재한다.
본 발명의 목적은 전압 헤드룸, 노이즈와 비선형 출력 임피던스 사이의 트레이드오프가 실질적으로 감소되는 입력 버퍼를 제공하는 것이다.
본 발명에 따른 입력 버퍼는 제 1 전류원이 비-스위치식(non-switched) 정전류원이며, 제 2 전류원이 입력 트랜지스터의 콜렉터와 제 2 전원 전압 사이에 접속되며, 제 2 트랜지스터가 제어 전극, 전류 입력 전극 및 전류 출력 전극을 포함하는데, 상기 제어 전극이 상기 입력 트랜지스터의 콜렉터와 제 2 전류원 사이의 접합점에 접속되고, 상기 전류 입력 전극이 상기 제 2 전원 전압에 접속되며, 상기 전류 출력 전극이 다이오드의 애노드에 접속되는 것을 특징으로 한다.
따라서, 제 2 트랜지스터의 비선형 출력 임피던스가 사실상 신호 경로에서 상호작용하지 않는다. 임의의 비선형 전류가 제 2 트랜지스터 자체를 통해 흐르게 된다. 본 발명에 따른 제 2 트랜지스터의 접속 결과, 입력 트랜지스터의 콜렉터와 제 2 전원 전압 사이의 접합점은, 제 2 트랜지스터의 이득만큼 입력 AC 성분에 대하여 감쇠되는 AC 성분을 갖게 된다. 따라서, 노이즈 면에서 양호한 전류원이 제 2 전류원으로서 선택될 수 있다.
본 발명에 따른 입력 버퍼의 바람직한 실시예에 있어서, 상기 제 2 전류원은 MOSFET를 구비한다.
따라서, 이 MOSFET의 VGT용으로 한 임계 전압을 이용할 수 있다.
본 발명의 보다 바람직한 실시예에 있어서, 제 2 트랜지스터는 MOSFET이다.
따라서, 제 1 다이오드의 애노드 전압이 제 2 트랜지스터의 VGT까지 상승할 수 있다. 이것은 제 2 전원 전압이 저전압에 있는 상태에서 장점으로 된다.
종래의 기술로부터 알려진 전압 헤드룸, 노이즈 및 비선형 출력 임피던스 사이의 트레이드오프가 본 발명의 입력 버퍼에서 실질적으로 감소된다.
이하, 첨부 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명에 따른 입력 버퍼의 제 1 실시예를 도시한 도면.
도 2는 본 발명에 따른 입력 버퍼의 제 2 실시예를 도시한 도면.
도 3는 본 발명에 따른 입력 버퍼의 제 3 실시예를 도시한 도면.
도 1은 제 1 전원 전압 라인(2)과 제 2 전원 전압 라인(3)사이에 접속된 입력 버퍼(1)를 도시하며, 입력 트랜지스터(Q1)는 제 1 전류원(4)의 제 1 측에 접속된 에미터를 가지며, 전류원(4)의 제 2 측은 전원 전압 라인(2)에 접속되며, 트랜지스터(Q1)의 에미터는 트랜지스터(Q2)의 에미터에 접속되며, 트랜지스터(Q2)의 베이스는 트랜지스터(Q2)의 콜렉터에 접속된다. 트랜지스터(Q2)의 콜렉터는 MOSFET(M2)의 드레인에 접속된다. MOSFET(M2)의 소스는 전원 전압 라인(3)에 접속되며, MOSFET(M2)의 게이트는 트랜지스터(Q1)의 콜렉터에 접속되며, 트랜지스터(Q1)의 콜렉터와 MOSFET(M2)의 게이트 사이의 접합점은 MOSFET(M1)의 드레인에 접속된다. MOSFET(M1)의 소스는 전원 전압 라인(3)에 접속되며, MOSFET(M1)의 게이트는 라인(5)을 통해 정전압원(도시되지 않음)에 접속된다. 바람직한 실시예에 있어서, 트랜지스터(Q2)는 그 베이스가 콜렉터에 접속되는 것으로 도시된다. 따라서, 기능적으로 트랜지스터(Q2)는 다이오드로서 동작하는데, 이 다이오드의 캐소드는 트랜지스터(Q2)의 에미터에 대응하며, 그 애노드는 트랜지스터(Q2)의 베이스와 콜렉터에 대응한다. 본 발명에 있어서, 입력 버퍼의 기능은 트랜지스터(Q2) 위치의 단일 다이오드, 즉, 베이스와 콜렉터가 함께 접속된 트랜지스터의 선택과는 무관하다. 청구범위에 있어서, 도 1의 트랜지스터(Q2)와 같이 배선되어 다이오드로서 기능하는 임의의 트랜지스터를 다이오드라 한다.
트랜지스터(Q2)의 베이스는 트랜지스터(6)의 베이스에 접속되며, 트랜지스터(6)의 콜렉터는 제 2 전원 전압 라인(3)에 접속되며, 그 에미터는 트랜지스터(7)의 콜렉터와 캐패시터(CH)의 제 1 측에 접속된다. 캐패시터(CH)의 제 2 측은 제 2 전원 전압 라인(3)에 접속되며, 트랜지스터(7)의 베이스는 라인(8)에 의해 트랙 신호원(T)에 접속되며, 트랜지스터(7)의 에미터는 전류원(9)의 제 1 측에 접속되며, 전류원(9)의 제 2 측은 제 1 전원 전압 라인(2)에 접속되며, 전류원(9)의 제 1 측은 또한 트랜지스터(10)의 에미터에 접속된다. 트랜지스터(10)의 베이스는 라인(11)을 통해 홀드신호원(H)에 접속되며, 트랜지스터(10)의 콜렉터는 트랜지스터(Q2)의 베이스와 트랜지스터(6)의 베이스 사이의 접합점에 접속된다. 트랜지스터(Q1)의 콜렉터, MOSFET(M2)의 게이트 및 MOSFET(M1)의 드레인 사이의 접합점을 이하 n1이라 하고, 트랜지스터(Q2)의 베이스, 트랜지스터(6)의 베이스 및 트랜지스터(10)의 콜렉터 사이의 접합점을 이하 n2라 한다.
MOSFET(M1)은 정전류원으로서 동작하며, 트랜지스터(Q1,Q2)는 정전류원(4)과 함께 동작하여 트랜지스터(Q1)의 베이스의 전류입력과 동일한 전류를 노드(n2)에 공급한다. MOSFET(M2)는 노드(n1)에 접속된 게이트를 가지며, 이 MOSFET(M2)가 루프(L)를 완성한다. MOSFET(M2)의 임의의 비선형 출력 임피던스는 신호 경로에서 상호작용하지 않는데, 즉, 피드백 트랜지스터로서 동작하는 MOSFET(M2) 자체를 통해 임의의 비선형 전류가 흐른다. 따라서, 노드(n1)는 MOSFET(M2)의 이득만큼 트랜지스터(Q1)의 베이스에서의 입력 신호의 AC 성분에 관련하여 감쇠되는 AC 성분을 갖는다. MOSFET(M2)는 바람직하게 동작하지만, 반드시 포화 범위에 있을 필요는 없다.
MOSFET(M1)의 임의의 비선형 출력 임피던스의 신호 경로에서의 상호작용이 실질적으로 감소됨을 알 수 있다. MOSFET(M2), 트랜지스터(Q2), 트랜지스터(Q1) 및 전류원(4)으로 형성된 루프가 MOSFET(M1)의 출력 임피던스에서의 임의의 비선형성의 영향을 감소시켜서 트랜지스터(Q1) 입력의 AC 신호가 MOSFET(M2)의 이득만큼 노드(n1)에서 감쇠되도록 한다.
도 1에 따른 입력 버퍼는 트랜지스터(Q1)의 베이스에서 대신호를 수용할 수 있으며, 임계 전압을 MOSFET(M1)의 VGT용으로 이용할 수 있다. 또한, 출력 노드(n2)는 MOSFET(M2)의 VGT까지 상승할 수 있다.
지금까지 MOSFET(M2)를 MOSFET로 기술하였으나, PNP트랜지스터를 사용할 수 도 있다. 또한, M1은 단일 MOSFET로 기술하였으나, 다른 종류의 전류원을 적용할 수 있다.
도 1에 도시한 입력 버퍼는 거의 트랙-홀드 증폭기로서 동작하지 않는데, 이는 트랜지스터(M2)가 본질적으로 모든 전류를 유출하므로, 홀드모드에서, 노드(n2)의 전압은 강하하지 않기 때문이다. 그렇지만, 입력 버퍼로서 동작할 수 있다.
따라서, 도 2는, 실제로 트랙-홀드 증폭기로서 동작할 수 있는 본 발명에 따른 입력 버퍼의 다른 실시예를 도시하는데, 도 1에서와 동일한 소자에는 도 1에서와 동일한 도면번호를 부여했다. 트랜지스터(Q2) 대신에 두 개의 트랜지스터(Q2a, Q2b)가 도시되는데, 그들의 에미터는 트랜지스터(Q1)의 에미터에, 그들의 베이스는 그들의 콜렉터에 접속된다. 트랜지스터(Q2a)의 콜렉터는 MOSFET(M2a)의 드레인에 접속되며, MOSFET(M2a)의 소스는 전원 전압 라인(3)에 접속되며, MOSFET(M2a)의 게이트는 노드(n1)에 접속되며, 트랜지스터(Q2b)의 콜렉터는 MOSFET(M2b)의 드레인에 접속되며, MOSFET(M2b)의 소스는 전원 전압 라인(3)에 접속되며, MOSFET(M2b)의 게이트는 노드(n1)에 접속되며, 트랜지스터(Q2b)의 베이스는 노드(n2)에 접속된다.
노드(n2), 트랜지스터(6), 캐패시터(CH) 및 스위치(S2)가 함께 공지의 스위치식 에미터팔로워형 트랙-홀드회로를 형성하는데, 그 동작은 당업자에게는 자명한 것으로 생각되므로 추가적인 설명은 생략한다.
트랜지스터(M2a, Q2a)의 다른 브랜치(extra branch)는 상기 루프를 그대로 유지하므로 트랜지스터(M2b, Q2b)의 브랜치는 상기 루프로부터 제거될 수 있어서, 노드(n2)의 전압이 강하한다. 따라서, 루프(L)는 홀드모드동안 도 1에 도시된 회로에서와 같이, 그대로 유지되며, 방해받지 않는다. 도 2에 따른 실시예에 있어서, 노드(n2)는 전압이 강하하여 트랜지스터(Q2b, Q3)를 턴오프시킨다.
본 발명에 따른 입력 버퍼의 추가의 장점은 트랜지스터(6)의 콜렉터-베이스 변조로 인한 비선형 베이스 전류의 신호 경로에서의 실질적인 감소에 있다. 트랜지스터(6)의 콜렉터는 고정 전압 즉, 전원 전압 라인(3) 전압 VCC에 있다. 트래킹 동안, 트랜지스터(Q1)의 베이스에 있는 신호와 동일한 신호가 노드(n2)에 걸린다. 트랜지스터(6)의 콜렉터의 고정 전압으로 인해, 이 신호는 트랜지스터(6)에 비선형 베이스 전류를 유도한다. 그러나, 각각의 트랜지스터(M2, M2a, M2b)에 의해 형성된 루프(L)에 의해 이 비선형 베이스 전류가 효과적으로 제거된다.
도 3은, 본 발명에 따른 입력 버퍼의 다른 실시예를 도시하는데, 동일 요소에는 도 1, 2와 동일한 도면번호를 부여했다. 트랜지스터(Q2) 대신에, 두 개의 트랜지스터(Q2a, Q2b)가 도시되는데, 그들의 에미터는 트랜지스터(Q1)의 에미터에, 그들의 베이스는 그들의 콜렉터에 접속된다. 트랜지스터(Q2a)의 콜렉터는 MOSFET(M2a)의 드레인에 접속되며, MOSFET(M2a)의 소스는 전원 전압 라인(3)에 접속되며, MOSFET(M2a)의 게이트는 노드(n1)에 접속되며, 트랜지스터(Q2b)의 콜렉터는 MOSFET(M2b)의 드레인에 접속되며, MOSFET(M2b)의 소스는 전원 전압 라인(3)에 접속되며, MOSFET(M2b)의 게이트는 노드(n1)에 접속되며, 트랜지스터(Q2b)의 베이스는 노드(n2)에 접속된다. 노드(n2)는 또한 트랜지스터(12)의 콜렉터에 접속되며, 트랜지스터(12)의 베이스는 라인(11)에 접속되며, 트랜지스터(12)의 에미터는 전류원(13)의 제 1 측에 접속되며, 전류원(13)의 제 2 측은 전원 전압 라인(2)에 접속되며, 트랜지스터(12)의 에미터와 전류원(13)의 제 1 측 사이의 접합점은 트랜지스터(14)의 에미터에 접속되며, 트랜지스터(14)의 베이스는 라인(8)에 접속된다. 트랜지스터(14)의 콜렉터는 트랜지스터(Q1, Q2a, Q2b)사이의 접합점에 접속되며, 또한, MOSFET(M1)로 형성된 전류원은 1*I 크기의 전류를 생성하는 것으로 도시된다. 전류원(4)은 2*I 크기의 전류를 생성하며, 전류원(13)은 1*I 크기의 전류를 생성한다.
트랜지스터(7, 10)와 전류원(9)이 함께 스위치(S2)를 형성하며, 트랜지스터(12, 14)와 전류원(13)이 함께 스위치(S1)를 형성한다. 스위치(S1, S2), 트랜지스터(6) 및 캐패시터(CH)가 함께 스위치식 에미터폴로워형 트랙-홀드증폭기를 형성하는데, 이는 본 분야에 공지된 것으로 그 동작은 여기에서 기술하지 않는다.
트랜지스터(M2a, Q2a)의 다른 브랜치는 상기 루프를 그대로 유지하므로 트랜지스터(M2b, Q2b)의 브랜치는 상기 루프로부터 제거될 수 있어서, 노드(n2)의 전압이 강하한다. 스위치(S1)는 트랙모드에서 홀드모드로의 스위칭 동작이 일어날 때, 노드(n1)의 전압강하를 방지한다. M1을 통해 전류 1*I를, 그리고 전류원(4)을 통해 전류 2*I를 선택함으로써, M2a와 Q2a를 통해 항상 1*I 크기의 전류를 얻을 수 있다. 따라서, 트랜지스터(6, Q2)를 턴오프하기 위해 유지 노드(n2)가 전압 강하될 때, 루프(L)는 도 1에 도시된 회로에서와 같이, 그대로 유지되며, 방해받지 않는다. 도 2에 따른 실시예에 있어서, 노드(n2)는 전압이 강하하여 트랜지스터(Q2b, Q3)를 턴오프시킨다. 스위치(S1)는 홀드모드에서 트랜지스터(M2b)가 공급한 전류를 노드(n2)에 전달한다. 이는 노드(n2)에서 전압을 강하시키는데 도움을 준다.
본 발명에 따른 입력 버퍼의 추가의 장점은 트랜지스터(6)의 콜렉터-베이스 변조로 인한 비선형 베이스 전류의 신호 경로에서의 실질적인 감소에 있다. 트랜지스터(6)의 콜렉터는 고정 전압 즉, 전원 전압 라인(3) 전압 VCC에 있다. 트래킹 동안, 트랜지스터(Q1)의 베이스에 있는 신호와 동일한 신호가 노드(n2)에 걸린다. 트랜지스터(6)의 콜렉터의 고정 전압으로 인해, 이 신호는 트랜지스터(6)에 비선형 베이스 전류를 유도한다. 그러나, 각각의 트랜지스터(M2, M2a.M2b)에 의해 형성된 루프(L)에 의해 이 비선형 베이스 전류가 효과적으로 제거된다

Claims (7)

  1. 입력 트랜지스터(Q1)를 구비한 입력단, 캐소드측이 상기 입력 트랜지스터(Q1)의 에미터에 접속되어 있고 애노드가 트랙-홀드 제어식 에미터팔로워(6)에 접속되어 있는 제 1 다이오드(Q2b), 및 상기 제 1 다이오드(Q2b)의 캐소드와 상기 입력 트랜지스터(Q1)의 에미터의 접합점과 제 1 전원 전압 라인(2) 사이의 제 1 전류원(4)을 포함하는 스위치식 에미터팔로워형 트랙-홀드 증폭기(a switched emitterfollower-like track-and-hold amplifier)용 입력 버퍼에 있어서,
    상기 제 1 전류원(4)은 비스위치식 정전류원이고,
    제 2 전류원(M1)이 상기 입력 트랜지스터(Q1)의 콜렉터와 제 2 전원 전압 라인(3)사이에 접속되며,
    제 2 트랜지스터(M2b)가 제어 전극, 전류 입력 전극 및 전류 출력 전극을 포함하되, 상기 제어 전극이 상기 입력 트랜지스터(Q1)의 콜렉터와 상기 제 2 전류원(M1) 사이의 접합점(n1)에 접속되고, 상기 전류 입력 전극이 상기 제 2 전원 전압(3)에 접속되며, 상기 전류 출력 전극이 상기 제 1 다이오드(Q2b)의 애노드에 접속되고,
    제 2 다이오드(Q2a)가 상기 제 1 다이오드(Q2b)의 캐소드와 상기 입력 트랜지스터(Q1)의 에미터 사이의 접합점에 접속된 캐소드를 구비하며,
    제 3 트랜지스터(M2a)가 제어 전극, 전류 입력 전극 및 전류 출력 전극을 포함하되, 상기 제어 전극이 상기 입력 트랜지스터(Q1)의 콜렉터와 상기 제 2 전류원(M1) 사이의 접합점(n1)에 접속되고, 상기 전류 입력 전극이 상기 제 2 전원 전압(3)에 접속되며, 상기 전류 출력 전극이 상기 제 2 다이오드(Q2a)의 애노드에 접속되는 것을 특징으로 하는
    입력 버퍼.
  2. 제 1 항에 있어서,
    상기 제 2 전류원(M1)은 MOSFET를 포함하고, 상기 MOSFET의 전류 입력 전극은 소스이며, 상기 MOSFET의 제어 전극은 게이트이고, 상기 MOSFET의 전류 출력 전극은 드레인인 것을 특징으로 하는 입력 버퍼.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 트랜지스터(M2b)는 MOSFET이고, 상기 제 2 트랜지스터(M2b)의 전류 입력 전극은 MOSFET의 소스이며, 상기 제 2 트랜지스터(M2b)의 제어 전극은 MOSFET의 게이트이고, 상기 제 2 트랜지스터(M2b)의 전류 출력 전극은 MOSFET의 드레인인 것을 특징으로 하는 입력 버퍼.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 3 트랜지스터(M2a)는 MOSFET이고, 상기 제 3 트랜지스터(M2a)의 전류 입력 전극은 MOSFET의 소스이며, 상기 제 3 트랜지스터(M2a)의 제어 전극은 MOSFET의 게이트이고, 상기 제 3 트랜지스터(M2a)의 전류 출력 전극은 MOSFET의 드레인인 것을 특징으로 하는 입력 버퍼.
  5. 제 1 항에 있어서,
    제 3 전류원(13)이 상기 전원 전압 라인(2)과 제 4 트랜지스터(14)와 제 5 트랜지스터(12)의 에미터들간의 접합점 사이에 접속되고, 상기 제 4 트랜지스터(14)의 콜렉터가 상기 제 1 다이오드(Q2b)의 캐소드에 접속되며, 상기 제 5 트랜지스터(12)의 콜렉터가 상기 제 1 다이오드(Q2b)의 애노드에 접속되고, 상기 제 4 트랜지스터(14)의 베이스가 트랙 신호원(T)에 접속되며, 상기 제 5 트랜지스터(12)의 베이스가 홀드 신호원(H)에 접속되는 것을 특징으로 하는 입력 버퍼.
  6. 제 5 항에 있어서,
    상기 제 2 전류원(M1)과 상기 제 3 전류원(13)에 의해 생성된 전류의 값들은 동일하고, 상기 제 1 전류원(4)에 의해 생성된 전류의 값은 상기 제 2 전류원(M1)과 상기 제 3 전류원(13)에 의해 생성된 임의의 전류값의 두 배인 것을 특징으로 하는 입력 버퍼.
  7. 입력 트랜지스터(Q1)를 갖는 입력단, 캐소드측이 상기 입력 트랜지스터(Q1)의 에미터에 접속되어 있고 애노드가 에미터팔로워(6)에 접속되어 있는 제 1 다이오드(Q2b), 및 상기 제 1 다이오드(Q2b)의 캐소드와 상기 입력 트랜지스터(Q1)의 에미터의 접합점과 제 1 전원 전압 라인(2) 사이의 제 1 전류원(4)을 포함하는 에미터팔로워형 증폭기용 입력 버퍼에 있어서,
    상기 제 1 전류원(4)은 비스위치식 정전류원이고,
    제 2 전류원(M1)이 상기 입력 트랜지스터(Q1)의 콜렉터와 제 2 전원 전압 라인(3)사이에 접속되며,
    제 2 트랜지스터(M2b)가 제어 전극, 전류 입력 전극 및 전류 출력 전극을 포함하되, 상기 제어 전극이 상기 입력 트랜지스터(Q1)의 콜렉터와 상기 제 2 전류원(M1) 사이의 접합점(n1)에 접속되고, 상기 전류 입력 전극이 상기 제 2 전원 전압(3)에 접속되며, 상기 전류 출력 전극이 상기 제 1 다이오드(Q2b)의 애노드에 접속되는 것을 특징으로 하는
    입력 버퍼.
KR1020017010755A 1999-12-24 2000-12-13 입력 버퍼 KR100741183B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99204526 1999-12-24
EP99204526.0 1999-12-24

Publications (2)

Publication Number Publication Date
KR20010102362A KR20010102362A (ko) 2001-11-15
KR100741183B1 true KR100741183B1 (ko) 2007-07-19

Family

ID=8241083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017010755A KR100741183B1 (ko) 1999-12-24 2000-12-13 입력 버퍼

Country Status (6)

Country Link
US (1) US6323700B2 (ko)
EP (1) EP1157389B1 (ko)
JP (1) JP2003518858A (ko)
KR (1) KR100741183B1 (ko)
DE (1) DE60040593D1 (ko)
WO (1) WO2001048759A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1198798B1 (en) * 2000-03-28 2009-11-25 Nxp B.V. Track and hold amplifier with controllable feedback between hold capacitor and input buffer
KR100477564B1 (ko) * 2002-08-19 2005-03-18 이디텍 주식회사 영상출력시스템에 내장되는 에이디변환기의 트랙앤홀드회로장치
US7782096B2 (en) * 2007-08-08 2010-08-24 Texas Instruments Incorporated Track-and-hold circuit with low distortion
US7804337B2 (en) * 2007-10-23 2010-09-28 Texas Instruments Incorporated Method and apparatus of SFDR enhancement
JP5122526B2 (ja) * 2009-01-15 2013-01-16 日本電信電話株式会社 トラック・ホールド回路
JP6830079B2 (ja) * 2018-03-30 2021-02-17 日本電信電話株式会社 トラック・アンド・ホールド回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806790A (en) * 1987-02-16 1989-02-21 Nec Corporation Sample-and-hold circuit
US5457418A (en) * 1994-12-05 1995-10-10 National Semiconductor Corporation Track and hold circuit with an input transistor held on during hold mode
EP0819339A1 (en) * 1996-02-01 1998-01-21 Koninklijke Philips Electronics N.V. Distortion compensation for a capacitively loaded follower

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1213307B (it) * 1986-07-29 1989-12-20 Sgs Microelettronica Spa Circuito ripetitore di tensione per carichi con componente resistiva con compensazione della distorsione armonica.
JPS63200397A (ja) * 1987-02-16 1988-08-18 Nec Corp サンプルホ−ルド回路
US5198782A (en) * 1991-01-15 1993-03-30 Crystal Semiconductor Low distortion amplifier output stage for dac
JP2680753B2 (ja) * 1991-07-31 1997-11-19 三洋電機株式会社 バッファアンプ
JP3332991B2 (ja) * 1993-05-12 2002-10-07 日本テキサス・インスツルメンツ株式会社 駆動回路
US5442309A (en) * 1993-12-14 1995-08-15 Advanced Micro Devices, Inc. Low distortion output stage
JP2570185B2 (ja) 1994-07-08 1997-01-08 日本電気株式会社 サンプルホールド回路
US5654665A (en) * 1995-05-18 1997-08-05 Dynachip Corporation Programmable logic bias driver
JPH0964665A (ja) * 1995-08-28 1997-03-07 Nec Eng Ltd 半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806790A (en) * 1987-02-16 1989-02-21 Nec Corporation Sample-and-hold circuit
US5457418A (en) * 1994-12-05 1995-10-10 National Semiconductor Corporation Track and hold circuit with an input transistor held on during hold mode
EP0819339A1 (en) * 1996-02-01 1998-01-21 Koninklijke Philips Electronics N.V. Distortion compensation for a capacitively loaded follower

Also Published As

Publication number Publication date
KR20010102362A (ko) 2001-11-15
EP1157389B1 (en) 2008-10-22
US6323700B2 (en) 2001-11-27
DE60040593D1 (de) 2008-12-04
EP1157389A1 (en) 2001-11-28
WO2001048759A1 (en) 2001-07-05
JP2003518858A (ja) 2003-06-10
US20010007434A1 (en) 2001-07-12

Similar Documents

Publication Publication Date Title
US9917587B2 (en) Fast voltage level shifter circuit
JP2713167B2 (ja) 比較器
EP0829797A3 (en) Current reference circuit with low power supply voltage and active feedback for PLL
KR100741183B1 (ko) 입력 버퍼
US5341037A (en) Sample hold circuit, buffer circuit and sample hold apparatus using these circuits
EP0268345A2 (en) Matching current source
KR970005825B1 (ko) 차동 전류원 회로
JP3162732B2 (ja) 増幅回路
US6903610B2 (en) Operational amplifying circuit and push-pull circuit
EP0414096A2 (en) TTL to ECL/CML translator circuit with differential output
JPH0831194A (ja) サンプルホールド回路
US5262688A (en) Operational amplifier circuit
US6518789B2 (en) Circuit configuration for converting logic levels
JP4163877B2 (ja) トーテムポール型プッシュプル増幅器
US6501333B1 (en) Differential amplifier circuit
JP4820544B2 (ja) リニア動作の電力増幅回路および電力増幅器
JPH02257317A (ja) 電流源回路
KR930009874B1 (ko) 복합영상신호 발생회로
US20190036518A1 (en) Comparator circuit, corresponding device and method
KR0129910Y1 (ko) 궤환 바이어스 회로
KR100434481B1 (ko) 입출력 모드가 자동으로 전환되는 입출력 겸용 버퍼
JP2797694B2 (ja) 電子スイッチ回路
US6225839B1 (en) Buffer circuit
JP2004304708A (ja) 光電流・電圧変換回路
JPH03186004A (ja) 増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee