JP3332991B2 - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JP3332991B2 JP3332991B2 JP11057393A JP11057393A JP3332991B2 JP 3332991 B2 JP3332991 B2 JP 3332991B2 JP 11057393 A JP11057393 A JP 11057393A JP 11057393 A JP11057393 A JP 11057393A JP 3332991 B2 JP3332991 B2 JP 3332991B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- output
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Description
ータのスイッチング素子などを駆動する駆動回路に関す
るものである。
グ素子としては、一般に、NチャネルMOS(Metal Oxi
de Semiconductor) トランジスタ(以下、NMOSトラ
ンジスタという)が用いられている。このNMOSトラ
ンジスタは、そのゲートに、ハイレベルおよびローレベ
ルをとる駆動信号が供給されることにより、オン・オフ
してスイッチング素子として機能する。NMOSトラン
ジスタのゲートに、上述した駆動信号を供給する駆動回
路としては、大電流を流すことができるなどの利点か
ら、バイポーラトランジスタを用いた回路を用いること
が多い。
回路図である。図8において、1はコントロール回路、
VCCは電源電圧、q1 ,q2 は出力トランジスタとして
のnpn型トランジスタ、Dは複数のダイオードで構成
されるクランプ回路、NTはスイッチング素子としての
NMOSトランジスタをそれぞれ示しており、コントロ
ール回路1、クランプ回路Dおよびトランジスタq1 ,
q2 により駆動回路が構成されている。
回路1の出力端1aに接続され、コレクタは電源電圧V
CCに接続され、エミッタはトランジスタq2 のコレクタ
に接続されている。トランジスタq2 のベースはコント
ロール回路1の出力端1bに接続され、エミッタは接地
されている。そして、トランジスタq1 のエミッタとト
ランジスタq2 のコレクタとの接続中点が図8の回路の
出力端TOUT となり、NMOSトランジスタNTのゲー
トに接続されている。また、トランジスタq1 のベース
と接地との間には、当該ベースから接地に向かって順方
向となるダイオードが複数個接続されたクランプ回路D
が接続されている。このクランプ回路Dは駆動回路を高
速に動作させるために設けられており、出力端TOUT に
おけるハイレベル出力が一定電位よりも上昇しないよう
にハイレベル出力をクランプする。
ハイレベルを出力するときにはコントロール回路1の出
力端1aから電流i1 がトランジスタq1 のベースおよ
びクランプ回路Dに供給され、出力端TOUT にローレベ
ルを出力するときには出力端1bから電流i2 がトラン
ジスタq2 のベースに供給される。コントロール回路1
から出力される電流i1 およびi2 は、図9に示すよう
に、互いに逆位相の関係をもってトランジスタq1 とク
ランプ回路Dおよびq2 のベースに供給される。その結
果、トランジスタq1 およびq2 は、相補的にオン・オ
フし、出力端T OUT からは、図9に示すように、矩形状
の出力VOUT が得られる。この出力VOUT が、NMOS
トランジスタNTのゲートに供給され、NMOSトラン
ジスタNTはオン・オフされる。
来の回路において、出力側の図8中に示すA点から見た
NMOSトランジスタNTのゲートは直流的にはハイイ
ンピーダンスとなるため、トランジスタq1 のエミッタ
電流i1Eおよびトランジスタq2 のコレクタ電流i
2Cは、NMOSトランジスタのゲートがオフ状態からオ
ン状態に切り替わるとき、並びに、オン状態からオフ状
態に切り替わるときの過渡状態時にのみ流れ、これ以外
の定常状態時には流れない。
過度状態であると定常状態であるとを問わず、トランジ
スタq1 のベースとクランプ回路Dまたはトランジスタ
q2のベースには、コントロール回路1から電流i1 ま
たはi2 が常時供給されているため、消費電力が多いと
いう問題がある。すなわち、従来の回路では、定常状態
であっても全く無駄な電流を要し、また動作速度を早く
する場合、供給電流i1 ,i2 はより多く流さなければ
ならず、高速スイッチングと低消費電力は相反する特性
となっている。
のであり、その目的は、低消費電力化並びに高速化を図
れる駆動回路を提供することにある。
に、本発明の第1の1駆動回路は、第1の電流と当該第
1の電流よりも大きくかつ上記第1の電流に比例した第
2の電流とを供給する電流供給回路と、出力端子の電圧
が所定の電圧値よりも低いときに上記第2の電流に応じ
た出力電流を上記出力端子に供給する出力トランジスタ
と、上記電流供給回路と上記出力トランジスタとに接続
され、制御信号に応答して上記電流供給回路を起動する
と共に上記電流供給回路から流入する上記第1の電流と
上記第2の電流との加算電流が一定になるように上記第
1の電流と上記第2の電流とを制御する電流制御回路と
を有し、上記出力端子の電圧が所定の電圧値よりも低い
ときには上記第1の電流のみが上記電流制御回路に流入
し、上記出力端子の電圧が所定の電圧よりも高いときに
は上記第1の電流と上記第2の電流とが上記電流制御回
路に流入する。
流を増幅した第1の電流を供給する第1の電流供給回路
と、上記第1の電流に応じた出力電流を出力端子から引
き込む出力トランジスタと、制御信号に応答して上記第
1の電流供給回路を起動するスイッチングトランジスタ
と、上記第1の電流供給回路と上記出力端子との間に接
続され、上記出力端子の電圧が所定の電圧値よりも低く
なると上記第1の電流供給回路から上記出力トランジス
タへの上記第1の電流の供給を停止させる電圧検出回路
と、上記第1の電流供給回路と上記電圧検出回路との接
続中点と上記出力トランジスタの制御端子との間に接続
され、当該制御端子に電流を供給する第2の電流供給回
路とを有する。
ルをハイレベルとする回路であり、本発明の第2の駆動
回路は出力端子の電圧レベルをローレベルとする回路で
ある。本発明の第1の駆動回路において、制御信号が出
力端子の電圧レベルのハイレベルを要求する場合、電流
制御回路が電流供給回路を起動し、出力端子の電圧レベ
ルが所定の電圧値よりも低いときには出力トランジスタ
の制御端子に第2の電流が流入し、電流制御回路には第
1の電流のみが流入する。この時、出力トランジスタが
第2の電流を増幅した電流を出力端子に供給するので、
出力端子の電圧は急速に上昇する。出力端子の電圧が所
定の電圧値よりも大きくなると出力トランジスタは非導
通状態となり、第2の電流は出力トランジスタの制御端
子に流入せず、電流制御回路に流入することになる。電
流制御回路は流入する第1の電流と第2の電流との加算
電流を一定に保つので、第1の電流のみが流入するとき
には第1の電流と第2の電流とは比較的大きな値である
が、第1の電流と第2の電流とが流入するときにはその
加算値が第1の電流のみが流入しているときの第1の電
流と等しくなり、第1の電流と第2の電流とは相対的に
小さくなる。
号が出力端子の電圧レベルのローレベルを要求する場
合、スイッチングトランジスタが第1の電流供給回路を
起動し、第1の電流供給回路が出力トランジスタの制御
端子に第1の電流を供給する。このとき、出力トランジ
スタが第1の電流を増幅した出力電流を出力端子から引
き込むので、出力端子の電圧は急速に低下する。出力端
子の電圧が所定の電圧値よりも低くなると電圧検出回路
が第1の電流供給回路から出力トランジスタの制御端子
への第1の電流の供給を停止させるが、第2の電流供給
回路が出力トランジスタの制御端子に電流を供給するの
で、出力トランジスタは導通状態を保持する。なお、第
2の電流供給回路が供給する電流は小さいので、第1の
電流供給回路が非動作状態となった後の出力トランジス
タの消費電流は小さいものとなる。本発明の駆動回路に
おいては、出力端子の電圧レベルをハイレベル又はロー
レベルに変化させる過渡期にのみ大きな電流が流れ、出
力端子の電圧レベルが安定するとほとんど電流が流れな
いので、高速動作と低消費電力とを両立することができ
る。
施例を示す回路図で、本回路はハイレベルの出力を供給
する回路を示している。図1において、10はコントロ
ール回路、Q1 〜Q3 はnpn型トランジスタ、P1 ,
P2 はpnp型トランジスタ、D1 ,D2 はダイオー
ド、R1 ,R2 は抵抗素子、VCCは電源電圧、VREF は
基準電圧、NTはスイッチング素子としてのNMOSト
ランジスタをそれぞれ示している。本回路においては、
電源電圧VCCは2.5V以上に、基準電圧は1.5Vに
設定される。
回路10の出力端に接続され、エミッタは接地され、コ
レクタは抵抗素子R1 の一端に接続されている。抵抗素
子R1 の他端はトランジスタQ2 のエミッタおよびトラ
ンジスタP2 のコレクタに接続されている。トランジス
タQ2 のベースおよびトランジスタP2 のベースは基準
電圧VREFに接続され、トランジスタQ2 のコレクタは
抵抗素子R2 を介して電源電圧VCCに接続されていると
ともに、トランジスタP1 のベースに接続されている。
CCに接続され、コレクタはダイオードD1 のアノードお
よびトランジスタQ3 のベースに接続されている。ダイ
オードD1 のカソードはダイオードD2 のアノードに接
続され、ダイオードD2 のカソードはトランジスタP2
のエミッタに接続されている。トランジスタQ3 のコレ
クタは電源電圧VCCに接続され、エミッタは本回路の出
力端としてNMOSトランジスタNTのゲートに接続さ
れている。
トランジスタQ1 および抵抗素子R1 により定電流源が
構成され、直列に接続されたダイオードD1 ,D2 によ
り出力レベル調整回路が構成され、さらにトランジスタ
P 2 により帰還回路が構成され、トランジスタQ3 によ
り出力回路が構成されている。出力レベル調整回路を構
成するダイオードの数を変えることにより、出力レベル
を変えることができる。
図を用いて説明する。出力をハイレベルに設定する場合
には、コントロール回路10からハイレベル信号が出力
され、トランジスタQ1 のベースに電流Iが供給されて
トランジスタQ1 がオン状態となる。トランジスタQ1
がオン状態となると、トランジスタQ2 のベースが、基
準電圧(=1.5V)VREF に接続されているため、抵
抗素子R1 にかかる電圧は一定となり、抵抗素子R1 に
は定電流I1 が流れるようになる。
あらかじめ設定された第1のレベルV1 より低いとき
(V1 >VG1 )、トランジスタQ2 のコレクタ電流I
2 はI 2 =I1 となる。ここで、抵抗素子R2 の抵抗値
が十分大きく、抵抗素子R2 に流れる電流を無視して、
トランジスタP1 のHFEがβ1 とすると、図2に示す
ように、電流(β1 ×I2 )がトランジスタQ3 のベー
スに供給される。その結果、出力端レベルVG1 は高速
に上昇する。
具体的には第1のレベルV1 (またはそれ以上)になる
と、トランジスタQ3 へのベース電流の供給は停止し、
ダイオードD1 ,D2 およびトランジスタP2 に電流
(β1 ×I2 )が流れだす。この電流(β1 ×I2 )
は、トランジスタP2 のコレクタを経て、フィードバッ
ク電流IFBとしてトランジスタQ1 および抵抗素子R1
からなる定電流源に流れ込む。
電流源となっているため、トランジスタQ2 , P2 のH
FEが十分に大きく、トランジスタQ2 , P2 のベース
電流を無視できるとすると、フィードバック電流IFBに
よりトランジスタQ2 のエミッタ電流は、I1 →{I1
/(β1 +1)}となる。また、図2に示すように、ト
ランジスタP1 のコレクタ電源電流は、(β1 ×I1 )
→{(β1 ×I1 )/(β1 +1)}となる。したがっ
て、下記(1) 式に示すように、本回路においては、高速
性を確保しながら定常状態では過渡状態に比べ(β1 ×
I1 )の電源電流を削減することができる。 I1 +(β1 ×I1 )−I1 =β1 ×I1 …(1)
ハイレベルをNMOSトランジスタNTのゲートに供給
する回路において、トランジスタQ1 および抵抗素子R
1 からなる定電流源と、定電流源による電流を増幅して
出力トランジスタQ3 のベースに供給するトランジスタ
P1 と、出力トランジスタQ3 の出力側レベルが第1の
レベルV1 以上に上昇した後は、出力トランジスタQ3
のベースへの供給電流を定電流源にフィードバックさ
せ、トランジスタP1 のコレクタ電流を減少させるよう
にしたので、低消費電力化を図れ、ひいては高速化を図
れる利点がある。
施例を示す回路図であり、本回路もハイレベルの出力を
供給する回路を示している。本実施例が上記実施例1と
異なる点は、出力トランジスタQ3 のベース電流供給回
路を、複数のpnp型トランジスタを用いたカレントミ
ラー回路MR1 により構成したことにある。
ように、pnp型トランジスタP1A、P1Nおよび抵抗素
子R3 により構成されている。pnp型トランジスタP
1NはN個のpnp型トランジスタP1Bの各ベース同士、
各エミッタ同士並びに各コレクタ同士が接続されて構成
されている。トランジスタP1Aのエミッタは電源電圧V
CCに接続され、コレクタはトランジスタQ2 のコレクタ
に接続され、ベースは抵抗素子R3 を介してコレクタ並
びにN個のトランジスタP1Bのベースに接続されてい
る。N個のトランジスタP1Bは、エミッタ同士の接続中
点が電源電圧VCCに接続され、コレクタ同士の接続中点
がダイオードD1 のアノードおよび出力トランジスタQ
3 のベースに接続されている。
ントロール回路10によってオンにされたときの出力ト
ランジスタQ3 のベースに供給される電流は、トランジ
スタP1A、P1NのHFEが充分に大きく、両トランジス
タのベース電流を無視し、トランジスタQ1 と抵抗素子
R1 で構成される定電流源に流れる電流をI1 とすると
(N×I1 )となる。ここで、出力端レベルVG1 が第
1のレベルV1 以上になると、電流(N×I 1 )はダイ
オードD1 ,D2 並びにトランジスタP2 を介し、フィ
ードバック電流IFBとして定電流源に流れ込む。このと
き、フィードバック電流IFBによりトランジスタQ2 の
エミッタ電流はI1 →I1 /(N+1)と変化する。ま
た、トランジスタP1Nのコレクタ電流は、(N×I1 )
→(N×I1 )/(N+1)となる。したがって、本回
路においては、高速性を確保しながら定常状態では過渡
状態に比べ(N×I1 )の電源電流を削減することがで
きる。
も、回路面積が多少大きくなるが、上記第1の実施例と
同様の効果、すなわち、低消費電力化および高速化を図
れるという効果を得ることができる。
施例を示す回路図であり、本回路はローレベルの出力を
供給する回路を示している。図4において、10はコン
トロール回路、Q11,Q12A ,Q12B ,Q13,Q14はn
pn型トランジスタ、MR12はカレントミラー回路、I
BSは基準電流源、R 11は抵抗素子、DS11はショットキ
ーダイオード、NTはNMOSトランジスタをそれぞれ
示している。
ランジスタQ12A およびQ12K により構成されている。
npn型トランジスタQ12K はK個のnpn型トランジ
スタQ12B の各ベース同士、各エミッタ同士並びに各コ
レクタ同士が接続されて構成され、トランジスタQ12A
のベースとK個のトランジスタQ12B のベースとが接続
されている。
について説明する。トランジスタQ11のベースはコント
ロール回路10の出力端に接続され、エミッタは接地さ
れ、コレクタはカレントミラー回路MR12のトランジス
タQ12A とQ12K とのベース同士の接続中点に接続され
ている。
Q12A のエミッタはK個のトランジスタQ12B のエミッ
タ同士の接続中点に接続され、これらエミッタ同士の接
続中点はトランジスタQ13のベースに接続されている。
トランジスタQ12A のベースとコレクタとは接続され、
これらの接続中点は基準電流源IBSを介して電源電圧V
CCに接続されている。さらに、K個のトランジスタQ
12B のコレクタ同士の接続中点は電源電圧VCCに接続さ
れている。各トランジスタQ12B のベースはトランジス
タQ14のベースおよびコレクタに接続されているととも
に、抵抗素子R11を介してトランジスタQ13のベースに
接続されている。
コレクタは本回路の出力端TOUT に接続され、この出力
端TOUT がNMOSトランジスタNTのゲートに接続さ
れている。トランジスタQ14のエミッタはショットキー
ダイオードDS11のアノードに接続され、ショットキー
ダイオードDS11のカソードは出力端TOUT に接続され
ている。
カレントミラー回路MR12および基準電流源IBSにより
第2の定電流源が構成され、トランジスタQ13によりレ
ベル降下回路が構成され、トランジスタQ14およびショ
ットキーダイオードDS11により低レベル検出保持回路
が構成され、抵抗素子R11により微小電流供給回路が構
成されている。
図を用いて説明する。出力端TOUT をローレベルに設定
する場合には、コントロール回路10の出力がローレベ
ルに設定され、トランジスタQ11のベースに電流は供給
されない。その結果、トランジスタQ11がオフ状態とな
る。このとき、出力端レベルVG2 が第2のレベル
V2 、たとえば約0.2V以上のときは、常温における
トランジスタQ14の順方向電圧VF =0.7Vおよびシ
ョットキーダイオードDS11の順方向電圧VF =0.5
Vを加えた約1.2V以下の電圧が出力端TOUT とトラ
ンジスタQ14のベースとの間にあることから、基準電流
源IBSによる基準電流IB はカレントミラー回路MR12
のトランジスタQ 12B のベースからトランジスタQ14の
ベースに向かって流れない。トランジスタQ12A および
Q12K のベース電流および高抵抗素子R11に流れる電流
を無視すると、トランジスタQ12A とトランジスタQ
12K のエミッタサイズの比が1:Kであるので、基準電
流源IBSによる基準電流IB が(1+K)倍された電流
{(1+K)×IB }がトランジスタQ13のベースに供
給される。その結果、トランジスタQ13はオン状態とな
り、出力端TOUT は接地に接続されることになり、出力
端レベルVG2 は急速に0.2V以下まで下降する。
ベルまで降下すると、トランジスタQ14およびショット
キーダイオードDS11を通して、基準電流源IBSから出
力端TOUT に基準電流IB が流れるようになり、カレン
トミラー回路MR 12 のトランジスタQ12A およびQ12K
はオフ状態になる。したがって、トランジスタQ13のベ
ースへの電流{(1+K)×IB }の供給が停止され
る。しかし、このとき、高抵抗素子R11を通して微小電
流I11がトランジスタQ13のベースに供給され、出力端
レベルVG2 は安定したローレベルを保つ。
流れる電流を無視すると出力が変化する過渡状態では
{(1+K)×IB }の電流が出力トランジスタQ13の
ベースに供給されるが、出力端レベルVG2 が約0.2
V以下になると電源電流は{(1+K)×IB }→IB
となる。したがって、本回路においては、高速性を確保
しながら定常状態では過渡状態に比べ(K×IB )の電
源電流を削減することができる。
も、上記第1および第2の実施例と同様に、低消費電力
化および高速化を図れるという効果を得ることができ
る。
施例を示す回路図で、本回路もローレベルの出力を供給
する回路を示している。
えている。定電流源IBSをカレントミラー回路MR13と
トランジスタQ15と抵抗素子R12とで構成し、回路の動
作を制御するトランジスタQ11をトランジスタQ21,Q
22, Q23と抵抗素子R21, R22に変更し、トランジスタ
Q14と抵抗素子R11を削除している。また、ショットキ
ーダイオードDS11のアノードをトランジスタQ22のベ
ースに接続し、トランジスタQ13のベースをトランジス
タQ23のコレクタに接続している。
の出力がハイレベルの時、トランジスタQ21, Q23はオ
ン状態となり、トランジスタQ22, Q13はオフ状態とな
る。この時、トランジスタQ22がオフ状態なのでトラン
ジスタQ15に電流が流れず、カレントミラー回路M
R13,MR12は動作しない。ここで、コントロール回路
10の出力がローレベルに変化すると、トランジスタQ
21, Q23がオフ状態となり、トランジスタQ22, Q13が
オン状態となる。これにより、カレントミラー回路MR
13, MR12が動作し、トランジスタQ13のベースに電流
が供給されるので、トランジスタQ13は出力端TOUT か
ら接地に急速に電流を流すことができ、出力端レベルV
G2 はハイレベルからローレベルに急速に変化する。
との間にはダイオードDS11が接続されているので、出
力端レベルVG2 の下降に伴ってトランジスタQ22のベ
ース電位も下がる。出力端レベルVG2 が0.2V以下
になるとトランジスタQ22はオフ状態となり、カレント
ミラー回路MR13, MR12に電流が流れなくなる。この
時、トランジスタQ13のベースには、高抵抗の抵抗素子
R22による微小電流が供給され続けるのでトランジスタ
Q13はオン状態を保持し、出力端TOUT はローレベルの
定常状態に保たれる。
いても、上述した実施例3と同様の効果を得ることがで
きる。
施例を示す回路図で、本回路は図1のハイレベル供給回
路と図4のローレベル供給回路とを合成したハイレベル
およびローレベルの出力を供給する回路を示している。
ハイレベル供給回路のトランジスタQ1 のベースおよび
ローレベル供給回路のトランジスタQ11のベースに接続
し、かつ、ハイレベル供給回路のトランジスタQ3 のエ
ミッタと、ローレベル供給回路のトランジスタQ13のコ
レクタとショットキーダイオードDS11のカソードの接
続中点とを出力端TOUT としてNMOSトランジスタN
Tのゲートに接続して構成されている。
の出力レベルに応じて、ハイレベル供給回路の電流源と
ローレベル供給回路の電流源とが相補的に作動し、ハイ
レベル出力およびローレベル出力を得られるようになっ
ている。各々の回路における動作は上述した動作と同様
であり、特にスイッチングレギュレータなどにおいて、
低消費電力、高速スイッチングは極めて有効である。す
なわち、スイッチングレギュレータコントローラ自体の
消費電力の多くは出力段で消費されるため、出力段の電
流を下げることは、スイッチングレギュレータの効率の
改善に大きく寄与する。
ッチング素子として,nチャネルのMOSトランジスタ
を例に説明したが、これに限定されるものではなく、p
チャネルのMOSトランジスタ、バイポーラトランジス
タ等に対しても本発明が適用できることはいうまでもな
い。
比較的、簡単な回路にて、低消費電力化を図れ、ひいて
は高速化を図れる。特に、スイッチングレギュレータコ
ントローラ自体の消費電力の多くは出力段で消費される
ため、出力段の電流を下げることはスイッチングレギュ
レータの効率の改善に大きく寄与する。
の第1の実施例を示す回路図である。
の第2の実施例を示す回路図である。
の第3の実施例を示す回路図である。
の第4の実施例を示す回路図である。
回路)の第5の実施例を示す回路図である。
る。
である。
n型トランジスタ P1 ,P2 はpnp型トランジスタ D1 ,D2 …ダイオード R1 ,R2 ,R3 ,R11,R12…抵抗素子 VCC…電源電圧 VREF …基準電圧 NT…スイッチング素子としてのNMOSトランジスタ IBS…基準電流源 DS11…ショットキーダイオード
Claims (9)
- 【請求項1】第1の電流と当該第1の電流よりも大きく
かつ上記第1の電流に比例した第2の電流とを供給する
電流供給回路と、 出力端子の電圧が所定の電圧値よりも低いときに上記第
2の電流に応じた出力電流を上記出力端子に供給する出
力トランジスタと、 上記電流供給回路と上記出力トランジスタとに接続さ
れ、制御信号に応答して上記電流供給回路を起動すると
共に上記電流供給回路から流入する上記第1の電流と上
記第2の電流との加算電流が一定になるように上記第1
の電流と上記第2の電流とを制御する電流制御回路と、 を有し、 上記出力端子の電圧が所定の電圧値よりも低いときには
上記第1の電流のみが上記電流制御回路に流入し、上記
出力端子の電圧が所定の電圧よりも高いときには上記第
1の電流と上記第2の電流とが上記電流制御回路に流入
する駆動回路。 - 【請求項2】上記出力トランジスタと上記電流制御回路
との間に接続され、上記出力端子の電圧値を調整するた
めの出力レベル調整回路を有する請求項1に記載の駆動
回路。 - 【請求項3】上記出力レベル調整回路が直列に接続され
た複数のダイオード回路を有する請求項2に記載の駆動
回路。 - 【請求項4】上記電流供給回路がカレントミラー型の電
流源を有する請求項1、2又は3に記載の駆動回路。 - 【請求項5】上記電流制御回路が、上記第1の電流が流
入する第1のトランジスタと、上記第2の電流が流入す
る第2のトランジスタと、上記制御信号に応答して導通
又は非導通状態となるスイッチングトランジスタと、上
記第1のトランジスタと上記第2のトランジスタとの接
続中点と上記スイッチングトランジスタとの間に接続さ
れた抵抗素子とを有し、上記第1及び第2のトランジス
タの制御端子に基準電圧が印加される請求項1、2、3
又は4に記載の駆動回路。 - 【請求項6】入力電流を増幅した第1の電流を供給する
第1の電流供給回路と、 上記第1の電流に応じた出力電流を出力端子から引き込
む出力トランジスタと、 制御信号に応答して上記第1の電流供給回路を起動する
スイッチングトランジスタと、 上記第1の電流供給回路と上記出力端子との間に接続さ
れ、上記出力端子の電圧が所定の電圧値よりも低くなる
と上記第1の電流供給回路から上記出力トランジスタへ
の上記第1の電流の供給を停止させる電圧検出回路と、 上記第1の電流供給回路と上記電圧検出回路との接続中
点と上記出力トランジスタの制御端子との間に接続さ
れ、当該制御端子に電流を供給する第2の電流供給回路
と、 を有する駆動回路。 - 【請求項7】上記第1の電流供給回路がカレントミラー
型の電流源を有し、上記出力トランジスタの制御端子が
上記カレントミラー型の電流源を構成するトランジスタ
の電流出力端子に接続され、上記スイッチングトランジ
スタが上記カレントミラー型の電流源を構成するトラン
ジスタの制御端子に接続され、上記電圧検出回路が上記
カレントミラー型の電流源を構成するトランジスタの制
御端子と上記出力端子との間に接続され、上記第2の電
流供給回路が上記カレントミラー型の電流源を構成する
トランジスタの制御端子と上記出力トランジスタの制御
端子との間に接続される請求項6に記載の駆動回路。 - 【請求項8】上記電圧検出回路が直列に接続された複数
のダイオード回路を有し、上記第2の電流供給回路が抵
抗素子を有する請求項6又は7に記載の駆動回路。 - 【請求項9】上記複数のダイオード回路がダイオード接
続されたトランジスタとショットキーダイオードとを有
する請求項8に記載の駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11057393A JP3332991B2 (ja) | 1993-05-12 | 1993-05-12 | 駆動回路 |
US08/241,875 US5939907A (en) | 1993-05-12 | 1994-05-12 | Low power, high speed driving circuit for driving switching elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11057393A JP3332991B2 (ja) | 1993-05-12 | 1993-05-12 | 駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06326580A JPH06326580A (ja) | 1994-11-25 |
JP3332991B2 true JP3332991B2 (ja) | 2002-10-07 |
Family
ID=14539266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11057393A Expired - Fee Related JP3332991B2 (ja) | 1993-05-12 | 1993-05-12 | 駆動回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5939907A (ja) |
JP (1) | JP3332991B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19704089C2 (de) * | 1997-02-04 | 1999-02-11 | Deutsch Zentr Luft & Raumfahrt | Verfahren zur Steuerung eines Zerhacker(Chopper)-Treibers und Schaltungsanordnung zur Durchführung des Verfahrens |
DE19855054A1 (de) * | 1998-11-28 | 2000-05-31 | E G O Control Systems Gmbh & C | Schaltungseinrichtung für einen elektronischen Leistungsschalter |
EP1157389B1 (en) * | 1999-12-24 | 2008-10-22 | Nxp B.V. | Double input buffer for track-and-hold amplifier |
US7123060B1 (en) * | 2005-03-31 | 2006-10-17 | Aimtron Technology Corp. | Drive circuit for a switching element |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02117211A (ja) * | 1988-10-27 | 1990-05-01 | Fujitsu Ltd | 半導体装置 |
-
1993
- 1993-05-12 JP JP11057393A patent/JP3332991B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-12 US US08/241,875 patent/US5939907A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06326580A (ja) | 1994-11-25 |
US5939907A (en) | 1999-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4808907A (en) | Current regulator and method | |
US20050253642A1 (en) | One way conductor | |
US4063147A (en) | Stabilized power supply circuit | |
JPH03185916A (ja) | パワーfet用適応ゲート充電回路 | |
US4429270A (en) | Switched current source for sourcing current to and sinking current from an output node | |
JP3332991B2 (ja) | 駆動回路 | |
US6717968B2 (en) | Laser drive device | |
US9774321B1 (en) | One-direction conduction devices | |
JPH0720720U (ja) | トーテムポールトランジスタ出力段回路 | |
EP0391055A2 (en) | Output stage for an operational amplifier | |
EP0199381A1 (en) | Amplifier arrangement | |
JPH0732362B2 (ja) | Ttl型ゲート用可変スピードアツプ回路 | |
US4103220A (en) | Low dissipation voltage regulator | |
US20030042982A1 (en) | Operational amplifier | |
JPH07321621A (ja) | 半導体集積回路 | |
US5764105A (en) | Push-pull output circuit method | |
JP2830578B2 (ja) | 定電流発生回路 | |
EP0504559B1 (en) | Clamping circuit | |
US4259599A (en) | Complementary transistor switching circuit | |
JP2815434B2 (ja) | 出力回路装置 | |
US4508979A (en) | Single-ended push-pull circuit having a small through-current | |
US5850158A (en) | Actively regulated totem pole TTL output stage | |
US6154063A (en) | Class AB emitter follower buffers | |
JP3380308B2 (ja) | 光半導体リレー装置 | |
JP3297256B2 (ja) | 高速スイッチング回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |