KR930009874B1 - 복합영상신호 발생회로 - Google Patents

복합영상신호 발생회로 Download PDF

Info

Publication number
KR930009874B1
KR930009874B1 KR1019900006562A KR900006562A KR930009874B1 KR 930009874 B1 KR930009874 B1 KR 930009874B1 KR 1019900006562 A KR1019900006562 A KR 1019900006562A KR 900006562 A KR900006562 A KR 900006562A KR 930009874 B1 KR930009874 B1 KR 930009874B1
Authority
KR
South Korea
Prior art keywords
signal
output
transistor
transistors
current
Prior art date
Application number
KR1019900006562A
Other languages
English (en)
Other versions
KR910021160A (ko
Inventor
소명진
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900006562A priority Critical patent/KR930009874B1/ko
Publication of KR910021160A publication Critical patent/KR910021160A/ko
Application granted granted Critical
Publication of KR930009874B1 publication Critical patent/KR930009874B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268Signal distribution or switching

Abstract

내용 없음.

Description

복합영상신호 발생회로
제 1 도는 일반적인 복합영상신호 발생회로도.
제 2a~d 도는 제 1 도 각부의 파형도.
제 3 도의 본 발명의 복합영상신호 발생회로도.
제 4a 도는 제 3 도에서 트랜지스터 (Q25)의 출력파형도이고, (b)는 복합영상신호에 대한 파형도.
제 5 도는 본 발명의 일실시예시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 멀티플렉서 2 : 제1반전증폭기
3 : 제2반전증폭기 4 : 출력버퍼
Q21-Q27, Q31, Q32 : 트랜지스터 D21, D22 : 다이오드
R21-R25 : 저항
본 발명은 복합영상신호 발생에 관한 것으로, 특히 스위칭속도가 빠르고, 안정된 상태로 동작하며 집적화에 용이하도록 한 복합영상신호 발생회로에 관한 것이다.
제 1 도는 일반적인 복합영상신호 발생회로도로서 이에 도시한 바와같이, 영상신호입력단자(VS)가 트랜지스터(Q5)와 차동결합된 트랜지스터(Q4)의 베이스 및 트랜지스터(Q3)의 콜렉터에 공통접속되고, 저항(R7, R8)의 접속점이 트랜지스터(Q6)의 베이스에 접속되며, 바이어스전압(VB)이 인가되는 상기 트랜지스터(Q5)의 베이스측이 다이오드(D1) 및 상기 트랜지스터(Q6)를 통해 접지되고, 베이스측이 블랭킹신호 입력 단자(BS)에 접속된 트랜지스터(Q2)의 콜렉터가 상기 트랜지스터(Q3)의 베이스측에 접속되며, 베이스측이 동기신호입력단자(Syn)에 접속된 트랜지스터(Q1)의 콜렉터가 저항(R5)을 통해 상기 트랜지스터(Q4, Q5)의 콜렉터, 트랜지스터(Q7)의 베이스 및 저항(R9)에 공통 접속되고, 상기 트랜지스터(Q7)의 에미터가 복합영상신호 출력단자(CVS)에 접속되어 구성되었다.
이와같이 구성된 회로에 있어서, 제 2b 도에서와 같이 블랭킹신호(BS)가 고전위일때 트랜지스터(Q2)가 온됨에 따라 트랜지스터(Q3)의 베이스에 저전위가 인가되어 그 트랜지스터(Q3)가 오프되고, 이로 인하여 제 2a 도와 같은 영상신호(VS)가 트랜지스터(Q4)의 베이스측에 인가되는데, 이때, 트랜지스터(Q5)의 바이어스전압(VB)이 저항(R10), 다이오드(D1) 및 트랜지스터(Q6)를 통해 접지로 흐르고 있어 트랜지스터(Q6)의 포화전압이 공급되며, 이에따라 트랜지스터(Q7)는 상기 영상신호(VS)에 의해 바이어스되므로 그의 에미터에는 제 2d 도에서와 같이 상기 영상신호(VS)가 반전되어 복합영상신호(CVS)로 출력된다.
그런데, 제 2b 도에서와 같이 블랭킹신호(BS)가 저전위일때는 상기 트랜지스터(Q2)가 오프됨에 따라 트랜지스터(Q3)가 온되어 상기 트랜지스터(Q4)가 오프되는 반면 트랜지스터(Q5)가 온되고, 이로 인하여 상기의 영상신호(VS)는 차단되며, 이때 동기신호(Syn)가 고전위이면 트랜지스터(Q1)가 온되어 저항(R5, R9)이 트랜지스터(Q4, Q5)의 부하로 작용하지만 그 블랭킹신호(BS)가 저전위일때는 상기 트랜지스터(Q1)가 오프되므로 상기 저항(R5)이 더이상 트랜지스터(Q4, Q5)의 부하로 작용하지 않아 결국 상기 블랭킹신호(RS) 및 동기신호(Syn)의 저전위 영역에서의 제 2d 도에서와 같이 복합영상신호(CVS)의 귀선소거신호 및 수평동기신호가 생성되게 된다.
그러나 이와같은 종래의 회로에 있어서는 대부분의 트랜지스터가 포화된 상태로 동작하여 스피드가 늦어질 뿐만 아니라 포화전압이 일정하지 않을 경우 회로동작이 불안정하게 되며, 트랜지스터를 포화상태로 하기 위해 상당량의 바이어스전류를 필요로 하는 등의 문제점이 있었다.
본 발명은 이와같은 문제점을 해결하기 위하여 동작속도가 빠르고, 안정된 상태로 동작하며, 집적화의 용이실시가 가능한 복합 영상신호 발생회로를 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.
제 3 도는 본 발명의 복합영상신호 발생회로도로서 이에 도시한 바와같이, 차동결합 트랜지스터로 각기 구성된 제 1, 2선택단(1A), (1B)의 일측입력으로 각각 공급되는 블랭킹신호(BS)에 의해 영상신호(VS)나 동기신호(Syn)를 선택적으로 받아들이는 멀티플렉서(1)와 상기 멀티플렉서(1)의 제 1선택단(1A) 또는 제 2선택단(1B)에서 출력되는 신호를 반전증폭하는 제 1반전증폭부(2)와, 상기 제 1반전증폭부(2)에서 동기신호(Syn)가 출력될때 블랭킹신호(BS)의 제어를 받아 저항값을 변화시킴으로써 그 동기신호(Syn)의 직류레벨을 상승시키는 제 2반전 증폭부(3)로 구성하였다.
제 4a 도는 제 3트랜지스터(Q25)의 콜렉터에 출력되는 파형을 보인 것이고, (b)는 본 발명에 의해 최종적으로 발생되는 복합영상신호(CVS)를 보인 것이며, 제 5 도는 본 발명의 일실시예시도로서 이와같이 구성된 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
정, 부극성 블랭킹 신호단자(BS+), (BS-)에 고전위, 저전위가 각각 입력되면 제 2, 3트랜지스터(Q22, Q23)가 온되는 반면 제 1, 4트랜지스터(Q21, Q24)가 오프되므로 동기신호(Syn)가 차단되고, 이때 상기 제 2트랜지스터(Q22)의 에미터전압이 제 3트랜지스터(Q23)의 에미터 전압보다 높아 제 1다이오드(D21)가 오프되는 것과는 달리 제 2다이오드(D22)가 온되므로 상기 제 3트랜지스터(Q23)의 베이스에 인가되는 영상신호(VS)에 의해 제 5트랜지스터(Q25)의 바이어스전압(VB)이 결정되고, 이에따라 제 5트랜지스터(Q25)의 콜렉터에 제 4a 도와 같은 신호가 출력되며, 이는 다시 제 6트랜지스터(Q26)의 바이어스 전압으로 작용하여 이에따른 제 6트랜지스터(Q26)의 에미터 출력전압이 복합영상신호(CVS)로 출력되는데, 이때, 제 7트랜지스터(Q27)가 온되어 있는 상태이므로 저항(R24)과 저항(R24)이 병렬접속되고, 그들의 저항값이 서로 같다면 합성저항값이 그 저항(R25) 값보다 낮게 되어 결국, 상기 복합영상신호(CVS)의 직류레벨이 낮아지게 된다.
한편, 블랭킹신호(BS)의 저전위 구간에서는 상기 정, 부극성 블랭캥신호단자(BS+), (BS-)에 저전위, 고전위가 각각 인가되므로 상기 제 1, 4트랜지스터(Q21, Q24)가 온되는 반면 제 2, 3트랜지스터(Q22, Q23)가 오프된다.
이로 인하여 상기 영상신호(VS)가 차단됨과 아울러, 동기신호(Syn)에 의해 출력되는 상기 제 1트랜지스터(Q21)의 에미터전압에 따라 제 5트랜지스터(Q25)의 바이어스전압(VB)이 결정되고, 다시 상기 제 5트랜지스터(Q25)의 콜렉터 전압에 의해 상기 제 6트랜지스터(Q26)가 온되는데, 이때 상기 정극성블랭킹신호단자(BS+)에 인가되는 저전위에 의해 제 7트랜지스터(Q27)가 오프되므로 상기 제 6트랜지스터(Q26)의 에미터출력전압의 직류레벨이 상승되고, 이 부분이 제 4b 도에서와 같이 복합영상신호(CVS)의 귀선소거신호구간 및 수평동기 신호 구간이 되는 것이다.
한편, 제 5 도는 본 발명의 일실시예도인데, 상기 제 3 도와 다른점은 정, 부극성 블랭킹신호(BS+), (BS-)로 트랜지스터(Q31), (Q32)를 제어하는 것에 의해 상기 차동결합된 제 1-4트랜지스터(Q21, Q22), (Q23, Q24)를 제어하는 것이고, 나머지 동작은 상기 3도의 동작과 동일하다.
이상에서 상세히 설명한 바와 같이 본 발명은 블랭킹신호를 이용하여 영상신호와 동기신호를 선택적으로 받아들이고, 그 블랭킹신호를 이용하여 동기신호를 추출함과 아울러 이때, 출력단의 저항을 병렬접속하여 그 동기신호의 직류성분을 상승시킴으로써 속도를 상승시키고, 집적화에 기여하고, 안정된 동작을 보장할 수 있는 효과가 있다.

Claims (12)

  1. 차동결합 트랜지스터로 각기 구성된 제 1, 2선택단(1A), (1B)의 일측입력으로 각각 공급되는 블랭킹신호(BS)에 의해 영상신호(VS)나 동기신호(Syn)를 선택적으로 받아들이는 멀티플렉서(1)와, 상기 멀티플렉서(1)의 제 1선택단(1A) 또는 제 2선택단(1B)에서 출력되는 신호를 반전증폭하는 제 1반전증폭부(2)와, 상기 제 1반전증폭부(2)에서 동기신호(Syn)가 출력될때 블랭킹신호(BS)의 제어를 받아 저항값을 변화시킴으로써 그 동기신호(Syn)의 직류레벨을 상승시키는 제 2반전증폭부(3)로 구성한 것을 특징으로 하는 복합영상신호 발생회로.
  2. 제 1 항에 있어서, 멀티플렉서(1)는 차동결합된 제 1, 2트랜지스터(Q21), (Q22)의 입력으로 각기 공급되는 블랭킹신호(BS), 동기신호(Syn)에 의해 발생되는 제 1 출력노드(N1)의 전류량을 조절하는 제 1선택단(1A)과, 차동결합된 제 3, 4트랜지스터(Q23), (Q24)의 입력으로 각기 공급되는 블랭킹신호(BS)의 반전신호, 영상신호(VS)에 의해 발생되는 제 2출력노드(N2)의 전류량을 조절하는 제 2선택단(1B)과, 상기 제 1, 2출력 노드(N1), (N2)의 전류를 각각 인출해주는 제 1, 2커렌트 소오스(2I11), (2I12)와, 상기 제 1, 2출력노드(N1), (N2)에 전류를 인가하는 제 3커렌트 소오스(I1)와, 상기 제 1, 2출력노드(N1), (N2)에 유입되는 전류의 량에 따라 상기 제 3커렌트 소오스(I1) 출력노드에서 멀티플렉서(1)의 출력을 인출하는 제 1, 2다이오드(D21), (D22)로 구성한 것을 특징으로 하는 복합영상신호 발생회로.
  3. 제 2 항에 있어서, 제 1선택단(1A)은 동기신호(Syn)를 베이스로 인가받는 제 1트랜지스터(Q21)와, 블랭킹신호(BS)를 베이스로 인가받는 제 2트랜지스터(Q22)를 기본 구성으로 하여 그 트랜지스터(Q21), (Q22)의 콜렉터는 전원단자(Vcc)에 공통접속하고, 에미터는 공통접속하여 구성한 것을 특징으로 하는 복합영상신호 발생회로.
  4. 제 2 항에 있어서, 제 2선택단(1B)은 영상신호(VS)를 베이스로 인가받는 제 3트랜지스터(Q23)와, 블랭킹신호(BS)의 반전된 신호를 베이스로 인가받는 제 4트랜지스터(Q24)를 기본 구성으로 하여 그 트랜지스터(Q23), (Q24)의 콜렉터는 전원단자(Vcc)에 공통접속하고, 에미터는 공통접속하여 구성한 것을 특징으로 하는 복합영상신호 발생회로.
  5. 제 2 항에 있어서, 제 1, 2커렌트 소오스(2I11), (2I12)는 상기 제 3 커렌트 소오스(I1)보다 많은 전류를 공급하는 것을 구성한 것을 특징으로 하는 복합영상신호 발생회로.
  6. 제 2 항에 있어서, 제 1, 2선택단(1A), (1B)에 사용되는 트랜지스터(Q21-Q24)는 NPN형 트랜지스터로 구성함을 특징으로 하는 복합영상신호 발생회로.
  7. 제 2 항에 있어서, 제 1, 2커렌트 소오스(2I11), (2I12)는 용량이 동일한 것으로 구성한 것을 특징으로 하는 복합영상신호 발생회로.
  8. 제 1 항에 있어서, 제 1반전 증폭부(2)는 상기 멀티플렉서(1)의 출력을 베이스로 공급받는 NPN트랜지스터(Q25)를 기본 구성으로 하여 그 트랜지스터(Q25)의 콜렉터는 저항(R21)을 통해 전원단자(Vcc)에 접속하고, 에미터는 제 4커렌트 소오스(I2)에 접속하여 구성한 것을 특징으로 하는 복합영상신호 발생회로.
  9. 제 1 항에 있어서, 제 1반전 증폭부(2)는 출력을 안정되게 출력시키기 위해 출력 버퍼(4)를 포함하여 구성한 것을 특징으로 하는 복합영상신호 발생회로.
  10. 제 12 항에 있어서, 출력 버퍼(4)는 상기 제 1반전 증폭부(2)의 출력을 베이스로 인가받는 NPN트랜지스터(Q26)를 기본 구성으로 하여 그의 콜렉터는 저항(R22)을 통해 전원단자(Vcc)에 접속하고, 에미터는 저항(R23)을 통해 제 2반전부(3)에 접속하여 구성한 것을 특징으로 하는 복합영상신호 발생회로.
  11. 제 1 항에 있어서, 제 2반전 증폭부(3)는 블랭킹신호(BS)를 베이스로 공급받는 NPN트랜지스터(Q27)를 기본구성으로 하여 그 트랜지스터(Q27)의 콜렉터는 상기 출력 버퍼(4)의 출력단에 접속함과 아울러, 그 접속점을 접지 저항(R25)에 접속하고, 에미터는 접지저항(R24)에 접속하여 구성한 것을 특징으로 하는 복합영상신호 발생회로.
  12. 제 14 항에 있어서, 저항(R25) 값이 저항(R24) 값보다 크게 설정된 것을 특징으로 하는 복합영상신호 발생회로.
KR1019900006562A 1990-05-09 1990-05-09 복합영상신호 발생회로 KR930009874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900006562A KR930009874B1 (ko) 1990-05-09 1990-05-09 복합영상신호 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900006562A KR930009874B1 (ko) 1990-05-09 1990-05-09 복합영상신호 발생회로

Publications (2)

Publication Number Publication Date
KR910021160A KR910021160A (ko) 1991-12-20
KR930009874B1 true KR930009874B1 (ko) 1993-10-12

Family

ID=19298828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006562A KR930009874B1 (ko) 1990-05-09 1990-05-09 복합영상신호 발생회로

Country Status (1)

Country Link
KR (1) KR930009874B1 (ko)

Also Published As

Publication number Publication date
KR910021160A (ko) 1991-12-20

Similar Documents

Publication Publication Date Title
JP3315748B2 (ja) 増幅回路
JPH0456404A (ja) 増幅装置
JPH01122201A (ja) 差動増幅器
US5341037A (en) Sample hold circuit, buffer circuit and sample hold apparatus using these circuits
JP3082690B2 (ja) 演算増幅回路
US4347531A (en) Circuit converting a pair of differential input signals to single-ended output signals
US4945263A (en) TTL to ECL/CML translator circuit with differential output
JP3162732B2 (ja) 増幅回路
KR930009874B1 (ko) 복합영상신호 발생회로
US4403200A (en) Output stage for operational amplifier
JPH1197774A (ja) 出力回路装置
JPH0462607B2 (ko)
JP3401084B2 (ja) ディジタルスイッチング段
EP0750392B1 (en) A high voltage operational amplifier
US4284912A (en) Switching circuits for differential amplifiers
US6559706B2 (en) Mixer circuitry
US5262688A (en) Operational amplifier circuit
JPS58103207A (ja) 増幅器の電源供給回路
US4954738A (en) Current source technology
JPH06169225A (ja) 電圧電流変換回路
US5606271A (en) Extreme level circuit
JPS6450603A (en) Current amplifying circuit
EP0399126B1 (en) Current source technology
US4499429A (en) Variable gain control circuit
US5302915A (en) Unity-gain, wide bandwidth, bipolar voltage follower with a very low input current

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee