JPH01122201A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH01122201A JPH01122201A JP62259418A JP25941887A JPH01122201A JP H01122201 A JPH01122201 A JP H01122201A JP 62259418 A JP62259418 A JP 62259418A JP 25941887 A JP25941887 A JP 25941887A JP H01122201 A JPH01122201 A JP H01122201A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- differential amplifier
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 5
- 230000010355 oscillation Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000009738 saturating Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動増幅器、特に１対の帰還型トランジスタ増
幅器間に利得設定抵抗を接続する型式の増幅器に関する
。
幅器間に利得設定抵抗を接続する型式の増幅器に関する
。
〔従来の技術及び発明が解決しようとする問題点〕単位
利得（増幅度−１）のバッファ増幅入力段を有するモノ
リシック差動増幅器は高周波差動入力信号を高い同相信
号除去比（ＣＭＲＩυで正確に増幅するのみならず、高
入力インピーダンス、低ノイズレベル、低電圧オフセッ
ト及び比較的低電源電圧及び電流で動作するので、特に
オシロスコープ等の電子計測器用として有用である。
利得（増幅度−１）のバッファ増幅入力段を有するモノ
リシック差動増幅器は高周波差動入力信号を高い同相信
号除去比（ＣＭＲＩυで正確に増幅するのみならず、高
入力インピーダンス、低ノイズレベル、低電圧オフセッ
ト及び比較的低電源電圧及び電流で動作するので、特に
オシロスコープ等の電子計測器用として有用である。
この種の増幅器は他の多くの増幅器と同様に伝達関数が
路線形である有限のダイナミック動作範囲、即ら「入力
ウィンド」を有する。この増幅器を用いて、電圧励振が
この入力ウィンドを超える大きな入力信号を測定する場
合には問題が仕じる。
路線形である有限のダイナミック動作範囲、即ら「入力
ウィンド」を有する。この増幅器を用いて、電圧励振が
この入力ウィンドを超える大きな入力信号を測定する場
合には問題が仕じる。
その理由は、増幅器がこの通常動作範囲外の非線形領域
に駆動されると、そこに使用するトランジスタを飽和又
は過負荷状態にすることとなる為である。この過負荷状
態による不平衡動作の為に、使用するトランジスタの中
に異なる発熱を生じることとなる。
に駆動されると、そこに使用するトランジスタを飽和又
は過負荷状態にすることとなる為である。この過負荷状
態による不平衡動作の為に、使用するトランジスタの中
に異なる発熱を生じることとなる。
その結果、過負荷１に態の非線形動作状態からの復帰が
寄生インピーダンスの充放電による遅延を生じるのみな
らず、熱変化により、熱平衡が復帰する迄の間波形（出
力）歪を生じることとなる。
寄生インピーダンスの充放電による遅延を生じるのみな
らず、熱変化により、熱平衡が復帰する迄の間波形（出
力）歪を生じることとなる。
斯る問題を解決する有効な周知手段はない。
従って、本発明の１つの目的は過負荷状態から線形動作
状態へ最小遅延時間で復帰する差動増幅器を提供するこ
とである。
状態へ最小遅延時間で復帰する差動増幅器を提供するこ
とである。
本発明の他の目的は低い動作電源電圧及び少ない回路素
子を用いて過負荷復帰を改傅する差動増幅器を提供する
ことである。
子を用いて過負荷復帰を改傅する差動増幅器を提供する
ことである。
本発明の別の目的はオシロスコープの水平増幅器でＭＡ
Ｇ （拡大）を行う為の回路に好適な差動増幅器を提供
することである。
Ｇ （拡大）を行う為の回路に好適な差動増幅器を提供
することである。
本発明の差動増幅器は１対の単位利得バッファ増幅器入
力段を有し、差動増幅器が線形動作範囲のとき動作する
内側のバッファ増幅器トランジスタのベース・コレクタ
間に一次帰還路を含んでいる。内側のバッファ増幅器ト
ランジスタのベース・コレクタ間には更に二次帰還路が
設けられ、過負荷時の内側バッファ増幅器トランジスタ
のコレクタ・ベースを制御して飽和を阻止する。これら
帰還路は半導体接合のみを使用するので、発熱及び負荷
効果を最小とするのみならず、過負荷状態からの回復を
早める。
力段を有し、差動増幅器が線形動作範囲のとき動作する
内側のバッファ増幅器トランジスタのベース・コレクタ
間に一次帰還路を含んでいる。内側のバッファ増幅器ト
ランジスタのベース・コレクタ間には更に二次帰還路が
設けられ、過負荷時の内側バッファ増幅器トランジスタ
のコレクタ・ベースを制御して飽和を阻止する。これら
帰還路は半導体接合のみを使用するので、発熱及び負荷
効果を最小とするのみならず、過負荷状態からの回復を
早める。
第１図は本発明による差動増幅器の好適一実施例の回路
図を示す。この差動増幅器は左半分（１０）と右半分（
１２）を有する。左半分（１０）は単位利得バッファ増
幅器であり、１対のエミッタ結合トランジスタＱＩ
Ｑ２とトランジスタＱ２のコレクタ・ベース間に結合さ
れたダーリントン接続のトランジスタ対Ｑ３ Ｑ＜よ
り構成されている。
図を示す。この差動増幅器は左半分（１０）と右半分（
１２）を有する。左半分（１０）は単位利得バッファ増
幅器であり、１対のエミッタ結合トランジスタＱＩ
Ｑ２とトランジスタＱ２のコレクタ・ベース間に結合さ
れたダーリントン接続のトランジスタ対Ｑ３ Ｑ＜よ
り構成されている。
トランジスタＱＩ Ｑ２のエミッタは定電流源（１４
）を介して適当な負電源−ＶＥＥに接続され、この電流
源（１４）の大きさは２１Ｒであり、定常状態では両ト
ランジスタＱＩ Ｑ２に等しく分流される。トランジス
タＱ１のコレクタは適当な正電圧Ｈ＋ｙに接続され、他
方トランジスタＱ２のコレクタはトランジスタＱ〕のベ
ースに接続される以外に負荷抵抗（１６）を介して正電
圧源＋ＶＣＣに接続される。トランジスタＱ１のベース
は入力端子（１８）に接続される。トランジスタＱ→の
エミッタは第１ダイオード対ＤＩ Ｄ２を介してトラ
ンジスタＱ２のベースに接続し、トランジスタＱ］のエ
ミッタは第２ダイオード対Ｄ３ Ｄ４を介してトラン
ジスタＱ２のベースに接続する。これらダイオードの動
作及びスイッチングについては後述する。定電流源（２
０）がダイオードＤ２−Ｄ４のアノードに接続されると
共にトランジスタＱ２のベースに接続され、−万雷流源
（２２）がダイオードＤ３ Ｄ４のカソードに接続され
ている。
）を介して適当な負電源−ＶＥＥに接続され、この電流
源（１４）の大きさは２１Ｒであり、定常状態では両ト
ランジスタＱＩ Ｑ２に等しく分流される。トランジス
タＱ１のコレクタは適当な正電圧Ｈ＋ｙに接続され、他
方トランジスタＱ２のコレクタはトランジスタＱ〕のベ
ースに接続される以外に負荷抵抗（１６）を介して正電
圧源＋ＶＣＣに接続される。トランジスタＱ１のベース
は入力端子（１８）に接続される。トランジスタＱ→の
エミッタは第１ダイオード対ＤＩ Ｄ２を介してトラ
ンジスタＱ２のベースに接続し、トランジスタＱ］のエ
ミッタは第２ダイオード対Ｄ３ Ｄ４を介してトラン
ジスタＱ２のベースに接続する。これらダイオードの動
作及びスイッチングについては後述する。定電流源（２
０）がダイオードＤ２−Ｄ４のアノードに接続されると
共にトランジスタＱ２のベースに接続され、−万雷流源
（２２）がダイオードＤ３ Ｄ４のカソードに接続され
ている。
同様に、差動増幅器の右半分（１２）はエミッタ結合ト
ランジスタ対Ｑ５ ＱＧとトランジスタＱ５のコレク
タ・ベース間に結合されたダーリントン接続トランジス
タ対Ｑ？−〇、Ｉとより構成される単位利得バッファ入
力増幅器を含んでいる。
ランジスタ対Ｑ５ ＱＧとトランジスタＱ５のコレク
タ・ベース間に結合されたダーリントン接続トランジス
タ対Ｑ？−〇、Ｉとより構成される単位利得バッファ入
力増幅器を含んでいる。
トランジスタＱｓ ＱｓのエミッタはトランジスタＱ
？ Ｑｅ間で等しく分流される電流２１Ｂを流す定電
流源（２４）に接続されている。トランジスタＱ６のコ
レクタは正電源＋■に接続され、トランジスタＱ５のコ
レクタはトランジスタＱ７のベースに接続される以外に
負向抵抗（２６）を介して正電圧源＋ＶＣＣに結合され
る。トランジスタＱ６のベースは入力端子（２８）に接
続されている。
？ Ｑｅ間で等しく分流される電流２１Ｂを流す定電
流源（２４）に接続されている。トランジスタＱ６のコ
レクタは正電源＋■に接続され、トランジスタＱ５のコ
レクタはトランジスタＱ７のベースに接続される以外に
負向抵抗（２６）を介して正電圧源＋ＶＣＣに結合され
る。トランジスタＱ６のベースは入力端子（２８）に接
続されている。
トランジスタＱ８のエミッタは第３ダイオード対Ｄｓ
Ｄｓを介してトランジスタＱ５のベースに接続され、
トランジスタＱ７のエミッタは第４ダイオード対Ｄｖ
Ｄ＠を介してトランジスタＱ５のベースに接続される
。電流源（３０）がダイオードＤｓ Ｄａのアノード
とトランジスタＱ５のベースに接続され、他方電流源（
３２）がダイオードＤｒ−Ｄ８のカソードに接続されて
いる。
Ｄｓを介してトランジスタＱ５のベースに接続され、
トランジスタＱ７のエミッタは第４ダイオード対Ｄｖ
Ｄ＠を介してトランジスタＱ５のベースに接続される
。電流源（３０）がダイオードＤｓ Ｄａのアノード
とトランジスタＱ５のベースに接続され、他方電流源（
３２）がダイオードＤｒ−Ｄ８のカソードに接続されて
いる。
差動増幅器の左右半分（１０） −（１２）の出力間、
即ちトランジスタＱ４ Ｑｅのエミッタ間は抵抗（４
０） −（４２）の直列回路を介して結合されている。
即ちトランジスタＱ４ Ｑｅのエミッタ間は抵抗（４
０） −（４２）の直列回路を介して結合されている。
抵抗（４０） −（４２）の接続中点には大きさ２１ｇ
の電流源（４４）が接続され、この電流を抵抗（４０）
、 （４２）を介してトランジスタＱ４ 。
の電流源（４４）が接続され、この電流を抵抗（４０）
、 （４２）を介してトランジスタＱ４ 。
Ｑ８のエミッタに振り分ける。尚、この′ｒ型回路構造
は単に設計上の選択にすぎず、抵抗（４０） 。
は単に設計上の選択にすぎず、抵抗（４０） 。
（４２）と電流源（４４）は単一抵抗と両端に接続され
た１対の電流源に置換することが可能である。
た１対の電流源に置換することが可能である。
差動増幅器の通常動作下では、入力信号ＶＩＮが入力端
子（１８） −（２Ｂ）に印加され、トランジスタＱ２
ＱＳのベースに伝達され、これを抵抗（４０） −
（４２）の両端に印加して信号電流Ｉｓを生じ、これが
トランジスタＱ→−Ｑ１１のコレクタを介して出力する
。両人力（１Ｂ） −（２Ｂ）が等しい電圧に平衡して
いると、電流源（４４）の電流２１Ｅが両抵抗（４０）
−（４２）に２等分されて、差動増幅器の両半分（１
０） −（１２）が等しく導通するので、信号電流ｔｓ
はＯとなる。信号電流■５は再入力端子（１８） −（
２Ｂ）の入力電圧が異なるときに生じる。
子（１８） −（２Ｂ）に印加され、トランジスタＱ２
ＱＳのベースに伝達され、これを抵抗（４０） −
（４２）の両端に印加して信号電流Ｉｓを生じ、これが
トランジスタＱ→−Ｑ１１のコレクタを介して出力する
。両人力（１Ｂ） −（２Ｂ）が等しい電圧に平衡して
いると、電流源（４４）の電流２１Ｅが両抵抗（４０）
−（４２）に２等分されて、差動増幅器の両半分（１
０） −（１２）が等しく導通するので、信号電流ｔｓ
はＯとなる。信号電流■５は再入力端子（１８） −（
２Ｂ）の入力電圧が異なるときに生じる。
動作メカニズムを完全に理解するため、当面差動増幅器
の左半分（ｌＯ）のみを検討する。微小信号を入力端子
（１８）に印加すると、トランジスタＱ１のエミッタ電
圧は入力信号電圧に追従し、トランジスタＱ２のコレク
タ電流に微小変化を生じさせ、よってトランジスタＱ３
のベース電圧を変化させる。この微小変化はトランジス
タＱ３−Ｑ４のエミッタフォロワ作用により、且つ導通
しているダイオードＤｓ Ｄ２によりトランジスタＱ
２のベースに戻す。回路内のすべての半導体接合（Ｑ３
Ｑ４のベース・エミッタ及びダイオード）に等しい
電圧降下が生じると仮定すると、ダイオードＤ３のカソ
ード電位は、トランジスタＱ４のエミッタ電位と等しく
、しかもトランジスタＱ２のベース電位と等しいので、
ダイオードＤ４はカットオフとなる。
の左半分（ｌＯ）のみを検討する。微小信号を入力端子
（１８）に印加すると、トランジスタＱ１のエミッタ電
圧は入力信号電圧に追従し、トランジスタＱ２のコレク
タ電流に微小変化を生じさせ、よってトランジスタＱ３
のベース電圧を変化させる。この微小変化はトランジス
タＱ３−Ｑ４のエミッタフォロワ作用により、且つ導通
しているダイオードＤｓ Ｄ２によりトランジスタＱ
２のベースに戻す。回路内のすべての半導体接合（Ｑ３
Ｑ４のベース・エミッタ及びダイオード）に等しい
電圧降下が生じると仮定すると、ダイオードＤ３のカソ
ード電位は、トランジスタＱ４のエミッタ電位と等しく
、しかもトランジスタＱ２のベース電位と等しいので、
ダイオードＤ４はカットオフとなる。
前述の通常動作状態では、差動増幅器の左半分（１０）
の回路は第２図のようによる。即ち、トランジスタＱ３
Ｑ４のベース・エミッタ接合及びダイオードＤＩ
Ｄ２は通常の線形動作状態下ではトランジスタＱ２のコ
レクタからベースへの主帰還路をなす。電流源（２０）
はダイオードＤ２を導通する為の定電流を供給し、電流
源（２２）はトランジスタＱ３の導通を保証する。
の回路は第２図のようによる。即ち、トランジスタＱ３
Ｑ４のベース・エミッタ接合及びダイオードＤＩ
Ｄ２は通常の線形動作状態下ではトランジスタＱ２のコ
レクタからベースへの主帰還路をなす。電流源（２０）
はダイオードＤ２を導通する為の定電流を供給し、電流
源（２２）はトランジスタＱ３の導通を保証する。
入力端子（１Ｂ）、即ちトランジスタＱ１のベースが他
の入力端子（２８）、即ちトランジスタＱεのベース電
位に対してＩｔＲ＋−と同等以上の大きな負の電圧励振
を行った場合につき検討する。この場合、電流源（４４
）の２１Ｅのすべてが抵抗（４２）を流れ、抵抗（４０
）には電流が流れない。
の入力端子（２８）、即ちトランジスタＱεのベース電
位に対してＩｔＲ＋−と同等以上の大きな負の電圧励振
を行った場合につき検討する。この場合、電流源（４４
）の２１Ｅのすべてが抵抗（４２）を流れ、抵抗（４０
）には電流が流れない。
よってダイオードＤｉ Ｄ２とトランジスタＱ４がカ
ットオフして、第１帰還路を開らく。しかし、この動作
が起ると、ダイオードＤ４がオンとなり、トランジスタ
Ｑ３のベース・エミッタ接合及びダイオードＤ：］
Ｄ４を介してトランジスタＱ２のコレクタからベースに
第２帰還路を与える。
ットオフして、第１帰還路を開らく。しかし、この動作
が起ると、ダイオードＤ４がオンとなり、トランジスタ
Ｑ３のベース・エミッタ接合及びダイオードＤ：］
Ｄ４を介してトランジスタＱ２のコレクタからベースに
第２帰還路を与える。
前述したとおり、入力端子（１８）に大きな負電圧励振
がある場合には、差動増幅器の左半分（１０）は第３図
に示すとおりである。この第２帰還路は、全単位利得バ
ッファ段が入力信号の負へのスルーに対して、トランジ
スタＱ２が飽和し、トランジスタＱ１がカットオフする
のを阻止する。また、この作用はトランジスタＱＩ Ｑ
２の発熱の差が生じるのを阻止する。よって、克服すべ
き飽和又は発熱効果はないので、過負荷状態の後に迅速
な回復が行われる。
がある場合には、差動増幅器の左半分（１０）は第３図
に示すとおりである。この第２帰還路は、全単位利得バ
ッファ段が入力信号の負へのスルーに対して、トランジ
スタＱ２が飽和し、トランジスタＱ１がカットオフする
のを阻止する。また、この作用はトランジスタＱＩ Ｑ
２の発熱の差が生じるのを阻止する。よって、克服すべ
き飽和又は発熱効果はないので、過負荷状態の後に迅速
な回復が行われる。
過負荷状態下では、差動増幅器の利得はＯであり、出力
は過負荷信号により影響されない。過負荷の出力電流は
右半分（１２）のトランジスタＱ８を介して２１ばが流
れ、電流源（２２）の電流は左半分（ｌＯ）のトランジ
スタＱ３を介して流れる。
は過負荷信号により影響されない。過負荷の出力電流は
右半分（１２）のトランジスタＱ８を介して２１ばが流
れ、電流源（２２）の電流は左半分（ｌＯ）のトランジ
スタＱ３を介して流れる。
差動増幅器の右半分（１２）が負早動された場合、即ち
トランジスタＱ６のベースが負に引張られた場合には、
電流源（４４）の電流２■ピはトランジスタＱ４を流れ
、電流源（３２）の電流はトランジスタＱ７を流れるこ
ととなること勿論である。
トランジスタＱ６のベースが負に引張られた場合には、
電流源（４４）の電流２■ピはトランジスタＱ４を流れ
、電流源（３２）の電流はトランジスタＱ７を流れるこ
ととなること勿論である。
尚、上述の実施例は本発明の差動増幅器の好適の一例を
示すにすぎず、必要に応じて種々の変形変更が可能であ
ること勿論である０例えばショットキー障壁ダイオード
の代りにバイポーラダイオードを用いてもよい。
示すにすぎず、必要に応じて種々の変形変更が可能であ
ること勿論である０例えばショットキー障壁ダイオード
の代りにバイポーラダイオードを用いてもよい。
本発明の差動増幅器によると、夫々エミッタ結合トラン
ジスタ対とダーリントン帰還トランジスタとを有する左
右半分の出力間を利得設定抵抗を介して結合している。
ジスタ対とダーリントン帰還トランジスタとを有する左
右半分の出力間を利得設定抵抗を介して結合している。
ダーリントン帰還トランジスタの各トランジスタのエミ
ッタとエミッタ結合トランジスタの一方のベース間には
夫々独立した２つの帰還路を通常（線形）又は過負荷状
態に応じて選択形成するよう構成している。従って、通
常線形モートでは正確に線形動作すると共に過負荷状態
下でもトランジスタが飽和又はカットオフすることなく
入力に追従動作するので線形動作状態への復帰ないし回
復が迅速であるという効果を有する。よって、オシロス
コープの掃引拡大（ＭＡＧ）の為に、掃引信号を数倍又
は数十倍に拡大（増幅）して表示波形の時間軸拡大を行
う場合に特に有効である。
ッタとエミッタ結合トランジスタの一方のベース間には
夫々独立した２つの帰還路を通常（線形）又は過負荷状
態に応じて選択形成するよう構成している。従って、通
常線形モートでは正確に線形動作すると共に過負荷状態
下でもトランジスタが飽和又はカットオフすることなく
入力に追従動作するので線形動作状態への復帰ないし回
復が迅速であるという効果を有する。よって、オシロス
コープの掃引拡大（ＭＡＧ）の為に、掃引信号を数倍又
は数十倍に拡大（増幅）して表示波形の時間軸拡大を行
う場合に特に有効である。
第１図は本発明による差動増幅器の好適一実施例の回路
図、第２図及び第３図は第１図の差動増幅器が夫々線形
動作及び過負荷動作する場合の要部回路構成図を示す。 ＱＬ Ｑ２．Ｑ５ Ｑｓは夫々エミ・ツタ結合トラ
ンジスタ対、（ｔｏ） 、 （１２）は夫々バ・ノフ
ァ増幅段、Ｑ３−Ｑ４ 、Ｑｖ−Ｑｅは夫々ダーリント
ン接続トランジスタ、Ｄｌ、Ｄ２．Ｄｌ、Ｄ４゜Ｄｓ、
Ｄｓ、Ｄ？、Ｄｓは夫々ダイオードである。
図、第２図及び第３図は第１図の差動増幅器が夫々線形
動作及び過負荷動作する場合の要部回路構成図を示す。 ＱＬ Ｑ２．Ｑ５ Ｑｓは夫々エミ・ツタ結合トラ
ンジスタ対、（ｔｏ） 、 （１２）は夫々バ・ノフ
ァ増幅段、Ｑ３−Ｑ４ 、Ｑｖ−Ｑｅは夫々ダーリント
ン接続トランジスタ、Ｄｌ、Ｄ２．Ｄｌ、Ｄ４゜Ｄｓ、
Ｄｓ、Ｄ？、Ｄｓは夫々ダイオードである。
Claims (1)
- 【特許請求の範囲】 １対のバッファ増幅段の出力間を抵抗を介して相互接続
して差動入力信号を増幅し、上記抵抗を流れる信号電流
を出力信号として取出す差動増幅器において、 上記各バッファ増幅段はエミッタ結合トランジスタ対と
、該トランジスタ対の出力側トランジスタのコレクタに
接続したダーリントン接続トランジスタと、該ダーリン
トン接続トランジスタの各エミッタをダイオードを介し
て夫々上記出力側トランジスタのベースに帰還する第１
及び第２帰還路とを具えることを特徴とする差動増幅器
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/919,112 US4714896A (en) | 1986-10-15 | 1986-10-15 | Precision differential amplifier having fast overdrive recovery |
| US919112 | 1986-10-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01122201A true JPH01122201A (ja) | 1989-05-15 |
| JPH0463566B2 JPH0463566B2 (ja) | 1992-10-12 |
Family
ID=25441527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62259418A Granted JPH01122201A (ja) | 1986-10-15 | 1987-10-14 | 差動増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4714896A (ja) |
| JP (1) | JPH01122201A (ja) |
| NL (1) | NL8702379A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159211A (en) * | 1989-12-01 | 1992-10-27 | Kabushiki Kaisha Toshiba | Extreme level circuit |
| JP2010062739A (ja) * | 2008-09-02 | 2010-03-18 | Fujitsu Ltd | 増幅回路および光変調器用ドライバ回路 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2691945B2 (ja) * | 1990-05-18 | 1997-12-17 | 株式会社小糸製作所 | 車輌用前照灯 |
| US5075636A (en) * | 1990-12-03 | 1991-12-24 | Tektronix, Inc. | Differential amplifier with fast overdrive recovery |
| US5184089A (en) * | 1991-04-26 | 1993-02-02 | U.S. Philips Corporation | Differential amplifier having output current limiting |
| US5206605A (en) * | 1992-03-13 | 1993-04-27 | Vtc, Inc. | High breakdown voltage/low input capacitance amplifier |
| GB2312579A (en) * | 1996-04-25 | 1997-10-29 | Plessey Semiconductors Ltd | A differential amplifier with I/P buffer differential amplifiers including current mirrors |
| IT1305616B1 (it) * | 1998-05-04 | 2001-05-09 | Sgs Thomson Microelectronics | Circuito di protezione di un transistore bipolare di potenza |
| US6317000B1 (en) | 2000-10-05 | 2001-11-13 | Texas Instruments Incorporated | Overload recovery circuit and method |
| US6703900B2 (en) | 2002-06-05 | 2004-03-09 | Texas Instruments Incorporated | Fast, stable overload recovery circuit and method |
| KR100660118B1 (ko) | 2005-04-06 | 2006-12-21 | 한국과학기술원 | 차동증폭장치 및 이의 컴퓨터 시뮬레이션 모델 생성 방법 |
| US7500083B2 (en) * | 2005-08-15 | 2009-03-03 | Silicon Informatics | Accelerated processing with scheduling to configured coprocessor for molecular data type by service and control coprocessor upon analysis of software code |
| US8446203B1 (en) | 2012-05-29 | 2013-05-21 | Linear Technology Corporation | Current controlled fast low-side clamp |
| RU2522042C1 (ru) * | 2013-04-26 | 2014-07-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Быстродействующий драйвер емкостной нагрузки |
| US9374050B1 (en) | 2014-07-08 | 2016-06-21 | Linear Technology Corporation | Level-shifting amplifier |
| US10686412B2 (en) | 2017-03-29 | 2020-06-16 | Linear Technology Corporation | Trans-impedance amplifier with fast overdrive recovery |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4528515A (en) * | 1983-02-07 | 1985-07-09 | Tektronix, Inc. | High frequency differential amplifier with adjustable damping factor |
-
1986
- 1986-10-15 US US06/919,112 patent/US4714896A/en not_active Expired - Lifetime
-
1987
- 1987-10-06 NL NL8702379A patent/NL8702379A/nl not_active Application Discontinuation
- 1987-10-14 JP JP62259418A patent/JPH01122201A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159211A (en) * | 1989-12-01 | 1992-10-27 | Kabushiki Kaisha Toshiba | Extreme level circuit |
| JP2010062739A (ja) * | 2008-09-02 | 2010-03-18 | Fujitsu Ltd | 増幅回路および光変調器用ドライバ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| NL8702379A (nl) | 1988-05-02 |
| JPH0463566B2 (ja) | 1992-10-12 |
| US4714896A (en) | 1987-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01122201A (ja) | 差動増幅器 | |
| US3936725A (en) | Current mirrors | |
| US3444476A (en) | Direct coupled amplifier with feedback for d.c. error correction | |
| US5307024A (en) | Linearized level-shifting amplifier | |
| KR0152701B1 (ko) | 감쇠 귀환형 차동증폭기 | |
| US6104244A (en) | Amplifier having a rail-to-rail output stage | |
| JPH0452645B2 (ja) | ||
| US4254379A (en) | Push-pull amplifier circuit | |
| US3577167A (en) | Integrated circuit biasing arrangements | |
| US4357578A (en) | Complementary differential amplifier | |
| JP3492891B2 (ja) | 出力回路装置 | |
| US4587494A (en) | Quasi-complementary class B IC output stage | |
| JP3162732B2 (ja) | 増幅回路 | |
| US4081758A (en) | Low distortion signal amplifier arrangement | |
| US5070308A (en) | Working point adjusting circuit for a power amplifier | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US2916565A (en) | Degenerative feedback transistor amplifier | |
| US4453134A (en) | High voltage operational amplifier | |
| US4491803A (en) | Current-limiting mechanism for a precision differential amplifier | |
| US3460047A (en) | Cascode amplifier output stage having cutoff preventing means | |
| USRE30572E (en) | Low distortion signal amplifier arrangement | |
| US4590438A (en) | Bipolar transistor circuit with FET constant current source | |
| US3683112A (en) | Temperature compensated amplifier employing complementary pairs of transistors | |
| US3379986A (en) | Direct coupled transistorized class "b" power amplifier | |
| JP6887672B2 (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |