JPH03219498A - サンプルホールド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサンプルホールド回路に係り、特にアナログ信
号の瞬時値を標本化して保持する機能を有し、高速のア
ナログ信号を取り扱い、集積回路化に適したサンプルホ
ールドに関する。

Ｃ従来の技術〕 従来のこの種のサンプルホールド回路として、第４図に
示すような回路があるが、その動作を以下に述べる。

いま、第４図において、サンプルホールド制御入力端子
１３および１４（通常、入力端子１４は入力端子１３に
対して位相が１８０”異なる矩形波の反転入力が入力さ
れる）の制御入力信号ＳＨ，Ｓπがそれぞれハイレベル
状態“Ｈ”、ロウレベルＩＩＬＩ＋　　（以下、単に“
′Ｈ”および“Ｌ”と示す）にある場合には差動トラン
ジスタ対４，５および差動トランジスタ対６，７のうち
トランジスタ４，７が共に導通状態、トランジスタ５，
６は共にしゃ断状態となり、本回路の状態はサンプルモ
ードとなる。即ち、入力端子１１から入力されるアナロ
グ入力信号ＶＩ＋ｔはトランジスタｌのベースに印加さ
れ、トランジスタ１はエミッタフォロワ動作をする。ト
ランジスタ１のエミッタに接続されたダイオード２１，
２２．２３は、レベルシフト回路として動作し、その電
流は定電流源３４により供給される。トランジスタｌの
ベース・エミッタ間電圧を■、Ｉゆ１、ダイオード２１
゜２２．２３の順方向電圧■。をすべて等しいと仮定し
、トランジスタ２のベースに印加される電圧は、ｃｖ　
Ｉｎ　　ＶＢＥＩ　＋　３　’Ｖ＋Ｊとなる。定電流源
３４の電流とトランジスタ１の動作電流とを加え合せた
電流は、トランジスタ４を介して、定電流源３１の電流
となる。エミッタにホールド容量４゜の容量値Ｃ８が接
続されエミッタフォロワ動作をするトランジスタ２は、
前記〔ｖ＋、　　Ｖゆ、＋３ｖつ〕の電圧をベースに受
け、容量４ｏを充電する、。この時のトランジスタ２の
ベース・エミッタ間電圧をＶＤＩ２とおくと、容量４ｏ
の電位はＣｖｌ、。

（ＶＢＥＩ　＋ＶＢ＋＋２）　＋　３　ＶＤ：］とすｌ
）、Ｖｌ、ニ：ｌ’−Ｃ電位がＣ３Ｖっ−（ｖＢゆ＋＋
ＶＢ＋、２）〕だけ、レベルシフトされて、追従する。

さらに、第４図に示すように、トランジスタ２ノエミツ
タにベースが接続されたトランジスタ８、および定電流
源３３とからなるエミッタフォロワ回路を接続し、トラ
ンジスタ８のエミッタ即ち出力端子１２より出力信号■
。を取り出すようにした場合には、トランジスタ８０ベ
ース・エミッタ間電圧がＶＤＩ８（０時、［ｖ。＝ｖ、
ｎ（Ｖ！＋１１１　＋Ｖｎ、！２＋ＶＢ□）＋３ＶＤ〕
となる。ここで、トランジスタ１、トランジスタ２，８
、ダイオード２１，２２゜２３の各素子の電流密度が等
しくなるよう設定すると、［：Ｖｎｌ、＋　＋　ＶＢ１
１２　＋　ＶＤＩ１８　＃　３　ＶＤＩ　（！：　オ＜
　コトができ、その結果（Ｖ　＋　、　牛Ｖ　Ｄ　：］
とすることが可能となる。即ち、サンプルモードにおい
ては、出力信号■。は入力信号ｖ、７に等しく追従する
ことになる。

次に、入力信号Ｓ’Ｈ，ＳＲが、それぞれ“Ｌ　Ｉ＋、
“Ｈ”の場合、トランジスタ４，７が共にしゃ断状態、
トランジスタ５，６が共に導通状態となり、本回路はホ
ールドモードとなる。即ち、トランジスタ７．２がしゃ
断状態となるため、容量４０の充電動作は停止され、ベ
ースが容量４゜の接地側でない一端に接続されたトラン
ジスタ３が゛動作を開始して、容量４０の電位ＣＶ＋ｏ
＋ＶＤ）の値は保持される。この時、定電流源３１．３
２５− の電流は、ダイオード２４およびトランジスタ５．６を
介して定電流源３４からと、トランジスタ３，５．６を
介して電源線１５より供給される。

以上述べるように、サンプルモードにおいては入力信号
■１．．に出力信号ｖ０が追従（Ｖ。＝Ｖい）し、ホー
ルドモードに状態が切り換わると、入力信号ｖｌ□の瞬
時値を保持するというサンプルホールド回路の機能が実
行される。

〔発明が解決しようとする課題〕

前述した従来のサンプルホールド回路においては、ホー
ルドモードの際、ホールド容量４０に接続されたトラン
ジスタのバイアス電流（ベース電流）エヨが原因で、出
力信号ｖ０が工お／　ＣＦ＋なる率で、漸次減少傾向を
呈するいわするドループ特性を示す。

これに対して、高速の入力信号を扱う場合には、一般に
素子の動作電流を大きく設定する必要があり、バイアス
電流も大きくなるため、第４図に示すような従来例にお
いてはドループが大きくなりすぎ、サンプルホールド回
路本来の保持機能を失６ また、ドループを小さくするため、バイアス電流エヨを
小さくする意図で、ホールド容量４０に接続されるトラ
ンジスタに接合形電界効果トランジスタあるいは電流増
幅率の大きなトランジスタが用いられることがしばしば
あるが、集積回路化を考慮すると、標準的な集積回路製
造プロセスに加え前記のような特殊なトランジスタを同
時に作り込むためのプロセスを要し、このドループの問
題に対処するためだけの理由で、プロセスが複雑即ち高
価なものになるという不都合が生ずる。

さらに、容量４０に接続されるトランジスタをダーリン
トン接続形式とすることや、バイアス電流補償回路を新
たに設けること等の回路技術を用いる場合や、容量値Ｃ
ＰＩの値を大きくした場合のように、特に複雑かつ高価
な集積回路製造プロセスを必要としない場合を考慮して
も、これらは本質的に高速化には適当ではなく、サンプ
ルモードにおける速い変化の入力信号に回路の応答が追
従できなくなるという問題を生ずる。

本発明の目的は、前記欠点が解決され、サンプルホール
ド本来の機能をそこなうことなく、製造プロセスが簡単
で、高速性能を良好にしたサンプルホールド回路を提供
することにある。

〔課題を解決するための手段〕

本発明のサンプルホールド回路の構成は、カレントミラ
ー回路と、ベースが一定電圧にバイアスされコレクタが
前記カレントミラー回路のダイオード形式接続点に接続
された第１のトランジスタとコレクタが前記カレントミ
ラー回路の出力点に接続された第２のトランジスタとを
有スる第１の差動回路と、ベースが前記カレントミラー
回路の出力点に接続されコレクタが電源に接続されエミ
ッタがホールド容量に接続された第３のトランジスタと
、アノード側がバイアス電圧に接続されカソード側が前
記カレントミラー回路の出力点に接続された単一若しく
は複数のダイオード又はダイオード接続されたトランジ
スタからなるダイオード性素子と、コレクタが前記第１
の差動回路の共通エミッタに接続された第４のトランジ
スタとコレクタが前記カレントミラー回路の出力点に接
続された第５のトランジスタとを有する第２の差動回路
と、コレクタが前記電源に接続され第６のトランジスタ
とコレクタが前記第３のトランジスタのエミッタに接続
された第７のトランジスタとを有する第３の差動回路と
、ベースが前記ホールド容量の電圧を受け動作するエミ
ッタフォロワとを具備し、前記エミッタフォロワの出力
が前記第１０差動回路の第２のトランジスタのベースに
、第１の抵抗を介して、帰還すると共に、第２の抵抗を
介して、入力信号が入力されるようになっていることを
特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例のサンプルホールド回路
を示す回路図である。第１図において、本実施例のサン
プルホールド回路は、トランジスタ１乃至１０と、ダイ
オード２５と、容量４０と、定電流源３１，３２．３３
と、ＳＨ■信号入力端子１３と、■信号の入力端子１４
と、Ｖｌｎｌｎ入力− ９子１１と、抵抗５０．５１と、■ヨ、端子１７と、出
力端子１２と、電源線１５．１６とを含み、構成される
。

いま、サンプルホールド制御入力端子１３、およびその
反転入力端子１４０入力信号ＳＨ，ＳＲが、それぞれ“
ＨＨ，ＩＩＬ”の状態、即ち本回路の状態がサンプルモ
ードの場合には、差動トランジスタ対４，５および差動
トランジスタ対６，７のうち、トランジスタ４，７が共
に導通状態、トランジスタ５，６が共にしゃ断状態とな
る。

この場合、本回路は、差動トランジスタ対１゜２と、ト
ランジスタ８，９からなるカレントミラー回路と、トラ
ンジスタと、定電流源３１，３２゜３３と、抵抗値Ｒ、
、Ｒｔを各々有する抵抗５０゜５１とを備え、反転増幅
器として動作する。入力・Ｖｌ、：］となる。ここで、
ｌ、＝Ｒ，）と仮定すれば、〔■。＝−Ｖ、ｎ：］とな
り、利得が〔−１〕の反転増幅器として動作する。

次に、ＳＨ，ＳＨが、それぞれ“Ｌ”　　ＩＩＨ”１０
− の場合、即ちトランジスタ４，７が共にしゃ断状態、ト
ランジスタ５，６共に導通状態になると、本回路はホー
ルドモードとなる。このサンプルモードにおいては、エ
ミッタフォロワ動作をし、容量４０の充放電を行なって
いたトランジスタ３がダイオード２５の導通により、し
ゃ断状態となり、充放電動作を停止し、容量４０の電位
の瞬時値が保持される。この時、トランジスタ３をしゃ
断状態にするための条件は、トランジスタ３゜１０のベ
ース・エミッタ間電圧をそれぞれＶゆ、。

ＶＢ３１０とし、バイアス電圧端子１７の電位をＶＤ工
、ダイオード２５の順方向電圧をＶＤと仮定すると、Ｃ
Ｖ、＋Ｖ＋ｎｎｏ＋ＶＢｍ３＝　　Ｖ＋ｎ＋Ｖｎｍ＋ｏ
＋Ｖ＋ｎ＋ａ：］が〔■□□−ＶＤ）より大きければ良
い。また、ダイオード２５．トランジスタ３よおびトラ
ンジスタ１０の電流密度を等しくして、ＣＶＩＩＥ３　
＝　Ｖｎｘ＋ｏ　＝Ｖゎ〕とすることが可能であれば、
上記の条件はＣＶＢ□＜　　Ｖ＋□＋３Ｖｎ：］となる
。

−例として、ＶｌｌｌがＯ乃至２〔ｖ〕の範囲の値をと
るものと仮定すると、ＶＤは一般に０．７乃至０．８　
〔Ｖ）　テあるから、ｖＢＸとしては２〔■〕程度以下
の値で十分となる。あるいは、バイアス電圧端子１７は
電源線１５と共通にして、ダイオード２５を複数のダイ
オードにより構成して、前記の条件を満足させることも
当然考えられる。ホールドモードにおいて、□導通状態
にあるトランジスタ５，６の動作電流は、トランジスタ
に関してはダイオード２５を介してバイアス電圧端子１
７から供給され、またトランジスタ６に関しては電源線
１５より供給される。

なお、以上の説明においてＣＲｆ＝Ｒ，）と仮定したが
、当然〔Ｒｆ≠Ｒ１〕として、サンプルモードにおける
利得を〔−１〕でなくして使用することも考えられる。

第１図の実施例では、ホールド容量４０の漏れ電流は無
視し得るものとして、トランジスタ１０の電流増幅率を
ｈＦｌ＋とおくと、ドループレイトにおいては、トラン
ジスタ３，８の電流増幅率をとなるため、各定電流源の
値を仮にＩ　＋＝　Ｉ　２＝　Ｉ　ａ＝Ｌ３．Ｉ＋＝２
・■４と設定すると、 となるから、ドループレイトを従来例の２１５と大幅に
低減することが可能となる。

第２図は本発明の第２の実施例のサンプルホールド回路
を示す回路図である。第２図において、本実施例のサン
プルホールド回路は、第１図の回路に抵抗５２．５３が
追加された回路となっている。

電源線１５の電位降下の影響で、差動トランジスタ対１
，２の平衡がくずれるのを防ぐため、抵抗５２．５３を
追加したものである。

第３図は本発明の第３の実施例のサンプルホールド回路
である。第３図において、本実施例のサンプルホールド
回路は、第２図の回路のトランジスタ８のベース・コレ
クタ間短絡を開放し、トランジスタ８０ベースをコレク
タ、トランジスタのコレクタをベース、接地をコレクタ
としたトラン１３− ジスタロ０を追加しており、その他は第２図と同様であ
る。本実施例では差動トランジスタ対１゜２の平衡状態
を良くするため、第３図に示すように、トランジスタ６
０を付加した。

以上、本発明の第１．第２．第３のサンプルホールド回
路は、動作電流を差動スイッチにより制御する形式の回
路を用いてサンプルモード。

ホールドモードの切り換えを行ない、ホールドモードに
おける一方の差動対の動作電流を、ダイオードスイッチ
を介してバイアス電圧源から、また他方の差動対の動作
電流は直接電源線から供給することによりホールド容量
充電用トランジスタをしゃ断して、バイアス電流に起因
するドループを無くする構成を採っている。

〔発明の効果〕

以上説明したように、本発明によれば、特に集積回路化
を考慮した場合、標本化時の追従速度を損わずに、かつ
接合形電界効果トランジスタ等の特殊な素子を同時に作
り込むための複雑即ち高価な集積回路製造プロセスを要
することがなく、標−１４′へ 準的な製造プロセスにより、その保持特性を従来の回路
に比較して２倍以上向上させることができるという効果
がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のサンプルホールド回路
を示す回路図、第２図、第３図はそれぞれ、本発明の第
２．第３の実施例のサンプルホールド回路を示す回路図
、第４図は従来例のサンプルホールド回路を示す回路図
である。 １１・・・・・・入力端子、１２・・・・・・出力端子
、１３゜１４・・・・・・制御入力端子、１５．１６・
・・・・・電源線、１７・・・・・・バイアス電圧端子
、１乃至１１．６０・・・・・トランジスタ、２１，２
２，２３，２４゜２５・・・・・・ダイオード、４０・
・・・・・ホールド容量、５０．５１，５２．５３・・
・・・・抵抗、３１，３２゜３３．３４・・・・・・定
電流源。

Claims (1)

【特許請求の範囲】
1. カレントミラー回路と、ベースが一定電圧にバイアスさ
   れコレクタが前記カレントミラー回路のダイオード形式
   接続点に接続された第１のトランジスタとコレクタが前
   記カレントミラー回路の出力点に接続された第２のトラ
   ンジスタを有する第１の差動回路と、ベースが前記カレ
   ントミラー回路の出力点に接続されコレクタが電源に接
   続されエミッタがホールド容量に接続された第３のトラ
   ンジスタと、アノード側がバイアス電圧に接続されカソ
   ード側が前記カレントミラー回路の出力点に接続された
   単一若しくは複数のダイオード、又はダイオード接続さ
   れたトランジスタからなるダイオード性素子と、コレク
   タが前記第１の差動回路の共通エミッタに接続された第
   ４のトランジスタとコレクタが前記カレントミラー回路
   の出力点に接続された第５のトランジスタとを有する第
   ２の差動回路とコレクタが前記電源に接続された第６の
   トランジスタとコレクタが前記第３のトランジスタのエ
   ミッタに接続された第７のトランジスタとを有する第３
   の差動回路と、ベースが前記ホールド容量の電圧を受け
   動作するエミッタフォロワとを具備し、前記エミッタフ
   ォロワの出力が前記第１の差動回路の第２のトランジス
   タのベースに、第１の抵抗を介して、帰還されると共に
   、第２の抵抗を介して、入力信号が入力されるようにな
   っていることを特徴とするサンプルホールド回路。