JP2510996B2 - 単一利得緩衝増幅器 - Google Patents

単一利得緩衝増幅器

Info

Publication number
JP2510996B2
JP2510996B2 JP61168214A JP16821486A JP2510996B2 JP 2510996 B2 JP2510996 B2 JP 2510996B2 JP 61168214 A JP61168214 A JP 61168214A JP 16821486 A JP16821486 A JP 16821486A JP 2510996 B2 JP2510996 B2 JP 2510996B2
Authority
JP
Japan
Prior art keywords
electrode
base
transistor device
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61168214A
Other languages
English (en)
Other versions
JPS6284608A (ja
Inventor
ケネス・アール・サラー
クルト・アール・レンテル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KAMURINIIA CORP
Original Assignee
KAMURINIIA CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KAMURINIIA CORP filed Critical KAMURINIIA CORP
Publication of JPS6284608A publication Critical patent/JPS6284608A/ja
Application granted granted Critical
Publication of JP2510996B2 publication Critical patent/JP2510996B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は単一利得緩衝増幅器に関し、詳細には入出力
間のオフセット電圧（以下オフセットと称する）と、汎
用の単一利得緩衝増幅器に固有の温度に依存するオフセ
ットドリフト（以下ドリフトと称する）を低減する種々
の回路構成に関する。
本発明は、「広帯域直結トランジスタ増幅器における
セツトリング時間の減少法」と題する、米国特許第4,50
2,020号明細書の内容に関するものである。その明細書
の内容は参考としてこの明細書中にとり入れられてい
る。
従来技術 一般に利用されている、この型式の、従来技術による
単一利得緩衝増幅器は第１図に示されている。
この従来技術回路は、1978年４月27日発行のエレクト
ロニクス誌の124〜126ページでニツターおよびズフによ
って、単一利得緩衝増幅器は超高速である、との記事中
で説明されている。この回路のオフセツトおよびドリフ
トは、この中に用いられているNPNおよびPNPのトランジ
スタのベース、エミツタ間電圧ドロツプの差異によるも
のである。
入手できる任意のNPNおよびPNPトランジスタの型式で
は、この差異は大きい可能性がある。
発明の目的 本発明の目的は、オフセツト電圧およびドリフトを減
少させることのできる、単一利得緩衝増幅器を提供する
ことである。
発明の構成 こうして、本発明は単一利得緩衝増幅器を提供する
が、この増幅器は、 ベース、エミッタおよびコレクタ電極を持ち、そのコ
レクタ電極が負の電源電圧に接続されている第1PNPトラ
ンジスタ装置と、 ベース、エミッタおよびコレクタ電極を持ち、そのコ
レクタ電極が正の電源電圧に接続され、ベース電極が前
記第1PNPトランジスタ装置のベース電極に接続されて入
力信号を受ける、第1NPNトランジスタ装置と、 ベース、エミッタおよびコレクタ電極を持ち、そのエ
ミッタ電極が前記第1NPNトランジスタ装置のエミッタ電
極に接続され、ベースおよびコレクタ電極が共に、第１
電流源を通して前記負の電源電圧に接続されている第2P
NPトランジスタ装置と、 ベース、エミッタおよびコレクタ電極を持ち、そのエ
ミッタ電極が前記第1PNPトランジスタ装置のエミッタ電
極に接続され、ベースおよびコレクタ電極が共に、第２
電流源を通して前記正の電源電圧に接続されている第2N
PNトランジスタ装置と、 ベース、エミッタおよびコレクタ電極を持ち、そのベ
ース電極が前記第2PNPトランジスタ装置のベース電極に
接続され、コレクタ電極が前記負の電源電圧または他の
回路に接続されている第3PNPトランジスタ装置と、 ベース、エミッタおよびコレクタ電極を持ち、そのベ
ース電極が前記第2NPNトランジスタ装置のベース電極に
接続され、コレクタ電極が前記正の電源電圧または他の
回路に接続されている第3NPNトランジスタ装置と、 ベース、エミッタおよびコレクタ電極を持ち、そのエ
ミッタ電極が前記第3NPNトランジスタ装置のエミッタ電
極に接続され、ベースおよびコレクタ電極が互いに接続
されている第4PNPトランジスタ装置と、 ベース、エミッタおよびコレクタ電極を持ち、そのエ
ミッタ電極が前記第3PNPトランジスタ装置のエミッタ電
極に接続され、ベースおよびコレクタ電極が共に、第4P
NPトランジスタ装置のベースおよびコレクタ電極に接続
されて、出力を出力する第4NPNトランジスタ装置とを有
している。
従来技術による単一利得緩衝増幅器回路は、添付の図
面類を参照しながら、単に例として提示される本発明の
実施例に関連して説明される。
実施例 以下の説明においては、次のような約束が用いられて
いる。Vbexyは、Qxyとして表わされて論じられているト
ランジスタのベース、エミツタ間電圧（Vbe）であり、I
cxyはQxyとして表わされて論じられているトランジスタ
のコレクタ電流（Ic）であり、またIsxyはQxyとして表
わされて論じられているトランジスタの逆飽和電流（I
s）である。
第１図を参照すると、従来技術によって構成された単
一利得緩衝増幅器が示されている。NPNトランジスタQnb
とQncとが整合しており、しかもPNPトランジスタQpbとQ
pcとが同様に整合していると仮定し、さらに、総てのト
ランジスタにおいてβ（ベータ）とVA（アーリー効果に
伴う電圧）とが等しいと仮定すれば、Icpb＝Icnb（Ispb
/Isnc）の時にオフセツト（Vi−Vo）＝０となる。この
ため、オフセツトを零とするには、入力段におけるコレ
クタ電流の大きな不整合を要することとなり、これはバ
イアス電流を増加させ、また逆に他の特性要因に影響を
与える。
第２図を参照すると、そこにはオフセツトおよびドリ
フト特性を減少させるための単一利得緩衝増幅器構成が
示されている。この回路では、 である。そこで（単独のトランジスタでは）Vbe＝（V
t）ln（Ic/Is）であるから、このオフセツトは （Vt）ln（Icpb Icna Isnc Ispd/Ispb Isna Icnc Icp
d）-1となり、これは、（Vt）ln（Icnb Icpa Ispc Isnd
/Isnb Ispa Icpc Icnd）に等しい。示されている総ての
トランジスタにおいてβおよびVAが等しいと仮定する。
NPNトランジスタにおいて逆飽和電流（Is）特性を厳密
に整合させることは簡単なことである。そして、CSa＝C
Sbならば、必要によって比CSa/CSbをわずかに変化させ
ることによって、小さなトランジスタのVbe不整合に関
わりなく、ゼロオフセツトを達成することができる。
ドリフトはＴ、ここではＴはトランジスタの絶対温
度、で割ったオフセツトに等しい。
実際NPNトランジスタとPNPトランジスタとでは、VA
（Vbeに関するベース幅変調の効果を表す）は、通常等
しくない。VAの値は有限であるので、Vbe電圧が小さけ
ればコレクタ電流Icは等しくなる。したがってCSa/CSb
の比をわずかに変えることにより、NPNトランジスタお
よびPNPトランジスタの異なったVAの値（有限の値であ
る）を補償し、VAとVbeの不整合に起因するオフセット
値（ゼロではない）とドリフト値とを補正することがで
きる。ドリフトは必ずしもオフセットに比例して減少す
るものではないが、同様にこの技術を用いて、βの不整
合に起因するオフセットを低減することができる。図３
では、抵抗ROaおよびRObにより、比Icna/Icpaを変化さ
せ（Viに依存する）、オフセットおよびドリフトを変化
させる。しかしVi＜＜Vccであるので、回路の複雑さを
低減できることを考えると、これらのViに依存するオフ
セットおよびドリフトの変化は問題にならない。
図２および図３の回路に対して、Vo/Viの周波数応答
をさらに安定させるために、ベースまたはエミッタと直
列に接続された抵抗をいろいろと組み合わせると有利で
ある。オフセットおよびドリフトの特性値はわずかに変
化するが、それでも両者を減少させることができる。
図示したトランジスタQncおよびQocのコレクタは、＋
Vccと−Vccにそれぞれ接続され、緩衝回路として用いら
れる。さらに電源電圧Vcc以外の他の回路にコレクタを
接続することができる。たとえば米国特許第4502020号
明細書の図２のトランジスタQ0a、Q0b、Q1a、Q1b、RF2
a、RF2bから構成される入力段を、図２または図３の回
路に置き換え、入力オフセット電圧を低減することがで
きる。たとえば本発明を米国特許第4502020号明細書に
応用する場合、図２または図３の電源電圧に接続された
Qnc、Qpcのコレクタ電極は、トランジスタQ2a、Q2b、バ
ッファB1、抵抗RC1a、抵抗RC1bから構成される他の回路
に接続される。
図２および図３に示した回路構成を変更し、同様の動
作をする回路構成を図４に示す。図４の構成は、図２お
よび図３に示した回路構成をプッシュプルに変更し、エ
ミッタから出力をとることにより緩衝回路としての動作
の向上を図ったものである。
発明の効果 このような単一利得緩衝増幅器は、電流源の比の適切
な調節が、小さなトランジスタのVbeのミスマツチに関
わりなく、ゼロオフセツトを達成できる点で従来技術よ
り大幅に改善されている。これはまた、ドリフトが温度
Ｔによって割り算されたオフセツトに等しいことから、
ドリフトを減少させることでもある。
同様な効果は、電流源が各々抵抗器で置換された回路
配置においても得られるものである。
【図面の簡単な説明】
第１図は、従来技術において知られている単一利得緩衝
増幅器回路の詳細な回路図であり、 第２図は、本発明の望ましい実施例によって構成された
単一利得緩衝増幅器の詳細な回路図であり、 第３図は、本発明の別の実施例によって構成された単一
利得緩衝増幅器の詳細な回路図であり、 第４図は、本発明のさらに別の実施例によって構成され
た単一利得緩衝増幅器の詳細な回路図である。 Qpb……第1PNPトランジスタ装置、 Qnb……第1NPNトランジスタ装置、 Qna……第2NPNトランジスタ装置、 Qpa……第2PNPトランジスタ装置、

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】単一利得緩衝増幅器において、 ベース、エミッタおよびコレクタ電極を持ち、そのコレ
    クタ電極が負の電源電圧（−Vcc）に接続されている第1
    PNPトランジスタ装置（Qpb）と、 ベース、エミッタおよびコレクタ電極を持ち、そのコレ
    クタ電極が正の電源電圧（＋Vcc）に接続され、ベース
    電極が前記第1PNPトランジスタ装置（Qpb）のベース電
    極に接続されて入力信号（Vi）を受ける、第1NPNトラン
    ジスタ装置（Qnb）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
    ッタ電極が前記第1NPNトランジスタ装置（Qnb）のエミ
    ッタ電極に接続され、ベースおよびコレクタ電極が共
    に、第１電流源（Csb）を通して前記負の電源電圧（−V
    cc）に接続されている第2PNPトランジスタ装置（Qpa）
    と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
    ッタ電極が前記第1PNPトランジスタ装置（Qpb）のエミ
    ッタ電極に接続され、ベースおよびコレクタ電極が共
    に、第２電流源（Csa）を通して前記正の電源電圧（＋V
    cc）に接続されている第2NPNトランジスタ装置（Qna）
    と、 ベース、エミッタおよびコレクタ電極を持ち、そのベー
    ス電極が前記第2PNPトランジスタ装置（Qpa）のベース
    電極に接続され、コレクタ電極が前記負の電源電圧（−
    Vcc）または他の回路に接続されている第3PNPトランジ
    スタ装置（Qpc）と、 ベース、エミッタおよびコレクタ電極を持ち、そのベー
    ス電極が前記第2NPNトランジスタ装置（Qna）のベース
    電極に接続され、コレクタ電極が前記正の電源電圧（＋
    Vcc）または他の回路に接続されている第3NPNトランジ
    スタ装置（Qnc）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
    ッタ電極が前記第3NPNトランジスタ装置（Qnc）のエミ
    ッタ電極に接続され、ベースおよびコレクタ電極が互い
    に接続されている第4PNPトランジスタ装置（Qpd）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
    ッタ電極が前記第3PNPトランジスタ装置（Qpc）のエミ
    ッタ電極に接続され、ベースおよびコレクタ電極が共
    に、前記第4PNPトランジスタ装置（Qpd）のベースおよ
    びコレクタ電極に接続されて、出力（Vo）を出力する第
    4NPNトランジスタ装置（Qnd） とを有することを特徴とする単一利得緩衝増幅器。
  2. 【請求項２】前記第１電流源には第１抵抗（ROb）が含
    まれ、第２電流源には第２抵抗（ROa）が含まれる請求
    項１に記載の単一利得緩衝増幅器。
  3. 【請求項３】単一利得緩衝増幅器において、 ベース、エミッタおよびコレクタ電極を持ち、そのコレ
    クタ電極が負の電源電圧（−Vcc）に接続されている第1
    PNPトランジスタ装置（Qpb）と、 ベース、エミッタおよびコレクタ電極を持ち、そのコレ
    クタ電極が正の電源電圧（＋Vcc）に接続され、ベース
    電極が前記第1PNPトランジスタ装置（Qpb）のベース電
    極に接続されて入力信号（Vi）を受ける、第1NPNトラン
    ジスタ装置（Qnb）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
    ッタ電極が前記第1NPNトランジスタ装置（Qnb）のエミ
    ッタ電極に接続され、ベースおよびコレクタ電極が共
    に、第１電流源（Csb）または第１抵抗（ROb）を通して
    前記負の電源電圧（−Vcc）に接続されている第2PNPト
    ランジスタ装置（Qpa）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
    ッタ電極が前記第1PNPトランジスタ装置（Qpb）のエミ
    ッタ電極に接続され、ベースおよびコレクタ電極が共
    に、第２電流源（Csa）または第２抵抗（ROa）を通して
    前記正の電源電圧（＋Vcc）に接続されている第2NPNト
    ランジスタ装置（Qna）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
    ッタ電極が前記第2NPNトランジスタ装置（Qna）のベー
    スおよびコレクタ電極に接続され、ベースおよびコレク
    タ電極が互いに接続されている第3PNPトランジスタ装置
    （Qpd）と、 ベース、エミッタおよびコレクタ電極を持ち、そのベー
    スおよびコレクタ電極が共に、前記第3PNPトランジスタ
    装置（Qpd）のベースおよびコレクタ電極に接続されて
    いる第3NPNトランジスタ装置（Qne）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
    ッタ電極が前記第3NPNトランジスタ装置（Qne）のエミ
    ッタ電極に接続され、ベースおよびコレクタ電極が互い
    に接続されている第4PNPトランジスタ装置（Qpe）と、 ベース、エミッタおよびコレクタ電極を持ち、そのエミ
    ッタ電極が前記第2PNPトランジスタ装置（Qpa）のベー
    スおよびコレクタ電極に接続され、ベースおよびコレク
    タ電極が共に、前記第4PNPトランジスタ装置（Qpe）の
    ベースおよびコレクタ電極に接続されている第4NPNトラ
    ンジスタ装置（Qnd）と、 ベース、エミッタおよびコレクタ電極を持ち、そのベー
    ス電極が前記第4PNPトランジスタ装置（Qpe）および前
    記第4NPNトランジスタ装置（Qnd）のベースおよびコレ
    クタ電極に接続され、コレクタ電極が前記負の電源電圧
    （−Vcc）または他の回路に接続されている第5PNPトラ
    ンジスタ装置（Qpc）と、 ベース、エミッタおよびコレクタ電極を持ち、そのベー
    ス電極が前記第3NPNトランジスタ装置（Qne）および前
    記第3PNPトランジスタ装置（Qpd）のベースおよびコレ
    クタ電極に接続され、コレクタ電極が前記正の電源電圧
    （＋Vcc）または他の回路に接続され、エミッタ電極が
    前記第5PNPトランジスタ装置（Qpc）のエミッタ電極に
    接続されて出力（Vo）を出力する第5NPNトランジスタ装
    置（Qnc） とを有することを特徴とする単一利得緩衝増幅器。
JP61168214A 1985-07-18 1986-07-18 単一利得緩衝増幅器 Expired - Lifetime JP2510996B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/756,750 US4639685A (en) 1985-07-18 1985-07-18 Offset reduction in unity gain buffer amplifiers
US756750 1985-07-18

Publications (2)

Publication Number Publication Date
JPS6284608A JPS6284608A (ja) 1987-04-18
JP2510996B2 true JP2510996B2 (ja) 1996-06-26

Family

ID=25044897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61168214A Expired - Lifetime JP2510996B2 (ja) 1985-07-18 1986-07-18 単一利得緩衝増幅器

Country Status (4)

Country Link
US (1) US4639685A (ja)
EP (1) EP0209987B1 (ja)
JP (1) JP2510996B2 (ja)
DE (1) DE3682967D1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791383A (en) * 1987-09-04 1988-12-13 National Semiconductor Corporation High speed current amplifier buffer circuit
US4893091A (en) * 1988-10-11 1990-01-09 Burr-Brown Corporation Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier
US5003269A (en) * 1989-05-12 1991-03-26 Burr-Brown Corporation Unity gain amplifier with high slew rate and high bandwidth
WO1991020125A1 (en) * 1990-06-18 1991-12-26 Harris Corporation Low offset unity gain buffer amplifier
DE4111999A1 (de) * 1991-04-12 1992-10-15 Hartmut Koellner Wandlerschaltung
US5218321A (en) * 1991-06-18 1993-06-08 Harris Corporation Low offset unity gain buffer amplifier
US5177451A (en) * 1991-07-26 1993-01-05 Burr-Brown Corporation Unity gain amplifier with high slew rate and high bandwidth
US5212457A (en) * 1992-05-19 1993-05-18 At&T Bell Laboratories Input buffer with reduced offset for operational amplifiers or the like
GB9425714D0 (en) * 1994-12-20 1995-02-22 Philips Electronics Uk Ltd An amplifying circuit
US5623230A (en) * 1995-09-07 1997-04-22 Lucent Technologies Inc. Low-offset, buffer amplifier
US5798673A (en) * 1996-03-19 1998-08-25 Motorola, Inc. Low voltage operational amplifier bias circuit and method
JP4087544B2 (ja) * 2000-02-28 2008-05-21 三菱電機株式会社 バッファ回路およびホールド回路
US6504419B1 (en) 2001-03-28 2003-01-07 Texas Instruments Incorporated High-speed closed loop switch and method for video and communications signals
US6724260B2 (en) * 2002-03-28 2004-04-20 Texas Instruments Incorporated Low power current feedback amplifier
US7486138B2 (en) * 2002-11-06 2009-02-03 Stmicroelectronics Asia Pacific Pte Ltd. Bipolar audio signal switch
US20060173641A1 (en) * 2004-12-15 2006-08-03 Geoffrey Haigh Current mode waveform generator followed by a voltage mode buffer
US8054876B2 (en) 2005-12-13 2011-11-08 Infinera Corporation Active delay line
US11188112B2 (en) 2020-03-27 2021-11-30 Analog Devices, Inc. Current mirror arrangements with adjustable offset buffers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1461683A (fr) * 1965-10-29 1966-02-25 Sfim Montage amplificateur de puissance à haute impédance d'entrée
JPS5526790A (en) * 1978-08-17 1980-02-26 Toshiba Corp Emitter follower circuit
JPS5646310A (en) * 1979-09-21 1981-04-27 Pioneer Electronic Corp Amplifying circuit
US4477780A (en) * 1982-10-27 1984-10-16 At&T Bell Laboratories Operational amplifier with multiple switchable outputs

Also Published As

Publication number Publication date
EP0209987A2 (en) 1987-01-28
US4639685A (en) 1987-01-27
EP0209987A3 (en) 1987-08-19
DE3682967D1 (de) 1992-01-30
JPS6284608A (ja) 1987-04-18
EP0209987B1 (en) 1991-12-18

Similar Documents

Publication Publication Date Title
JP2510996B2 (ja) 単一利得緩衝増幅器
US4516081A (en) Voltage controlled variable gain circuit
US4678947A (en) Simulated transistor/diode
JP2869664B2 (ja) 電流増幅器
EP0528659B1 (en) Impedance multiplier
JPH0738341A (ja) マルチプライヤ
EP0112358B1 (en) Current mirror circuit arrangement
JP2896029B2 (ja) 電圧電流変換回路
GB2240442A (en) Threshold voltage generating circuit for integrated circuit
JPH0257372B2 (ja)
JPH0145766B2 (ja)
JPH0434567Y2 (ja)
JP2613944B2 (ja) 電流ミラー回路
JPH0666648B2 (ja) ヒステリシスコンパレ−タ
JPS6333726B2 (ja)
JPH0760981B2 (ja) 電圧−電流変換回路
JPH0535613Y2 (ja)
JPH01125109A (ja) 利得制御回路
JPH06177731A (ja) 電流切換回路
JP2687160B2 (ja) スイッチ回路
KR830000469Y1 (ko) 신호변환 회로
JPH0680997B2 (ja) 掛算回路
JP2630014B2 (ja) トランジスタ耐圧補償回路
JPH0559607B2 (ja)
EP0087602A2 (en) Variable gain control circuit