JPS62111508A - 演算増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路からなる演算増幅器に関する。

〔概要〕

本発明は、動作電流が定電流源から供給される差動増幅
器を有する演算増幅器において、差動入力電圧がアンバ
ランスにあるときには動作電流をいく分大きく設定する
ことにより、バランス時の負帰還増幅器としての安定を
よくし、かつ過渡時の応答特性を改善することができる
ようにしたものである。

〔従来の技術〕

第３図は従来例電圧増幅器の構成を示す。入力端子ａお
よびｂ間に印加される差電圧信号はトランジスタＱ２、
Ｑ３、Ｑ、およびＱ、からなる差動増幅回路で第一の電
圧増幅がなされ、トランジスタＱ９および抵抗Ｒ３から
なるエミッタフォロワを介してトランジスタＱ１゜およ
びＱｌ＋と抵抗Ｒ４とからなるエミッタ接地増幅回路に
伝達され、ここで第二の電圧増幅がなされ、トランジス
タＱ１２および抵抗Ｒ３からなる出力回路を介して出力
端子Ｃに出力する。また、差動増幅回路の動作電流であ
る定電流１．は基準定電流源ＣＣと、トランジスタＱ、
３およびＱ６と）氏抗Ｒ１およびＲ６とからなる定電流
源から供給される。

この演算増幅器のスリューレートＳＲは定電流１１と位
相補正コンデンサＣ８の容量輸で決定され、 ５Ｒ＝ｒ＋／Ｃ１（Ｖ／μＳ〕 で表わされ、利得帯域幅積ＧＢＷＰは差動増幅回路の相
互コンダクタンスｇｍと容ＭＯ！で決定され、 ２πｃ１ ２πＣ。

ただし、 ｋ：ボルツマン定数 ｑ：電子の電荷量 Ｔ：絶対温度 で表わされる。すなわち、スリューレートおよび利得帯
域幅積はともに定電流Ｉ、に比例し、位相補正コンデン
サＣ１の容ｆｆ１ｃ＋　に反比例する。

〔発明が解決しようとする問題点〕

このような従来例演算増幅器では、スリューレートを大
きくする手段として定電流■１を増すかあるいは位相補
正コンデンサの容ｉｔｃ＋を減することがあげられるが
、いずれの手段も利得帯域幅積が同時に増加し、その結
果として位相余裕度が小さくなり、負帰還増幅として用
いた場合に発振が起こり易くなる欠点があった。

これを解決する手段として、第４図に示すようにトラン
ジスタＱ２およびＱ３のエミッタと定電流源トランジス
タＱ６のコレクタの間に抵抗Ｒ１およびＲ１゜を各々接
続して、定電流■１を増しても差動増幅回路の相互コン
ダクタンスが増加しないようにする手段が従来から用い
られているが、抵抗Ｒ７およびＲ２゜から発生する熱雑
音により増幅器の雑音特性が悪化し、また抵抗Ｒ７と抵
抗Ｒ５゜との抵抗比のばらつきが入力オフセノト電圧の
ばらつきを助長する欠点があった。

本発明はこのような欠点を除去するもので、平衡時の負
帰還増幅器の安定性を保ちながら、過渡応答特性の改善
された演算増幅器を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、差動増幅器と、この差動増幅器に動作電流を
供給する定電流源とを備えた演算増幅器において、上記
差動増幅器の差入力端子が所定値を超えたことを検出す
る検出手段と、この検出手段の出力に基づいて、上記差
動増幅器が過渡不平衡状態を呈する期間にわたり、上記
動作電流を増大させる手段を備えたことを特徴とする。

〔作用〕

バランス時に定電流源から供給差動作電流は、演算増幅
器が安定動作可能な利得帯域幅積が得られる値以内に設
定される。また、アンバランス時には、演算増幅器が発
振しないスリューレートに対応する値に動作電流は設定
されて、過渡時の応答特性が改善される。

バランス状態および７ンハランス状態は、演算増幅器の
差動増幅器の差入力電圧と所定値との比により決定され
る。

〔実施例〕

以下、本発明実施例回路を図面に基づいて説明する。

第１図は本発明実施例回路の構成を示す回路接続図であ
る。

本発明の特徴とするところは、第３図に示す従来例回路
にトランジスタＱＩＪ％　Ｑ１０およびＱ１６と抵抗Ｒ
９およびＲ８とからなる判定回路が付加され、トランジ
スタＱｚおよびＱ１５のベースがトランジスタＱ２およ
びＱ３のベースに、またトランジスタＱ１４およびＱ３
．のエミッタが抵抗Ｒ７およびＲＩｌのそれぞれを介し
てトランジスタＱ３およびＱ、のベースに各々接続され
、トランジスタＱ、４およびＱ１０のコレクタはトラン
ジスタＱ１６のへ一スに共通接続され、トランジスタＱ
１のエミッタは電源に、またそのコレクタはトランジス
タＱ６のエミッタに接続されたことにある。

この演算増幅器の出力端子Ｃと入力端子すとを短絡接続
してボルデージフォロ動作にし、入力端子ａにステップ
入力電圧を印加したときの出力応答動作を第２図を用い
て説明する。

まず、入力端子ａに印加される電圧Ｖ　Ｉ　＋が一定の
とき負帰還動作により入力端子すおよび出力端子Ｃの電
圧はＶＩ２および■。は電圧ｖＩＩに等しい。

このときのトランジスタＱ１．およびＱｌ、のベース・
エミッタ間電圧■、は零で、したがってトランジスタＱ
Ｉ４、Ｑｌ、およびＱｌ６はカットオフ状態であり、定
電流Ｉｌは基準定電流源ＣＣの電流Ｉ０と抵抗Ｒ２およ
びＲ，の抵抗値ｒ１およびｒ６で決定され、 Ｉｔ　＝　（ｒｈ／ｒ＋）・ｒ。

で表わされ、定電流１１の値は演算増幅器が安定動作可
能な利得帯域幅積を得られる所定値以内に設定される。

次に、時間１．に電圧Ｖ目が正の方向にステップ変化し
たときに、演算増幅器のスリューレートが有限であるの
で、電圧Ｖ＋Ｚおよびｖｏは電圧Ｖ１１に即時に追従せ
ず、したがってトランジスタＱ１４のベース・エミッタ
間は順方向にバイアスされてトランジスタＱＩ４および
Ｑｌ６はオン状態になり、抵抗Ｒ９はトランジスタＱＩ
６によりショートされた状態となる。このときの定電流
１１′はで表わされる値に増加する。ひきつづき、電圧
ＶＩ２および■。は電圧■、に追従し始め、このときの
スリューレートＳＲ’　は、 ＳＲ’　　＝Ｉ＋　’　／ｃ＋　　（Ｖ／μｓ）で表さ
れる値になる。

次に、時刻ｔ２で電圧Ｖ、と電圧ＶＩ２およびＶｏの差
がトランジスタＱ２のベース・エミッタ間順方向電圧Ｖ
ＢＥ以下になると、トランジスタＱ、４およびＱｌｌ、
はオフ状態になり、定電流１１′は定電流Ｌ＋に減少し
、これによりスリューレートＳＲ’は、 ＳＲ工Ｉ　＋　／　Ｃ＋ で表わされる値に減少する。

次に、時刻ｔ３で電圧Ｖ　１　Ｈと電圧■、２および■
。

は等しくなり、演算増幅器は平衡状態で安定する。

時間ｔ４で電圧■１１が負の方向にステップ変化したと
きに、トランジスタＱ１．およびＱｌ６がオン状態にな
り、前述の正のステップ変化の場合と同様の動作が行わ
れる。

すなわち、時刻１．からｔ２およびｔ４からｔ。

の間では差動増幅回路はアンバランスの状態にあり、そ
の相互コンダクタンスは零であり、したがって演算増幅
器の利得帯域幅積も零であるので、定電流■１′の値は
演算増幅器に必要とされるスリューレートを得られる任
意の値に設定することができる。

〔発明の効果〕

本発明は以上説明したように、差動増幅器がバランス状
態にあるときは、差動増幅回路に供給する定電流を所定
値以内にして負帰還動作時の安定度を維持し、一方、差
動増幅器がアンバランス状態にあるときは、定電流を任
意の設定値に切換えて必要とするスリューレートが得ら
れる効果がある。

また従来例の場合に生ずる発振防止用の抵抗Ｒ。

およびＲＩＧによる雑音特性の悪化および入力オフセラ
１−１ｉ圧のばらつきの増加を回避することができる。

さらに、負帰還動作時には、入力にステップ電圧が入力
された微少時間のみに定電流を増加させるので、高スリ
ューレート化による消費電流の増加を極めて小さくおさ
えることができる効果がある。

【図面の簡単な説明】

第１図は本発明実施例回路の構成を示す回路接続図。 第２図は実施例回路の動作を示すタイミングチャート。 第３図および第４図は従来例回路の構成を示す回路接続
図。 Ｑ、〜Ｑ１６・・・トランジスタ、Ｒ１−Ｒ１゜・・・
抵抗、ＣＣ・・・基準定電流源、ａ、ｂ・・・入力端子
、Ｃ・・・出力端子、ｄ、ｅ・・・電源端子。

Claims (1)

【特許請求の範囲】
1. （１）差動増幅器と、 この差動増幅器に動作電流を供給する定電流源と を備えた演算増幅器において、 上記差動増幅器の差入力電圧が所定値を超えたことを検
   出する検出手段と、 この検出手段の出力に基づいて、上記差動増幅器が過渡
   不平衡状態を呈する期間にわたり、上記動作電流を増大
   させる手段 を備えたことを特徴とする演算増幅器。