JPH0230206A - 対数増幅回路 - Google Patents
対数増幅回路Info
- Publication number
- JPH0230206A JPH0230206A JP63180516A JP18051688A JPH0230206A JP H0230206 A JPH0230206 A JP H0230206A JP 63180516 A JP63180516 A JP 63180516A JP 18051688 A JP18051688 A JP 18051688A JP H0230206 A JPH0230206 A JP H0230206A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- input
- constant current
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、対数増幅回路の改良に関するもので、特に２
つの入力電流の差電流を対数増幅するに適した対数増幅
回路に関する。
つの入力電流の差電流を対数増幅するに適した対数増幅
回路に関する。
（ロ）従来の技術
昭和５５年１０月１０日付で発行された１オペアンプ実
戦技術」第１５０頁に、第２図に示す如き対数増幅回路
が記載されている。第２図において、比較回路（１）の
負入力端には、抵抗（２）を介して入力電流（３）が接
続され、前記比較回路（１）の正入力端はアースに接続
されている。また、前記負入力端と出力電流（４）との
間には、ベースが接地されたトランジスタ（５）のコレ
クタ・エミツタ路が接続されている。いま、入力電流（
３〉にｅｉの入力電圧が印加されたとすれば、出力電流
（４）に得られる出力電圧ｅ６は、 ｅ６＝”Ｊｎ（埜） ・・・・・・・・・・・・（
１）となる。従って、第２図の回路は、入力電圧ｅｉを
対数増幅することが出来る。
戦技術」第１５０頁に、第２図に示す如き対数増幅回路
が記載されている。第２図において、比較回路（１）の
負入力端には、抵抗（２）を介して入力電流（３）が接
続され、前記比較回路（１）の正入力端はアースに接続
されている。また、前記負入力端と出力電流（４）との
間には、ベースが接地されたトランジスタ（５）のコレ
クタ・エミツタ路が接続されている。いま、入力電流（
３〉にｅｉの入力電圧が印加されたとすれば、出力電流
（４）に得られる出力電圧ｅ６は、 ｅ６＝”Ｊｎ（埜） ・・・・・・・・・・・・（
１）となる。従って、第２図の回路は、入力電圧ｅｉを
対数増幅することが出来る。
（ハ）発明が解決しようとする課題
しかしながら、第２図の対数増幅回路は、２つの入力信
号の差に応じた対数出力を得ることが出来ないという問
題があった。２つの入力信号に対応する対数増幅回路と
しては、第２図の対数増幅回路の前段に２人力１出力の
差動増幅回路を設ける方法が考えられるが、単にその様
な方法を行なっても、素子数の増加や特性の劣化を招き
好ましくない。
号の差に応じた対数出力を得ることが出来ないという問
題があった。２つの入力信号に対応する対数増幅回路と
しては、第２図の対数増幅回路の前段に２人力１出力の
差動増幅回路を設ける方法が考えられるが、単にその様
な方法を行なっても、素子数の増加や特性の劣化を招き
好ましくない。
（ニ）課題を解決するための手段
本発明は、上述の点に鑑み成されたもので、第１入力電
流がコレクタに供給される第１トランジスタと、該第１
トランジスタに差動接続され、第２入力電流がコレクタ
に供給される第２トランジスタと、前記第１及び第２入
力電流の差を検出し、前記第２トランジスタのベースに
制御信号を供給する比較回路と、前記第１及び第２トラ
ンジスタのコレクタに等しい値の補償電流を供給する第
１及び第２定を流口路とを備える点を特徴とする。
流がコレクタに供給される第１トランジスタと、該第１
トランジスタに差動接続され、第２入力電流がコレクタ
に供給される第２トランジスタと、前記第１及び第２入
力電流の差を検出し、前記第２トランジスタのベースに
制御信号を供給する比較回路と、前記第１及び第２トラ
ンジスタのコレクタに等しい値の補償電流を供給する第
１及び第２定を流口路とを備える点を特徴とする。
（＊）作用
本発明に依れば、２つの入力電流の差電流に応じて対数
増幅された出力電圧を発生し得る対数増幅回路が得られ
る。その場合、第１及び第２定電流回路から補償電流を
第１及び第２トランジスタのコレクタに供給出来るので
、入力′ｖｔ、流が微小となったり零になったとき、リ
ーク電流等不所望な電流が発生しても、前記補償電流の
存在の為に、回路の安定化を保つことが出来゛、出力電
圧の変動等を招かない。
増幅された出力電圧を発生し得る対数増幅回路が得られ
る。その場合、第１及び第２定電流回路から補償電流を
第１及び第２トランジスタのコレクタに供給出来るので
、入力′ｖｔ、流が微小となったり零になったとき、リ
ーク電流等不所望な電流が発生しても、前記補償電流の
存在の為に、回路の安定化を保つことが出来゛、出力電
圧の変動等を招かない。
（へ）実施例
第１図は、本発明の一実施例を示す回路図で、（６）及
び（７）は第１及び第２人力信号が印加される第１及び
第２入力電流、（８）及び（９）は前記第１及び第２人
力信号を第１及び第２入力電流に変換する為の第１及び
第２抵抗、（１０）は前記第１入力電流がコレクタに供
給される第１トランジスタ、（１１）は前記第２入力電
流がコレクタに供給される第２トランジスタ、（１２）
は前記第１及び第２トランジスタ（１０）及び（１１）
の共通エミッタにコレクタが接続された定電流トランジ
スタ、（１３）は負入力端が前記第１トランジスタ（１
０）のコレクタに、正入力端が前記第２トランジスタ（
１１）のコレクタにそれぞれ接続され、出力端が出力電
流（１４）に接続された比較回路、（１５）及び（１６
）は前記出力電流（１４）に得られる出力電圧を分圧し
て前記第２トランジスタ（１１）のベースに印加する分
圧抵抗、り１７）及び（１８）は前記比較回路（１３）
の正負入力端を共通接続する第３及び第４抵抗、（１９
）は該第３及び第４抵抗（１７）及び（１８）の共通接
続点にゲートが、基準電源（２０）にドレインが、前記
定電流トランジスタ（１２）のエミッタにソースがそれ
ぞれ接続されたＦＥＴ、 （２１）はエミッタが電源（
＋Ｖｃｃ）に接続されたダイオード接続型の第３トラン
ジスタ（２２）と、該第３トランジスタ（２２）のコレ
クタに接続された定電流源（２３）と、前記第３トラン
ジスタ（２２）と電流ミラー関係に接続された第４トラ
ンジスタ（２４）とから成る第１定電流回路、及び（２
５）は前記第３トランジスタ〈２２）と、前記定電流！
（２３）と、前記第３トランジスタ〈２２）と電流ミラ
ー関係に接続された第５トランジスタ（２６）とから成
る第２定電流回路である。
び（７）は第１及び第２人力信号が印加される第１及び
第２入力電流、（８）及び（９）は前記第１及び第２人
力信号を第１及び第２入力電流に変換する為の第１及び
第２抵抗、（１０）は前記第１入力電流がコレクタに供
給される第１トランジスタ、（１１）は前記第２入力電
流がコレクタに供給される第２トランジスタ、（１２）
は前記第１及び第２トランジスタ（１０）及び（１１）
の共通エミッタにコレクタが接続された定電流トランジ
スタ、（１３）は負入力端が前記第１トランジスタ（１
０）のコレクタに、正入力端が前記第２トランジスタ（
１１）のコレクタにそれぞれ接続され、出力端が出力電
流（１４）に接続された比較回路、（１５）及び（１６
）は前記出力電流（１４）に得られる出力電圧を分圧し
て前記第２トランジスタ（１１）のベースに印加する分
圧抵抗、り１７）及び（１８）は前記比較回路（１３）
の正負入力端を共通接続する第３及び第４抵抗、（１９
）は該第３及び第４抵抗（１７）及び（１８）の共通接
続点にゲートが、基準電源（２０）にドレインが、前記
定電流トランジスタ（１２）のエミッタにソースがそれ
ぞれ接続されたＦＥＴ、 （２１）はエミッタが電源（
＋Ｖｃｃ）に接続されたダイオード接続型の第３トラン
ジスタ（２２）と、該第３トランジスタ（２２）のコレ
クタに接続された定電流源（２３）と、前記第３トラン
ジスタ（２２）と電流ミラー関係に接続された第４トラ
ンジスタ（２４）とから成る第１定電流回路、及び（２
５）は前記第３トランジスタ〈２２）と、前記定電流！
（２３）と、前記第３トランジスタ〈２２）と電流ミラ
ー関係に接続された第５トランジスタ（２６）とから成
る第２定電流回路である。
第１及び第２入力電流（６）及び（７）に印加される第
１及び第２入力電流をＶ、及びＶよとすれば、第１及び
第２入力電流１．及びＩ、は、 となる。また、第１及び第２トランジスタ（１ｏ）及び
（１１）のベース・エミッタ間電圧ｖｌｌ！、及びＶ□
。
１及び第２入力電流をＶ、及びＶよとすれば、第１及び
第２入力電流１．及びＩ、は、 となる。また、第１及び第２トランジスタ（１ｏ）及び
（１１）のベース・エミッタ間電圧ｖｌｌ！、及びＶ□
。
は、第１及び第２定電流回路（２１）及び（２５）の出
方電流を等しくＩａとすれば、 Ｖｍｔ＋＝ ” ” ｌ ｎ（Ｌ十Ｉａ） ＊＊
＊ｎ＊ｎ＋＋団＋（３）Ｖ ａｍ＊ −−に−Ｔ−１ｎ
（Ｉ、 ＋ Ｉａ） ・・・・・・・・・・・・（
４）となる。その為、出力電流（１４〉に得られる出力
電圧Ｖ、は、 となる。前記第（５）式において、第１及び第２入力電
流Ｉ、及びＩ、が零となった場合、Ｖ、−ｏとなるので
、入力電流が存在しない場合は、出力電圧が発生しない
ことが理解される。また、第１図の回路において、入力
電圧のオフセットに起因する電流やリーク電流が存在し
、Ｉ ｔ−ｏ 、■＋−ｒ ｂとなったとすれば、前記
第（５）式から出力電圧Ｖ。
方電流を等しくＩａとすれば、 Ｖｍｔ＋＝ ” ” ｌ ｎ（Ｌ十Ｉａ） ＊＊
＊ｎ＊ｎ＋＋団＋（３）Ｖ ａｍ＊ −−に−Ｔ−１ｎ
（Ｉ、 ＋ Ｉａ） ・・・・・・・・・・・・（
４）となる。その為、出力電流（１４〉に得られる出力
電圧Ｖ、は、 となる。前記第（５）式において、第１及び第２入力電
流Ｉ、及びＩ、が零となった場合、Ｖ、−ｏとなるので
、入力電流が存在しない場合は、出力電圧が発生しない
ことが理解される。また、第１図の回路において、入力
電圧のオフセットに起因する電流やリーク電流が存在し
、Ｉ ｔ−ｏ 、■＋−ｒ ｂとなったとすれば、前記
第（５）式から出力電圧Ｖ。
は、
となる。その場合、Ｉｂ＜Ｉａとなる様に第１及び第２
定電流回路（２１）及び（２５）の出力電流Ｉａを設定
すれば、リーク電流等の不所望な電流が存在しても、入
力信号の不存在時には出力電圧を略零に保つことが出来
る。ちなみに、前記第１及び第２定電流回路（２１）及
び（２５）が存在しないと、前記第（６）式から明らか
な如く、入力信号の不存在時に不所望な電流Ｉｂのウェ
イトが大となり、不所望な出力電圧が大きなレベルで発
生する・リーク電流の値は、−ＩＣ（集積回路）化の為
のプロセス技術等により変わるが、数百ｐＡ径程度・値
である。従って、第１及び第２定電流回路（麩）及び（
２５）の出力定電流の値を１００ｎＡ程度に設定すれば
、前記リーク電流の悪影響を無視することが出来る。ま
た、第１図の対数増幅回路の場合、十分なダイナミック
レンジを確保する為には、前記第１及び第２定電流回路
（２１）及び（２５）の出力定電流の値をより小とする
ことが必要になる。従って、前記出力定電流の値は、前
記不所望な出力電圧の発生防止とダイナミックレンジと
を考慮して所定値に設定する必要がある。
定電流回路（２１）及び（２５）の出力電流Ｉａを設定
すれば、リーク電流等の不所望な電流が存在しても、入
力信号の不存在時には出力電圧を略零に保つことが出来
る。ちなみに、前記第１及び第２定電流回路（２１）及
び（２５）が存在しないと、前記第（６）式から明らか
な如く、入力信号の不存在時に不所望な電流Ｉｂのウェ
イトが大となり、不所望な出力電圧が大きなレベルで発
生する・リーク電流の値は、−ＩＣ（集積回路）化の為
のプロセス技術等により変わるが、数百ｐＡ径程度・値
である。従って、第１及び第２定電流回路（麩）及び（
２５）の出力定電流の値を１００ｎＡ程度に設定すれば
、前記リーク電流の悪影響を無視することが出来る。ま
た、第１図の対数増幅回路の場合、十分なダイナミック
レンジを確保する為には、前記第１及び第２定電流回路
（２１）及び（２５）の出力定電流の値をより小とする
ことが必要になる。従って、前記出力定電流の値は、前
記不所望な出力電圧の発生防止とダイナミックレンジと
を考慮して所定値に設定する必要がある。
尚、比較回路（１３）の正負入力端を共通接続する為の
第３及び第４抵抗（１７）及び（１８）と、前記第３及
び第４抵抗（１７）及び（１８）の共通接続点にゲート
が接続されたＦＥＴ（１９）とは、同相入力分に対して
ダイナミックレンジの拡大を計る為に配置されており、
同相入力分が大になったとき、ＦＥＴ（１９）のソース
電流を小にし、定電流トランジスタ（１２）のコレクタ
電流を大にして、ダイナミックレンジの拡大を計ってい
る。
第３及び第４抵抗（１７）及び（１８）と、前記第３及
び第４抵抗（１７）及び（１８）の共通接続点にゲート
が接続されたＦＥＴ（１９）とは、同相入力分に対して
ダイナミックレンジの拡大を計る為に配置されており、
同相入力分が大になったとき、ＦＥＴ（１９）のソース
電流を小にし、定電流トランジスタ（１２）のコレクタ
電流を大にして、ダイナミックレンジの拡大を計ってい
る。
（ト）発明の効果
以上述べた如く、本発明に依れば、２つの入力電流の差
電流に応じた出力電圧を得ることが出来る対数増幅回路
を提供出来る。また、本発明に依れば、第１及び第２ト
ランジスタのコレクタに第１及び第２定電流回路から定
電流を供給しているので、リーク電流等の悪影響を受け
ない対数増幅回路を提供出来る。その際、前記定電流の
値をリーク電流等に対しては十分大で、信号電流に対し
ては小なる所定値に設定すれば、回路の安定化、出力電
圧の変動防止とともにダイナミックレンジの拡大を計る
ことが出来る。更に、同相入力分に応じて、第１及び第
２トランジスタで構成される差動増幅回路の動作電流を
変化させる様にすれば、更なるダイナミックレンジの拡
大が計れる。
電流に応じた出力電圧を得ることが出来る対数増幅回路
を提供出来る。また、本発明に依れば、第１及び第２ト
ランジスタのコレクタに第１及び第２定電流回路から定
電流を供給しているので、リーク電流等の悪影響を受け
ない対数増幅回路を提供出来る。その際、前記定電流の
値をリーク電流等に対しては十分大で、信号電流に対し
ては小なる所定値に設定すれば、回路の安定化、出力電
圧の変動防止とともにダイナミックレンジの拡大を計る
ことが出来る。更に、同相入力分に応じて、第１及び第
２トランジスタで構成される差動増幅回路の動作電流を
変化させる様にすれば、更なるダイナミックレンジの拡
大が計れる。
第１図は、本発明の一実施例を示す回路図、及び第２図
は従来の対数増幅回路を示す回路図である。 （１０）、 （１１）・・・第１、第２トランジスタ、
（１２）・・・定電流トランジスタ （１３）・・・
比較回路、（１５）。 （１６）・・・分圧抵抗、 （ハ）、（２５）・・・第
１、第２定電流回路。
は従来の対数増幅回路を示す回路図である。 （１０）、 （１１）・・・第１、第２トランジスタ、
（１２）・・・定電流トランジスタ （１３）・・・
比較回路、（１５）。 （１６）・・・分圧抵抗、 （ハ）、（２５）・・・第
１、第２定電流回路。
Claims (4)
- （１）２つの入力電流の差電流に応じた出力電圧を得る
為の対数増幅回路において、第１入力電流がコレクタに
供給される第１トランジスタと、該第１トランジスタに
差動接続され、第２入力電流がコレクタに供給される第
２トランジスタと、前記第１及び第２入力電流の差を検
出し、前記第２トランジスタのベースに制御信号を供給
する比較回路と、前記第１及び第２トランジスタのコレ
クタに等しい補償電流を供給する為の第１及び第２定電
流回路とを備え、前記比較回路の出力端に対数増幅され
た出力電圧を得る様にしたことを特徴とする対数増幅回
路。 - （２）前記第１定電流回路は、エミッタが電源に接続さ
れたダイオード接続型の第３トランジスタと、該第３ト
ランジスタに定電流を供給する定電流源と、前記第３ト
ランジスタと電流ミラー関係に接続された第４トランジ
スタとから成り、前記第２定電流回路は、前記第３トラ
ンジスタと、前記定電流源と、前記第３トランジスタに
電流ミラー関係に接続された第５トランジスタとによっ
て構成されることを特徴とする請求項第１項記載の対数
増幅回路。 - （３）前記第１及び第２定電流回路の出力電流は、リー
ク電流よりも大で、かつ第１および第２入力電流の最低
動作電流よりも小に設定したことを特徴とする請求項第
１項記載の対数増幅回路。 - （４）前記第１及び第２トランジスタのコレクタは、等
しい値の第１及び第２抵抗を介して共通接続され、その
共通接続点に流れる電流に応じて、前記第１及び第２ト
ランジスタの動作電流を変化させることを特徴とする請
求項第１項記載の対数増幅回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180516A JPH0671185B2 (ja) | 1988-07-20 | 1988-07-20 | 対数増幅回路 |
| US07/381,922 US4983863A (en) | 1988-07-20 | 1989-07-19 | Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents |
| EP89113281A EP0351835B1 (en) | 1988-07-20 | 1989-07-19 | Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents |
| DE68924933T DE68924933T2 (de) | 1988-07-20 | 1989-07-19 | Logarithmischer Verstärker zur Ermittlung der Signaldifferenz zweier Eingangsströme, die logarithmisch verstärkt werden. |
| CA000606083A CA1301862C (en) | 1988-07-20 | 1989-07-19 | Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents |
| KR1019890010229A KR970003777B1 (ko) | 1988-07-20 | 1989-07-19 | 대수 증폭회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180516A JPH0671185B2 (ja) | 1988-07-20 | 1988-07-20 | 対数増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0230206A true JPH0230206A (ja) | 1990-01-31 |
| JPH0671185B2 JPH0671185B2 (ja) | 1994-09-07 |
Family
ID=16084626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63180516A Expired - Lifetime JPH0671185B2 (ja) | 1988-07-20 | 1988-07-20 | 対数増幅回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4983863A (ja) |
| EP (1) | EP0351835B1 (ja) |
| JP (1) | JPH0671185B2 (ja) |
| KR (1) | KR970003777B1 (ja) |
| CA (1) | CA1301862C (ja) |
| DE (1) | DE68924933T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012169401A1 (ja) | 2011-06-06 | 2012-12-13 | オプテックス株式会社 | 直流絶縁型の半導体リレー装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077797A (en) * | 1989-05-25 | 1991-12-31 | Sanyo Electric Co., Ltd. | Fm stereo receiver |
| US5200655A (en) * | 1991-06-03 | 1993-04-06 | Motorola, Inc. | Temperature-independent exponential converter |
| CH684805A5 (de) * | 1992-07-20 | 1994-12-30 | Balzers Hochvakuum | Verfahren zur Wandlung eines gemessenen Signals, Wandler zu dessen Ausführung sowie Messanordnung. |
| US5796309A (en) * | 1996-07-02 | 1998-08-18 | Nippondenso Co., Ltd. | Temperature compensated wide dynamic range power detection circuitry for portable RF transmission terminals |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3369128A (en) * | 1964-02-10 | 1968-02-13 | Nexus Res Lab Inc | Logarithmic function generator |
| US3811088A (en) * | 1972-10-19 | 1974-05-14 | Hekimian Laboratories Inc | Logarithmic converter |
| US4080075A (en) * | 1976-09-20 | 1978-03-21 | Foresight Enterprises, Inc. | Compensated densitometer |
| US4157512A (en) * | 1978-04-07 | 1979-06-05 | Raytheon Company | Electronic circuitry having transistor feedbacks and lead networks compensation |
| US4341962A (en) * | 1980-06-03 | 1982-07-27 | Valley People, Inc. | Electronic gain control device |
| CA1203628A (en) * | 1983-01-03 | 1986-04-22 | Barrie Gilbert | Temperature compensated logarithmic circuit |
| SU1117660A1 (ru) * | 1983-03-28 | 1984-10-07 | Предприятие П/Я А-3726 | Логарифмический преобразователь |
| US4716306A (en) * | 1983-08-15 | 1987-12-29 | Hitachi, Ltd. | Circuit for detecting variation of resistance of a variable-resistance element |
| DE3534808A1 (de) * | 1985-09-30 | 1987-04-02 | Leitz Ernst Gmbh | Schaltungsanordnung zur verringerung der einschwingzeit |
-
1988
- 1988-07-20 JP JP63180516A patent/JPH0671185B2/ja not_active Expired - Lifetime
-
1989
- 1989-07-19 CA CA000606083A patent/CA1301862C/en not_active Expired - Lifetime
- 1989-07-19 EP EP89113281A patent/EP0351835B1/en not_active Expired - Lifetime
- 1989-07-19 DE DE68924933T patent/DE68924933T2/de not_active Expired - Fee Related
- 1989-07-19 US US07/381,922 patent/US4983863A/en not_active Expired - Lifetime
- 1989-07-19 KR KR1019890010229A patent/KR970003777B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012169401A1 (ja) | 2011-06-06 | 2012-12-13 | オプテックス株式会社 | 直流絶縁型の半導体リレー装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0351835A2 (en) | 1990-01-24 |
| DE68924933T2 (de) | 1996-07-04 |
| KR970003777B1 (ko) | 1997-03-21 |
| JPH0671185B2 (ja) | 1994-09-07 |
| DE68924933D1 (de) | 1996-01-11 |
| CA1301862C (en) | 1992-05-26 |
| KR900002547A (ko) | 1990-02-28 |
| US4983863A (en) | 1991-01-08 |
| EP0351835B1 (en) | 1995-11-29 |
| EP0351835A3 (en) | 1991-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433305A (en) | Amplifier circuit | |
| GB1529068A (en) | Differential amplifier circuit | |
| KR19990062584A (ko) | 가변 선형성을 갖는 차동 증폭기 | |
| JPH0362323B2 (ja) | ||
| US4442400A (en) | Voltage-to-current converting circuit | |
| US4701719A (en) | Differential amplification circuit | |
| US5323121A (en) | Folded cascode operational amplifier with gain enhancing base current compensation | |
| US3555402A (en) | Constant current temperature stabilized signal converter circuit | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0230206A (ja) | 対数増幅回路 | |
| US4308504A (en) | Direct-coupled amplifier circuit with DC output offset regulation | |
| JPH03181868A (ja) | ピーク検出器 | |
| US4612513A (en) | Differential amplifier | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US4439745A (en) | Amplifier circuit | |
| JPH09120317A (ja) | 高精度定電流源回路 | |
| US4356455A (en) | Amplifier | |
| US4047118A (en) | Transistor amplifier circuit | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6145624Y2 (ja) | ||
| KR850000581B1 (ko) | 신호 변환 회로 | |
| JPH0610443Y2 (ja) | 対数変換回路 | |
| JPS62111508A (ja) | 演算増幅器 | |
| JPH0152929B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |