KR970003777B1 - 대수 증폭회로 - Google Patents

대수 증폭회로 Download PDF

Info

Publication number
KR970003777B1
KR970003777B1 KR1019890010229A KR890010229A KR970003777B1 KR 970003777 B1 KR970003777 B1 KR 970003777B1 KR 1019890010229 A KR1019890010229 A KR 1019890010229A KR 890010229 A KR890010229 A KR 890010229A KR 970003777 B1 KR970003777 B1 KR 970003777B1
Authority
KR
South Korea
Prior art keywords
transistor
current
constant current
input
circuit
Prior art date
Application number
KR1019890010229A
Other languages
English (en)
Other versions
KR900002547A (ko
Inventor
마사야 단노
Original Assignee
상요덴기 가부시끼가이샤
이우에 사또시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상요덴기 가부시끼가이샤, 이우에 사또시 filed Critical 상요덴기 가부시끼가이샤
Publication of KR900002547A publication Critical patent/KR900002547A/ko
Application granted granted Critical
Publication of KR970003777B1 publication Critical patent/KR970003777B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/001—Volume compression or expansion in amplifiers without controlling loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

요약없음

Description

대수 증폭회로
제1도는 본 발명의 한 실시예를 도시한 회로도.
제2도는 종래의 대수 증폭회로를 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
10,11 : 제1 및 제2트랜지스터12 : 정전류 트랜지스터
13 : 비교회로15,16 : 분압 저항
21,25 : 제1 및 제2정전류 회로
본 발명은 대수 증폭회로의 개량에 관한 것으로, 특히 2개의 입력전류의 차 전류를 대수 증폭하기에 적합한 대수 증폭회로에 관한 것이다.
소화 55년 10월 10일자로 발행된 "오피 엠프(OP Amp) 실전기술" 제150페이지에는 제2도에 도시한 바와 같은 대수 증폭회로가 기재되어 있다. 제2도에 있어서, 비교회로(1)의 부 입력단에는 저항(2)를 통해서 입력단자(3)이 접속되고, 상기 비교회로(1)의 정 입력단은 접지에 접속되어 있다. 또한, 상기 부 입력단과 출력단자(4)와의 사이에는 베이스가 접지된 트랜지스터(5)의 콜렉터·에미터로가 접속되어 있다. 현재, 입력단자(3)에 (ei)의 입력전압이 인가되었다고 하면, 출력단자(4)에서 얻어지는 출력전압(e0)는,
Figure kpo00001
로 된다. 따라서, 제2도의 회로는 입력전압(ei)를 대수 증폭할 수 있다.
그렇지만, 제2도의 대수 증폭회로는 2개의 입력신호의 차이에 따른 대수 출력을 얻을 수 없다는 문제가 있었다. 대수 증폭회로의 전단에 2입력 1출력의 차동 증폭회로를 설치하는 방법이 고려되지만, 단지 그와 같은 방법을 행하여도, 소자 수의 증가나 특성의 열화를 초래하여 적합하지 못하다.
본 발명은 전술한 점에 비추어 된 것으로, 제1입력전류가 콜렉터에 공급되는 제1트랜지스터와, 이 제1트랜지스터에 차동 접속되고, 제2입력전류가 콜렉터에 공급되는 제2트랜지스터, 상기 제1 및 제2입력전류의 차를 검출하고, 상기 제2트랜지스터의 베이스에 제어신호를 공급하는 비교회로, 및 상기 제1 및 제2트랜지스터의 콜렉터에 균등한 값의 보상 전류를 공급하는 제1 및 제2정전류회로를 구비하는 점을 특징으로 한다.
본 발명에 의하면, 2개의 입력전류의 차 전류에 따라서 대수 증폭된 출력 전압을 발생시킬 수 있는 대수 증폭회로가 얻어진다. 그 경우, 제1 및 제2정전류회로로 부터 보상 전류를 제1 및 제2트랜지스터의 콜렉터에 공급할 수 있으므로, 입력전류가 미소하게 되거나 영으로 되었을 때, 누설 전류 등 바람직하지 못한 전류가 발생해도, 상기 보상 전류의 존재 때문에, 회로의 안정화를 보존할 수 있고, 출력 전압의 변동 등을 초래하지 않는다.
제1도는 본 발명의 한 실시예를 도시한 회로도로, (6 및 7)은 제1 및 제2입력신호가 인가되는 제1 및 제2입력단자, (8 및 9)는 상기 제1 및 제2입력신호를 제1 및 제2입력전류로 변화시키기 위한 제1 및 제2저항, (10)은 상기 제1입력전류가 콜렉터에 공급되는 제1트랜지스터, (11)은 상기 제2입력전류가 콜렉터에 공급되는 제2트랜지스터, (12)는 상기 제1 및 제2트랜지스터(10 및 11)의 공통 에미터에 콜렉터가 접속된 정전류 트랜지스터, (13)은 부 입력단이 상기 제1트랜지스터(10)의 콜렉터에, 정 입력단이 상기 제2트랜지스터(11)의 베이스에 인가하는 분압 저항, (17 및 18)은 상기 비교회로(13)의 정·부 입력단을 공통 접속하는 제3 및 제4저항, (19)는 이 제3 및 제4저항(17 및 18)의 공통 접속점에 게이트가, 기준전원(20)에 드레인이, 상기 정전류 트랜지스터(12)의 에미터에 소스가 각각 접속된 FET, (21)은 에미터가 전원(+Vcc)에 접속된 다이오드 접속형의 제3트랜지스터(22), 이 제3트랜지스터(22)의 콜렉터에 접속된 정전류원(23) 및 상기 제3트랜지스터(22)와 전류 밀러 관계로 접속된 제4트랜지스터(24)로 이루어진 제1정전류회로, (25)는 상기 제3트랜지스터(22), 상기 정전류원(23), 및 상기 제3트랜지스터(22)와 전류 밀러 관계로 접속된 제5트랜지스터(26)으로 이루어진 제2정전류회로이다.
제1 및 제2입력단자(6 및 7)에 인가되는 제1 및 제2입력전압을 V1및 V2라 하면, 제1 및 제2입력전류 I1및 I2는,
Figure kpo00002
로 된다. 또한, 제1 및 제2트랜지스터(10 및 11)의 베이스·에미터 사이의 전압 VBE1및 VBE2는, 제1 및 제2정전류회로(21) 및 (25)의 출력전류를 균등하게 Ia라 하면,
Figure kpo00003
로 된다. 그로 인해, 출력단자(14에서) 얻어지는 출력전압 V0는,
Figure kpo00004
Figure kpo00005
으로 된다. 상기 제(5)식에 있어서, 제1 및 제2입력전류 I1및 I2가 영으로 된 경우, V0= 0으로 되므로, 입력전류가 존재하지 않는 경우는, 출력전압이 발생하지 않는 것이 이해된다. 또한 제1도의 회로에 있어서, 입력전압의 오프셋에 기인하는 전류나 누설 전류가 존재하고, I2= 0, I1= Ib로 되었다고 하면, 상기 제(5)식에서 출력전압 V0는,
Figure kpo00006
으로 된다. 그 경우, Ib < Ia로 되도록 제1 및 제2정전류회로(21 및 25)의 출력전압 Ia를 설정하면, 누설전류 등의 바람직하지 못한 전류가 존재해도, 입력신호의 부재시에는 출력전압을 대략 영으로 보존할 수 있다. 그에 관련해서, 상기 제1 및 제2정전류회로(21 및 25)가 존재하지 않으면, 상기 제(6)식에서 명백한 바와 같이, 입력신호의 부재시에 바람직하지 못한 전류 Ib의 웨이트가 커지고, 바람직하지 못한 출력전압이 커다란 레벨로 발생한다.
누설 전류의 값은, IC(집적회로)화를 위한 프로세스 기술 등에 의하여 변하지만, 수백 pA정도의 값이다. 따라서, 제1 및 제2정전류회로(21 및 25)의 출력 정전류 값을 100nA정도로 설정하면, 상기 누설 전류의 악 영향을 무시할 수 있다. 또한, 제1도의 대수 증폭회로의 경우, 충분한 동적 영역(dynamic range)을 확보하기 위해서는, 상기 제1 및 제2정전류회로(21 및 25)의 출력 정전류의 값을 보다 작게 하는 것이 필요하게 된다. 따라서, 상기 출력 정전류 값은, 상기 바람직하지 못한 출력전압의 발생 방지와 동적 영역을 고려해서 소정값으로 설정할 필요가 있다.
또한, 비교회로(13)의 정·부 입력단을 공통 접속시키기 위한 제3 및 제4저항(17 및 18), 및 상기 제3 및 제4저항(17 및 18)의 공통 접속점에 게이트가 접속된 FET(19)는, 동상 입력분에 대해서 동적 영역의 확대를 도모하기 위해 배치되어 있고, 동상 입력분이 크게 되었을 때, FET(19)의 소스 전류를 작게 하고, 정전류 트랜지스터(12)의 콜렉터 전류를 크게 하여, 동적 영역의 확대를 도모하고 있다.
이상 기술한 바와 같이, 본 발명에 의하면, 2개의 입력 전류의 차 전류에 따른 출력전압을 얻을 수 있는 대수 증폭회로를 제공할 수 있다. 또한, 본 발명에 의하면, 제1 및 제2트랜지스터의 콜렉터에 제1 및 제2정전류회로로 부터 전류를 공급하고 있으므로, 누설 전류 등의 악 영향을 받지 않는 대수 증폭회로를 제공할 수 있다. 그때, 상기 정전류 값을 누설전류 등에 대해서는 충분히 크고, 신호전류에 대해서는 작은 소정값으로 설정하면, 회로의 안정화, 출력전압의 변동 방지와 함께 동적 영역의 확대를 도모할 수 있다. 또한, 동상 입력분에 따라서, 제1 및 제2트랜지스터로 구성되는 차동 증폭회로의 동작 전류를 변화시키도록 하면, 또한 동적 영역이 도모된다.

Claims (4)

  1. 2개의 입력전류의 차 전류에 따른 출력전압을 얻기 위한 대수 증폭회로에 있어서, 제1입력전류가 콜렉터에 공급되는 제1트랜지스터, 이 제1트랜지스터에 차동 접속되어, 제2입력전류가 콜렉터에 공급되는 제2트랜지스터, 제2트랜지스터의 베이스에 제어신호를 공급하는 비교회로, 및 제1 및 제2트랜지스터의 콜렉터에 균등한 보상전류를 공급하기 위한 제1 및 제2정전류 회로를 구비하고, 비교회로의 출력단에서 대수 증폭된 출력전압을 얻는 것을 특징으로 하는 대수 증폭회로.
  2. 제1항에 있어서, 제1정전류 회로가 에미터가 전원에 접속된 다이오드 접속형의 제3트랜지스터, 이 제3트랜지스터에 정전류를 공급하는 정전류원, 제3트랜지스터 및 전류 밀러 관계로 접속된 제4트랜지스터로 이루어지며, 제2정전류 회로가 제3트랜지스터, 정전류원, 및 제3트랜지스터에 전류 밀러 관계로 접속된 제5트랜지스터로 구성되는 것을 특징으로 하는 대수 증폭회로.
  3. 제1항에 있어서, 제1 및 제2정전류 회로의 출력전류가 누설 전류보다 크고, 또한 제1 및 제2입력전류의 최저 동작 전류보다도 작게 설정되는 것을 특징으로 하는 대수 증폭회로.
  4. 제1항에 있어서, 제1 및 제2트랜지스터의 콜렉터가, 균등한 값의 제1 및 제2저항을 통해서 공통접속되고, 그 공통 접속점에 흐르는 전류에 따라서, 제1 및 제2트랜지스터의 동작전류를 변화시키는 것을 특징으로 하는 대수 증폭회로.
KR1019890010229A 1988-07-20 1989-07-19 대수 증폭회로 KR970003777B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63180516A JPH0671185B2 (ja) 1988-07-20 1988-07-20 対数増幅回路
JP63-180516 1988-07-20

Publications (2)

Publication Number Publication Date
KR900002547A KR900002547A (ko) 1990-02-28
KR970003777B1 true KR970003777B1 (ko) 1997-03-21

Family

ID=16084626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010229A KR970003777B1 (ko) 1988-07-20 1989-07-19 대수 증폭회로

Country Status (6)

Country Link
US (1) US4983863A (ko)
EP (1) EP0351835B1 (ko)
JP (1) JPH0671185B2 (ko)
KR (1) KR970003777B1 (ko)
CA (1) CA1301862C (ko)
DE (1) DE68924933T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077797A (en) * 1989-05-25 1991-12-31 Sanyo Electric Co., Ltd. Fm stereo receiver
US5200655A (en) * 1991-06-03 1993-04-06 Motorola, Inc. Temperature-independent exponential converter
CH684805A5 (de) * 1992-07-20 1994-12-30 Balzers Hochvakuum Verfahren zur Wandlung eines gemessenen Signals, Wandler zu dessen Ausführung sowie Messanordnung.
US5796309A (en) * 1996-07-02 1998-08-18 Nippondenso Co., Ltd. Temperature compensated wide dynamic range power detection circuitry for portable RF transmission terminals
JP5659376B2 (ja) 2011-06-06 2015-01-28 オプテックス株式会社 直流絶縁型の半導体リレー装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3369128A (en) * 1964-02-10 1968-02-13 Nexus Res Lab Inc Logarithmic function generator
US3811088A (en) * 1972-10-19 1974-05-14 Hekimian Laboratories Inc Logarithmic converter
US4080075A (en) * 1976-09-20 1978-03-21 Foresight Enterprises, Inc. Compensated densitometer
US4157512A (en) * 1978-04-07 1979-06-05 Raytheon Company Electronic circuitry having transistor feedbacks and lead networks compensation
US4341962A (en) * 1980-06-03 1982-07-27 Valley People, Inc. Electronic gain control device
CA1203628A (en) * 1983-01-03 1986-04-22 Barrie Gilbert Temperature compensated logarithmic circuit
SU1117660A1 (ru) * 1983-03-28 1984-10-07 Предприятие П/Я А-3726 Логарифмический преобразователь
US4716306A (en) * 1983-08-15 1987-12-29 Hitachi, Ltd. Circuit for detecting variation of resistance of a variable-resistance element
DE3534808A1 (de) * 1985-09-30 1987-04-02 Leitz Ernst Gmbh Schaltungsanordnung zur verringerung der einschwingzeit

Also Published As

Publication number Publication date
EP0351835A2 (en) 1990-01-24
EP0351835B1 (en) 1995-11-29
US4983863A (en) 1991-01-08
KR900002547A (ko) 1990-02-28
JPH0671185B2 (ja) 1994-09-07
DE68924933D1 (de) 1996-01-11
CA1301862C (en) 1992-05-26
JPH0230206A (ja) 1990-01-31
DE68924933T2 (de) 1996-07-04
EP0351835A3 (en) 1991-02-06

Similar Documents

Publication Publication Date Title
KR900007033B1 (ko) 차동 증폭 회로
US4437023A (en) Current mirror source circuitry
US5793194A (en) Bias circuit having process variation compensation and power supply variation compensation
KR890001892B1 (ko) 전압가산회로
EP0196906A2 (en) Automatic gain control detection circuit
EP0124918B1 (en) Current-source arrangement
US5117200A (en) Compensation for a feedback amplifier with current output stage
US5323121A (en) Folded cascode operational amplifier with gain enhancing base current compensation
KR970003777B1 (ko) 대수 증폭회로
US4451800A (en) Input bias adjustment circuit for amplifier
US4928074A (en) Automatic gain control circuit
US5977832A (en) Method of biasing an MOS IC to operate at the zero temperature coefficient point
KR920010238B1 (ko) 증폭회로
US4147992A (en) Amplifier circuit having a high degree of common mode rejection
US4612513A (en) Differential amplifier
US11418159B2 (en) Differential signal offset adjustment circuit and differential system
EP0528659B1 (en) Impedance multiplier
EP0182201A1 (en) Speed control apparatus for a DC motor
US6259307B1 (en) Temperature compensated voltage gain stage
EP0426120B1 (en) Amplification circuit with improved linearity
EP0129936B1 (en) Current source circuit arrangement
US4439745A (en) Amplifier circuit
JPH05175747A (ja) 高出力ｆｅｔ増幅器
KR100209473B1 (ko) 광대역 증폭 회로
US4276515A (en) Differential amplifier circuit arrangement with stabilized input impedance

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080808

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee