KR100209473B1 - 광대역 증폭 회로 - Google Patents

광대역 증폭 회로 Download PDF

Info

Publication number
KR100209473B1
KR100209473B1 KR1019910018005A KR910018005A KR100209473B1 KR 100209473 B1 KR100209473 B1 KR 100209473B1 KR 1019910018005 A KR1019910018005 A KR 1019910018005A KR 910018005 A KR910018005 A KR 910018005A KR 100209473 B1 KR100209473 B1 KR 100209473B1
Authority
KR
South Korea
Prior art keywords
transistor
collector
circuit
transistors
voltage
Prior art date
Application number
KR1019910018005A
Other languages
English (en)
Other versions
KR920009059A (ko
Inventor
세이이찌 니시야마
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR920009059A publication Critical patent/KR920009059A/ko
Application granted granted Critical
Publication of KR100209473B1 publication Critical patent/KR100209473B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45558—Indexing scheme relating to differential amplifiers the IC being coupled at the sources of the source coupled pair

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 광대역 증폭 회로에 관한 것이며, 이득을 변화시킬 수 있고, 게다가 예컨대 100MHz이상의 광대역에 걸쳐서 증폭 가능한 증폭 회로에 있어서 부하저항에 부가하고 있는 콜렉터 용량의 수를 줄임으로써 상기 부하 저항의 값을 상기 콜렉터의 용량의 값으로 임의적으로 결정되는 주파수 특성을 넓히고, 광대역 주파수 특성이 얻어지게 한 광대역 증폭 회로이다.

Description

광대역 증폭 회로
제1도는 본 발명의 일실시예를 도시하는 광대역 증폭 회로의 회로도.
제2도는 종래의 광대역 증폭 회로의 회로도.
제3도는 이득 특성도.
제4도는 제2도와 다른 종래예를 도시하는 회로도.
* 도면의 주요부분에 대한 부호의 설명
5 : 제 1차동 접속 회로 6 : 제 2차동 접속회로
7 : 레벨 시트프 회로 Q1 : 제 1트랜지스터
Q2 : 제 2트랜지스터 Q3 : 제 3트랜지스터
Q4 : 제 4트랜지스터 RL : 부하저항
본 발명은 광대역 증폭 회로에 관한 것으로서, 특히 증폭 가능한 대역폭이 넓고, 게다가 이득을 변화시킬 수 있는 광대역 증폭 회로로 사용하기에 적합한 것이다.
본 발명의 광대역 증폭 회로는 이득을 변화시킬 수 있고, 게다가 예컨대 100MHz이상의 광대역에 걸쳐서 증폭 가능한 증폭 회로에 있어서, 부하저항에 부가하고 있는 콜렉터 용량의 수를 줄임으로써, 상기 부하 저항의 값과 상기 콜렉터 용량의 값으로 일의적(一義的)으로 결정되는 주파수 특성을 넓혀서, 광대역 주파수 특성이 얻어지도록 한 광대역 증폭 회로이다.
광대역 증폭 회로로, 또한 이득을 변화시킬 수 있도록 한 증폭 회로로서는 제2도에 도시한 것과 같은 회로가 알려져 있다. 이 광대역 증폭 회로에는 4개의 트랜지스터(Q1-Q4)가 설치되며, 트랜지스터(Q1과 Q2), 및 트랜지스터(Q3과 Q4)가 각각 차동 접속되어 있다.
또, 트랜지스터(Q1 및 Q3)의 콜렉터가 부하 저항기(Rl)를 거쳐서 전원(Vcc)에 접속되어 있다. 한편, 트랜지스터(Q2)의 콜렉터가 트랜지스터(Q3)의 콜렉터에 접속됨과 동시에 트랜지스터(Q4)의 콜렉터가 트랜지스터(Q1)의 콜렉터에 접속되어 있다. 또한 공통 접속된 트랜지스터(Q1과 Q2)의 에미터가 정전류원(1)에 접속됨과 동시에, 마찬가지로 공통으로 접속된 트랜지스터(Q3과 Q4)의 에미터가 정전류원(2)에 접속되어 있다. 또한, 트랜지스터(Q2)의 베이스와 트랜지스터(Q4)의 베이스가 바이어스용 전원(3)에 각각 접속됨과 동시에 이 증폭 회로의 이득을 결정하는 전압(△V)이 트랜지스터(Q1, Q3)의 베이스에 각각 공급된다. 따라서, 상기 전압(△V)의 값을 바꿈으로서 상기 증폭 회로의 이득을 변화시킬 수 있다. 또한, 이후의 설명은 상기 전압(△V)을 대신해서 정수(K)를 사용하여 설명한다.
신호 전압(VIN)은 제 1저항기(RIN1)를 거쳐서 트랜지스터(Q3, Q4)의 에미터에 각각 인가됨과 동시에, 제 2저항기(RIN2)를 거쳐서 트랜지스터(Q1, Q2)의 에미터에 인가된다. 또한, 증폭 출력(VOUT)은 트랜지스터(Q1)의 콜렉터에서 출력된다. 또한, 트랜지스터(Q1)의 콜렉터와 기판 사이에 콜랙터 용량(Ccs1)이 부가됨과 동시에 트랜지스터(Q4)의 콜렉터와 기판 사이에 콜랙터 용량(Ccs4)이 부가되어 있다.
다음에 상기와 같이 구성된 광대역 증폭 회로의 동작을 설명한다.
신호전압(VIN)이 인가됨으로써 제 1저항기(RIN1)에 전류(i1)가 흐름과 동시에 제 2저항기 (RIN2)에 전류(i2)가 흐른다. 정전류원(1,2)에 흐르는 전류를 각각 I0라 하면, 트랜지스터(Q1)의 에미터에는 K(I0- i2)의 전류가 흐르며, 트랜지스터(Q4)의 콜렉터에는 (1-K)(I0- i2)의 전류가 흐른다. 이와같이 해서 동작하고 있는 회로의 이득을 구해보면, 증폭 출력(Vout)은,
교류 이득(G)을 구하면,
로 되며, K=0일 때, 최소 이득 MinG = RL/RIN1Max로 된다.
또한, K=0 일 때, 최대 이득 G = RL/RIN2로 된다. 단 RIN2RIN1
그리고, K의 값이 O K 1일때에, 제 3도의 특성도에서 실선의 특성 곡선 A로 도시한 것과 같은 이득 특성이 된다. 또한, 제 2도의 회로에서 저항기(R1n1)는 반드시 설치하지 않아도 되지만, 상기 저항기(R1n1)를 RL로서 설치함으로써배의 이득을 얻을 수 있다(단, 트랜지스터(Q4)의 내부저항(re)을 무시한 경우).
그러나, 제2도에 도시한 광대역 증폭 회로의 경우에는, 그 주파수 특성이 출력 부하 저항(RL)과 트랜지스터(Q1, Q4)의 각 콜렉터에 부가한 용량(Ccs1, Ccs4)에 의해서 결정되고 만다.
즉, 제2도의 회로의 주파수 특성 fc는,
으로 되며, 광대역 특성이 손상되는 결점이 있었다.
상기와 같은 결점이 없는 광대역 증폭 회로로서는 제4도의 회로도에 도시한 것과 같은 증폭 회로가 알려져 있다. 제4도의 회로의 경우에는 출력 부하 저항(RL)과 트랜지스터(Q1)의 콜렉터 용량(Ccs)을 1개로 하고 있으며, 이 회로의 경우에는 제3도의 특성 곡선(B)의 이득 특성을 나타내고 있다. 이와같이 구성함으로써, 제4도의 회로에 있어서는 주파수 특성을 신장 시킬 수 있으나, 그러나 이경우에는 이득을 결정하기 위한 전압(△V)에 의해 출력 DC레벨이 변동하고, 출력의 다이나믹 레인지를 취할 수 없게 되는 결점이 있었다.
본 발명은 상술의 문제점을 감안하여 광대역에 걸쳐서 증폭 가능하며 게다가 이득을 변화시킬 수 있는 광대역 증폭 회로에 있어서 주파수 특성을 향상시키는 것을 목적으로 한다.
본 발명의 광대역 증폭 회로는 제 1 및 제 2트랜지스터를 차동 접속해서 이루어지는 제 1차동 접속 회로와, 제 3 및 제 4트랜지스터를 차동 접속해서 이루어지는 제 2 차동 접속회로와, 상기 제 1트랜지스터의 콜렉터에 접속되어 있는 부하 저항기와 전원과의 사이에 설치되는 레벨 시프트 회로를 구비하며, 상기 제 1 및 제 3트랜지스터의 베이스에 이득 결정용의 전압을 공급함과 동시에, 상기 제 1 및 제 3트랜지스터의 베이스에 소정의 동작 전압을 공급하고, 또한 상기 레벨 시프트 회로의 전압을 상기 제 4트랜지스터에 흐르는 전류의 크기에 따라서 상기 제 1트랜지스터의 콜렉터의 접속되어 있는 부하 저항기에 인가되는 전압의 크기가 변화하도록 되어 있다.
제 1트랜지스터의 콜렉터에 접속되어 있는 부하 저항기와 전원과의 사이에 설치된 제 5트랜지스터의 베이스 전압을 제 4트랜지스터의 콜렉터에 공급하고, 상기 제 4트랜지스터에 흐르는 전류가 증가하면 상기 부하 저항기의 인가되는 전압값이 감소되며, 반대로 상기 제 4트랜지스터에 흐르는 전류가 감소되면 상기 부하 저항기에 인가되는 전압값을 증가시키도록 하다. 이것에 의해서 이득을 변화 시킨 경우에, 상기 제 4트랜지스터에 흐르는 전류를 변화시켜 직류 전류를 보정하는 것을 신호의 출력단에서 행하도록 하여, 부하 저항에 부가되어 있는 콜렉터 용량을 1개로 한다.
제1도는 본 발명의 일 실시예를 도시하는 광대역 증폭 회로의 회로 구성도이다.
제1도로부터 분명히 알 수 있듯이, 실시예의 광대역 증폭 회로는 제 1 및 제 2트랜지스터(Q1, Q2)를 차동 접속해서 이루어지는 제 1차동 접속 회로(5)와, 제 3 및 제 4트랜지스터(Q3, Q4)를 차동 접속해서 이루어지는 제 2차동 접속 회로(6)를 구비하고 있다. 또한, 상기 제 1트랜지스터(Q1)의 콜렉터에 접속되어 있는 부하저항기(RL)와 전원(Vcc)과의 사이에 설치된 제 5트랜지스터(Q5) 및 상기 제 5트랜지스터 (Q5)의 베이스와 상기 전원(Vcc)과의 사이에 설치된 저항기(RL')로 이루어지는 레벨 시프트 회로(7)가 설치되어 있다. 즉, 제2도에 도시한 회로와 다른 점은, 제2도의 회로에서 제 3트랜지스터(Q3)의 콜렉터에 접속되어 있던 부하 저항(RL)을 없앰과 동시에 제 4트랜지스터(Q4)의 콜렉터에 부가되어 있던 콜렉터 용량(Ccs4)을 없애고 있다. 또한, 제 2 및 제 3트랜지스터(Q2, Q3)의 각 콜렉터를 전원(Vcc)에 직접 접속하고 있다. 더욱이 제 1트랜지스터(Q1)의 콜렉터에 접속되어 있는 부하 저항기(RL)와 전원(Vcc)과의 사이에 제 5트랜지스터(Q5)를 설치하고, 이 트랜지스터(Q5)의 베이스와 전원(Vcc)과의 사이에 저항기(RL')를 접속하고 있는 것이다. 이 저항기(RL')는 그 저항값이 제 1트랜지스터(Q1)의 콜렉터에 접속되어 있는 부하저항기(RL)와 같은 값이 되도록 되어 있다. 또한, 제2도에 도시한 종래의 회로에 있어서는 제 1트랜지스트터(Q1)의 콜렉터 전압을 제 4콜렉터에 공급하고 있었는데, 실시예의 회로에서는 제 5트랜지스터(Q5)의 베이스에 인가되는 전압을 제 4트랜지스터(Q4)의 콜렉터에 공급하고 있다. 이와같이, 제 4 콜렉터에 공급하는 전압을 제 5트랜지스터(Q5)의 베이스에서 출력함으로써, 트랜지스터(Q4)에 흐르는 전류가 증가하면 부하 저항(RL)에 인가되는 전압의 크기가 저하된다. 이것은 전원(VCC)의 전압값을 내린 것과 실질적으로 동일하며, 이것에 의해 DC 전압 보정이 행해지게 된다.
또한, 이득 결정용 전압(△V)이 크게됨으로써 트랜지스터(Q4)에 흐르는 전류가 감소되었을 경우에는 부하 저항(RL)에 인가되는 전압이 크게 되므로, 이 경우도 DC 전압 보정을 양호하게 행할 수 있다. 즉, 실시예의 회로는 제 3 및 제 4트랜지스터(Q3, Q4)에 의해서 출력 부하 저항(RL)으로부터 직류 전류를 보정하는 것은 아니고, 상기 부하 저항(RL)과 동일한 저항기(RL')를 거쳐서 직류 전류 보정을 행하게 하는 것이며, 제 5트랜지스터(Q5)를 설치함으로써 출력단에서 직류 전류 보정을 행하도록 하고 있다.
이와같이 구성하였으므로, 실시예의 경우의 주파수 특성은 제 1트랜지스터(Q1)의 콜렉터에 각각 1개 접속되어 있는 부하 저항기(RL)와 콜렉터 용량(Ccs1)에 의해서 정해지게 된다. 즉 실시예의 회로의 주파수 특성 fc'는
로 되어, 주파수 특성을 신장할 수 있다.
본 발명은 상술한 바와 같이, 제 1트랜지스터의 콜렉터에 접속되어 있는 부하 저항기와 전원과의 사이에 설치된 레벨 시프르 회로의 전압을 제 4트랜지스터의 콜렉터에 공급하고, 상기 제 4트랜지스터에 흐르는 전류가 증가한때 상기 부하 저항기에 인가되는 전압값을 감소시키며, 반대로 상기 제 4트랜지스터에 흐르는 전류가 감소한 때에는 상기 부하저항기에 인가되는 전압값을 증가시키기도록 했으므로 이득을 변화시킬 때, 상기 제 4트랜지스터에 흐르는 전류를 변화시켜서 직류 전류를 보정하는 것을 신호의 출력단에서 행하게 할 수 있고, 부하 저항에 부가하고 있는 콜렉터 용량을 1개로 할 수 있다. 이것에 의해, 이득을 변화시킬 수 있는 광대역 증폭 회로의 주파수 특성을 부하 저항과 제 1트랜지스터의 콜렉터에 부가하고 있는 콜렉터 용량만으로 결정되게 할 수 있으며, 이득을 변화시킬 수 있는 광대역 증폭 회로의 주파수 특성을 대폭 신장시킬 수 있다.

Claims (1)

  1. 제 1 및 제 2트랜지스터를 차동 접속해서 이루어지는 제 1차동 접속 회로와, 제 3 및 제 4트랜지스터를 차동 접속해서 이루어지는 제 2차동 접속 회로와, 상기 제 1트랜지스터의 콜렉터에 접속되어 있는 부하 저항기와 전원간에 설치된 레벨 시트프 회로를 구비하고, 상기 제 1 및 제 3트랜지스터의 베이스에 이득 결정용의 전압을 공급함과 동시에 상기 제 1 및 제 3트랜지스터의 베이스에 소정의 동작 전압을 공급하고, 또한 상기 레벨 시프트 회로의 전압을 상기 제 4트랜지스터의 콜렉터에 공급하고, 상기 제 4트랜지스터에 흐르는 전류의 크기에 따라서 상기 제1 트랜지스터의 콜렉터에 접속되어 있는 부하 저항기에 인가되는 전압의 크기가 변화하도록 한 것을 특징으로 하는 광대역 증폭 회로.
KR1019910018005A 1990-10-15 1991-10-14 광대역 증폭 회로 KR100209473B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27705690A JP3158423B2 (ja) 1990-10-15 1990-10-15 広帯域増幅回路
JP90-277056 1990-10-15

Publications (2)

Publication Number Publication Date
KR920009059A KR920009059A (ko) 1992-05-28
KR100209473B1 true KR100209473B1 (ko) 1999-07-15

Family

ID=17578173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018005A KR100209473B1 (ko) 1990-10-15 1991-10-14 광대역 증폭 회로

Country Status (3)

Country Link
US (1) US5256983A (ko)
JP (1) JP3158423B2 (ko)
KR (1) KR100209473B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432477A (en) * 1992-07-31 1995-07-11 Sony Corporation Wide frequency range amplifier apparatus
FR2798235B1 (fr) * 1999-09-03 2002-05-17 St Microelectronics Sa Dispositif amplificateur de puissance a gain controle, en particulier pour des circuits radiofrequence appliques a la telephonie mobile cellulaire
US7053657B1 (en) 2003-06-26 2006-05-30 Cypress Semiconductor Corporation Dynamically biased wide swing level shifting circuit for high speed voltage protection input/outputs

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3512096A (en) * 1967-05-31 1970-05-12 Hitachi Ltd Transistor circuit having stabilized output d.c. level
GB1320910A (en) * 1969-09-16 1973-06-20 Plessey Co Ltd Amplifiers
DE2723750A1 (de) * 1977-05-26 1978-12-07 Philips Patentverwaltung Einstellbarer transistor-verstaerker

Also Published As

Publication number Publication date
JP3158423B2 (ja) 2001-04-23
US5256983A (en) 1993-10-26
JPH04150604A (ja) 1992-05-25
KR920009059A (ko) 1992-05-28

Similar Documents

Publication Publication Date Title
US4730168A (en) CMOS output stage with large voltage swing and with stabilization of the quiescent current
KR20010020410A (ko) 선형성 및 대역폭이 개선된 가변 이득 증폭기
US4437023A (en) Current mirror source circuitry
KR20010042366A (ko) 와이드다이내믹레인지 가변이득 증폭기
KR890001892B1 (ko) 전압가산회로
US3959733A (en) Differential amplifier
US3914704A (en) Feedback amplifier
US4463319A (en) Operational amplifier circuit
JPS6155288B2 (ko)
US4956615A (en) Input circuit for high-frequency amplifiers
US4779057A (en) Cascode amplifier with nonlinearity correction and improve transient response
KR100209473B1 (ko) 광대역 증폭 회로
US5155429A (en) Threshold voltage generating circuit
US4167708A (en) Transistor amplifier
KR970003777B1 (ko) 대수 증폭회로
US6184728B1 (en) Output circuit
US5541550A (en) Electronic load resistor circuit
US4123723A (en) Transistor amplifier circuit
JPS6228087Y2 (ko)
KR960011406B1 (ko) 연산트랜스콘덕턴스증폭기(ota)
JP3134343B2 (ja) バンドギャップ基準電圧発生回路
US5973562A (en) Amplifier stage with constant input impedance
JPH0586686B2 (ko)
JP2626196B2 (ja) 差動増幅回路
JP2623954B2 (ja) 利得可変増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110412

Year of fee payment: 13

EXPY Expiration of term