JP3158423B2 - 広帯域増幅回路 - Google Patents
広帯域増幅回路Info
- Publication number
- JP3158423B2 JP3158423B2 JP27705690A JP27705690A JP3158423B2 JP 3158423 B2 JP3158423 B2 JP 3158423B2 JP 27705690 A JP27705690 A JP 27705690A JP 27705690 A JP27705690 A JP 27705690A JP 3158423 B2 JP3158423 B2 JP 3158423B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- circuit
- transistors
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45558—Indexing scheme relating to differential amplifiers the IC being coupled at the sources of the source coupled pair
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は広帯域増幅回路に係わり、特に、増幅可能な
帯域幅が広く、しかもゲインを可変出来る広帯域増幅回
路に用いて好適なものである。
帯域幅が広く、しかもゲインを可変出来る広帯域増幅回
路に用いて好適なものである。
＜発明の概要＞ 本発明の広帯域増幅回路は、ゲインを可変することが
出来、しかも例えば100MHz以上の広帯域にわたって増幅
可能な増幅回路において、負荷抵抗に付加しているコレ
クタ容量の数を減らすことにより、上記負荷抵抗の値と
上記コレクタ容量の値とで一義的に決定される周波数特
性を広げ、広帯域な周波数特性が得られるようにした広
帯域増幅回路である。
出来、しかも例えば100MHz以上の広帯域にわたって増幅
可能な増幅回路において、負荷抵抗に付加しているコレ
クタ容量の数を減らすことにより、上記負荷抵抗の値と
上記コレクタ容量の値とで一義的に決定される周波数特
性を広げ、広帯域な周波数特性が得られるようにした広
帯域増幅回路である。
＜従来の技術＞ 広帯域増幅回路で、しかもゲインを可変出来るように
した増幅回路としては、第２図に示すような回路が知ら
れている。この広帯域増幅回路には４つのトランジスタ
Q1〜Q4が設けられ、トランジスタQ1とQ2、およびトラン
ジスタQ3とQ4がそれぞれ差動接続されている。
した増幅回路としては、第２図に示すような回路が知ら
れている。この広帯域増幅回路には４つのトランジスタ
Q1〜Q4が設けられ、トランジスタQ1とQ2、およびトラン
ジスタQ3とQ4がそれぞれ差動接続されている。
また、トランジスタQ1およびQ3のコレクタが負荷抵抗
器RLを介して電源VCCに接続されている。一方、トラン
ジスタQ2のコレクタがトランジスタQ3のコレクタに接続
されるとともに、トランジスタQ4のコレクタがトランジ
スタQ1のコレクタに接続されている。また、共通に接続
されたトランジスタQ1とQ2のエミッタが定電流源１に接
続されるとともに、同じく共通に接続されたトランジス
タQ3とQ4のエミッタが定電流源２に接続されている。更
に、トランジスタQ2のベースとトランジスタQ4のベース
とがバイアス用電源３にそれぞれ接続されるとともに、
この増幅回路のゲインを決定する電圧ΔＶがトランジス
タQ1,Q3のベースにそれぞれ供給される。したがって、
上記電圧ΔＶの値を変えることにより、上記増幅回路の
ゲインを可変することが出来る。なお、以後の説明は、
上記電圧ΔＶに代えて定数Ｋを用いて説明する。
器RLを介して電源VCCに接続されている。一方、トラン
ジスタQ2のコレクタがトランジスタQ3のコレクタに接続
されるとともに、トランジスタQ4のコレクタがトランジ
スタQ1のコレクタに接続されている。また、共通に接続
されたトランジスタQ1とQ2のエミッタが定電流源１に接
続されるとともに、同じく共通に接続されたトランジス
タQ3とQ4のエミッタが定電流源２に接続されている。更
に、トランジスタQ2のベースとトランジスタQ4のベース
とがバイアス用電源３にそれぞれ接続されるとともに、
この増幅回路のゲインを決定する電圧ΔＶがトランジス
タQ1,Q3のベースにそれぞれ供給される。したがって、
上記電圧ΔＶの値を変えることにより、上記増幅回路の
ゲインを可変することが出来る。なお、以後の説明は、
上記電圧ΔＶに代えて定数Ｋを用いて説明する。
信号電圧VINは、第１の抵抗器RIN1を介してトランジ
スタQ3,Q4のエミッタにそれぞれ与えられるとともに、
第２の抵抗器RIN2を介してトランジスタQ1,Q2のエミッ
タに与えられる。また、増幅出力VOUTは、トランジスタ
Q1のコレクタから取り出される。更に、トランジスタQ1
のコレクタと基板との間にコレクタ容量CCS1が付加され
るとともに、トランジスタQ4のコレクタと基板との間に
コレクタ容量CCS4が付加されている。
スタQ3,Q4のエミッタにそれぞれ与えられるとともに、
第２の抵抗器RIN2を介してトランジスタQ1,Q2のエミッ
タに与えられる。また、増幅出力VOUTは、トランジスタ
Q1のコレクタから取り出される。更に、トランジスタQ1
のコレクタと基板との間にコレクタ容量CCS1が付加され
るとともに、トランジスタQ4のコレクタと基板との間に
コレクタ容量CCS4が付加されている。
次に、上記のように構成された広帯域増幅回路の動作
を説明する。
を説明する。
信号電圧VINが加えられることにより、第１の抵抗器R
IN1に電流i1が流れるとともに、第２の抵抗器RIN2に電
流i2が流れる。定電流源１、２に流れる電流をそれぞれ
I0とすると、トランジスタQ1のエミッタには、Ｋ（I0−
i2）の電流が流れ、トランジスタQ4のコレクタには、
（１−Ｋ）・（I0−i2）の電流が流れる。このようにし
て動作している回路のゲインを求めてみると、増幅出力
VOUTは、 VOUT＝VCC−RL｛（１−Ｋ）・（I0−i1） ＋Ｋ（I0−i2）｝ ＝VCC＋RL｛−I0＋（１−Ｋ）i1 ＋Ki2｝ ……（１） 交流ゲインＧを求めてみると、 Ｇ＝VOUT/VIN ＝RL｛K/RIN2＋（１−Ｋ）/RIN1｝ …（２） となり、Ｋ＝０のときに、 最小ゲインMinG＝RL/RIN1 となる。
IN1に電流i1が流れるとともに、第２の抵抗器RIN2に電
流i2が流れる。定電流源１、２に流れる電流をそれぞれ
I0とすると、トランジスタQ1のエミッタには、Ｋ（I0−
i2）の電流が流れ、トランジスタQ4のコレクタには、
（１−Ｋ）・（I0−i2）の電流が流れる。このようにし
て動作している回路のゲインを求めてみると、増幅出力
VOUTは、 VOUT＝VCC−RL｛（１−Ｋ）・（I0−i1） ＋Ｋ（I0−i2）｝ ＝VCC＋RL｛−I0＋（１−Ｋ）i1 ＋Ki2｝ ……（１） 交流ゲインＧを求めてみると、 Ｇ＝VOUT/VIN ＝RL｛K/RIN2＋（１−Ｋ）/RIN1｝ …（２） となり、Ｋ＝０のときに、 最小ゲインMinG＝RL/RIN1 となる。
また、Ｋ＝０のときに、 最大ゲインMAXG＝RL/RIN2 となる。ただし、RIN2＜RIN1。
そして、Ｋの値が０＜Ｋ＜１のときに、第３図の特性
図において実線の特性曲線Ａで示すようなゲイン特性と
なる。なお、第２図の回路において抵抗器RIN1は必ずし
も設けなくてもよいが、上記抵抗器RIN1をRLとして設け
ることにより、 〜RL/RIN2倍のゲインが得られる（ただしトランジスタQ
4の内部抵抗reを無視した場合）。
図において実線の特性曲線Ａで示すようなゲイン特性と
なる。なお、第２図の回路において抵抗器RIN1は必ずし
も設けなくてもよいが、上記抵抗器RIN1をRLとして設け
ることにより、 〜RL/RIN2倍のゲインが得られる（ただしトランジスタQ
4の内部抵抗reを無視した場合）。
＜発明が解決しようとする課題＞ しかし、第２図に示した広帯域増幅回路の場合には、
その周波数特性が出力負荷抵抗RLと、トランジスタQ1,Q
4の各コレクタに付加した容量CCS1,CCS4によって決定し
てしまう。
その周波数特性が出力負荷抵抗RLと、トランジスタQ1,Q
4の各コレクタに付加した容量CCS1,CCS4によって決定し
てしまう。
すなわち、第２図の回路の周波数特性fcは、 fc＝1/2π（２・CCS）RL …（３） となり、広帯域特性が損なわれてしまう不都合があっ
た。
た。
上記のような不都合のない広帯域増幅回路としては、
第４図の回路図に示すような増幅回路が知られている。
第４図の回路の場合には、出力負荷抵抗RLとトランジス
タQ1のコレクタ容量CCSを１個にしており、この回路の
場合には第３図の特性曲線Ｂのゲイン特性を示してい
る。このように構成することにより、第４図の回路にお
いては周波数特性を伸ばすことが可能であるが、しかし
この場合には、ゲインを決定するための電圧ΔＶにより
出力DCレベルが変動してしまい、出力のダイナミックレ
ンジがとれなくなってしまう不都合があった。
第４図の回路図に示すような増幅回路が知られている。
第４図の回路の場合には、出力負荷抵抗RLとトランジス
タQ1のコレクタ容量CCSを１個にしており、この回路の
場合には第３図の特性曲線Ｂのゲイン特性を示してい
る。このように構成することにより、第４図の回路にお
いては周波数特性を伸ばすことが可能であるが、しかし
この場合には、ゲインを決定するための電圧ΔＶにより
出力DCレベルが変動してしまい、出力のダイナミックレ
ンジがとれなくなってしまう不都合があった。
本発明は上述の問題点に鑑み、広帯域にわたって増幅
可能であり、しかもゲインを可変することが出来る広帯
域増幅回路における周波数特性を向上させることを目的
とする。
可能であり、しかもゲインを可変することが出来る広帯
域増幅回路における周波数特性を向上させることを目的
とする。
＜課題を解決するための手段＞ 本発明の広帯域増幅回路は、上記課題を解決するた
め、第１および第２のトランジスタを差動接続してなる
第１の差動接続回路と、 第３および第４のトランジスタを差動接続してなる第
２の差動接続回路と、 上記第１のトランジスタのコレクタに接続されている
負荷抵抗器と電源との間に設けられ、第５のトランジス
タのベースと上記電源との間に設けられて上記負荷抵抗
器と同値の抵抗器とからなるレベルシフト回路と、 上記第１および第３のトランジスタのベースにゲイン
決定用電圧を供給するとともに上記第２および第４のト
ランジスタのベースにバイアス用電源を接続した広帯域
増幅回路であって、 上記第１および第３のトランジスタのベースに所定の
動作電圧を供給し、かつ上記レベルシフト回路の第５の
トランジスタのベースに与えられる電圧を上記第４のト
ランジスタのコレクタに供給して、上記第４のトランジ
スタに流れる電流の大きさに応じて上記第１のトランジ
スタのコレクタに接続されている負荷抵抗器に印加され
る電圧の大きさを変化させるようにした。
め、第１および第２のトランジスタを差動接続してなる
第１の差動接続回路と、 第３および第４のトランジスタを差動接続してなる第
２の差動接続回路と、 上記第１のトランジスタのコレクタに接続されている
負荷抵抗器と電源との間に設けられ、第５のトランジス
タのベースと上記電源との間に設けられて上記負荷抵抗
器と同値の抵抗器とからなるレベルシフト回路と、 上記第１および第３のトランジスタのベースにゲイン
決定用電圧を供給するとともに上記第２および第４のト
ランジスタのベースにバイアス用電源を接続した広帯域
増幅回路であって、 上記第１および第３のトランジスタのベースに所定の
動作電圧を供給し、かつ上記レベルシフト回路の第５の
トランジスタのベースに与えられる電圧を上記第４のト
ランジスタのコレクタに供給して、上記第４のトランジ
スタに流れる電流の大きさに応じて上記第１のトランジ
スタのコレクタに接続されている負荷抵抗器に印加され
る電圧の大きさを変化させるようにした。
＜作用＞ 第１のトランジスタのコレクタに接続されている負荷
抵抗器と電源との間に設けられた第５のトランジスタの
ベース電圧を第４のトランジスタのコレクタに供給し、
上記第４のトランジスタに流れる電流が増加すれば、上
記負荷抵抗器に印加される電圧値が減少し、反対に上記
第４のトランジスタに流れる電流が減少すれば、上記負
荷抵抗器に印加される電圧値を増加させるようにする。
これにより、ゲインを可変した際に、上記第４のトラン
ジスタに流れる電流を変化させて直流電流を補正するの
を、信号の出力段で行うようにして、負荷抵抗に付加し
ているコレクタ容量を１個にする。
抵抗器と電源との間に設けられた第５のトランジスタの
ベース電圧を第４のトランジスタのコレクタに供給し、
上記第４のトランジスタに流れる電流が増加すれば、上
記負荷抵抗器に印加される電圧値が減少し、反対に上記
第４のトランジスタに流れる電流が減少すれば、上記負
荷抵抗器に印加される電圧値を増加させるようにする。
これにより、ゲインを可変した際に、上記第４のトラン
ジスタに流れる電流を変化させて直流電流を補正するの
を、信号の出力段で行うようにして、負荷抵抗に付加し
ているコレクタ容量を１個にする。
＜実施例＞ 第１図は、本発明の一実施例を示す広帯域増幅回路の
回路構成図である。
回路構成図である。
第１図から明らかなように、実施例の広帯域増幅回路
は、第１および第２のトランジスタQ1,Q2を差動接続し
てなる第１の差動接続回路５と、第３および第４のトラ
ンジスタQ3,Q4を差動接続してなる第２の差動接続回路
６とを具備している。また、上記第１のトランジスタQ1
のコレクタに接続されている負荷抵抗器RLと電源Vccと
の間に設けられた第５のトランジスタQ5、および上記第
５のトランジスタQ5のベースと上記電源Vccとの間に設
けられた抵抗器RL′よりなるレベルシフト回路７が設け
られている。すなわち、第２図に示した回路と異なると
ころは、第２図の回路において、第３のトランジスタQ3
のコレクタに接続された負荷抵抗RLをなくすとともに、
第４のトランジスタQ4のコレクタに付加されていたコレ
クタ容量CCS4をなくしている。また、第２および第３の
トランジスタQ2,Q3の各コレクタを電源Vccに直接接続し
ている。更に、第１のトランジスタQ1のコレクタに接続
されている負荷抵抗器RLと電源Vccとの間に第５のトラ
ンジスタQ5を設け、このトランジスタQ5のベースと電源
Vccとの間に抵抗器RL′を接続していることである。こ
の抵抗器RL′は、その抵抗値が第１のトランジスタQ1の
コレクタに接続されている負荷抵抗器RLと同じ値になる
ようになされている。また、第２図に示した従来の回路
においては、第１のトランジスタQ1のコレクタ電圧を第
４のコレクタに供給していたが、実施例の回路では第５
のトランジスタQ5のベースに与えられる電圧を第４のト
ランジスタQ4のコレクタに供給している。このように、
第４のコレクタに供給する電圧を第５のトランジスタQ5
のベースから取り出すことにより、トランジスタQ4に流
れる電流が増加すれば負荷抵抗RLに印加される電圧の大
きさが低下する。これは、電源Vccの電圧値を下げたの
と実質的に同じであり、これによりDC電圧補正が行われ
ることになる。
は、第１および第２のトランジスタQ1,Q2を差動接続し
てなる第１の差動接続回路５と、第３および第４のトラ
ンジスタQ3,Q4を差動接続してなる第２の差動接続回路
６とを具備している。また、上記第１のトランジスタQ1
のコレクタに接続されている負荷抵抗器RLと電源Vccと
の間に設けられた第５のトランジスタQ5、および上記第
５のトランジスタQ5のベースと上記電源Vccとの間に設
けられた抵抗器RL′よりなるレベルシフト回路７が設け
られている。すなわち、第２図に示した回路と異なると
ころは、第２図の回路において、第３のトランジスタQ3
のコレクタに接続された負荷抵抗RLをなくすとともに、
第４のトランジスタQ4のコレクタに付加されていたコレ
クタ容量CCS4をなくしている。また、第２および第３の
トランジスタQ2,Q3の各コレクタを電源Vccに直接接続し
ている。更に、第１のトランジスタQ1のコレクタに接続
されている負荷抵抗器RLと電源Vccとの間に第５のトラ
ンジスタQ5を設け、このトランジスタQ5のベースと電源
Vccとの間に抵抗器RL′を接続していることである。こ
の抵抗器RL′は、その抵抗値が第１のトランジスタQ1の
コレクタに接続されている負荷抵抗器RLと同じ値になる
ようになされている。また、第２図に示した従来の回路
においては、第１のトランジスタQ1のコレクタ電圧を第
４のコレクタに供給していたが、実施例の回路では第５
のトランジスタQ5のベースに与えられる電圧を第４のト
ランジスタQ4のコレクタに供給している。このように、
第４のコレクタに供給する電圧を第５のトランジスタQ5
のベースから取り出すことにより、トランジスタQ4に流
れる電流が増加すれば負荷抵抗RLに印加される電圧の大
きさが低下する。これは、電源Vccの電圧値を下げたの
と実質的に同じであり、これによりDC電圧補正が行われ
ることになる。
また、ゲイン決定用電圧ΔＶが大きくなることによ
り、トランジスタQ4に流れる電流が減少した場合には、
負荷抵抗RLに印加される電圧が大きくなるので、この場
合もDC電圧補正を良好に行うことが出来る。すなわち、
実施例の回路は第３および第４のトランジスタQ3,Q4に
より、出力負荷抵抗RLから直流電流を補正するのではな
く、上記負荷抵抗RLと同じ抵抗器RL′を介して直流電流
補正を行うようにしたものであり、第５のトランジスタ
Q5を設けることにより、出力段で直流電流補正を行うよ
うにしている。
り、トランジスタQ4に流れる電流が減少した場合には、
負荷抵抗RLに印加される電圧が大きくなるので、この場
合もDC電圧補正を良好に行うことが出来る。すなわち、
実施例の回路は第３および第４のトランジスタQ3,Q4に
より、出力負荷抵抗RLから直流電流を補正するのではな
く、上記負荷抵抗RLと同じ抵抗器RL′を介して直流電流
補正を行うようにしたものであり、第５のトランジスタ
Q5を設けることにより、出力段で直流電流補正を行うよ
うにしている。
このように構成したので、実施例の場合の周波数特性
は、第１のトランジスタQ1のコレクタにそれぞれ１個接
続されている負荷抵抗器RLとコレクタ容量CCS1とによっ
て定まることになる。すなわち、実施例の回路の周波数
特性fc′は、 fc′1/2π・CCS・RL 2fc ……（４） となり、周波数特性を伸ばすことが出来る。
は、第１のトランジスタQ1のコレクタにそれぞれ１個接
続されている負荷抵抗器RLとコレクタ容量CCS1とによっ
て定まることになる。すなわち、実施例の回路の周波数
特性fc′は、 fc′1/2π・CCS・RL 2fc ……（４） となり、周波数特性を伸ばすことが出来る。
＜発明の効果＞ 本発明は上述したように、第１のトランジスタのコレ
クタに接続されている負荷抵抗器と電源との間に設けら
れたレベルシフト回路の電圧を第４のトランジスタのコ
レクタに供給し、上記第４のトランジスタに流れる電流
が増加したときに、上記負荷抵抗器に印加される電圧値
を減少させ、反対に上記第４のトランジスタに流れる電
流が減少したときには、上記負荷抵抗器に印加される電
圧値を増加させるようにしたので、ゲインを可変した際
に、上記第４のトランジスタに流れる電流を変化させて
直流電流を補正するのを、信号の出力段で行うようにす
ることが出来、負荷抵抗に付加しているコレクタ容量を
１個にすることが出来る。これにより、ゲインを変える
ことが出来る広帯域増幅回路の周波数特性を、負荷抵抗
と第１のトランジスタのコレクタに付加しているコレク
タ容量のみによって決定されるようにすることが出来、
ゲインを可変することが出来る広帯域増幅回路の周波数
特性を大幅に伸ばすことが出来る。
クタに接続されている負荷抵抗器と電源との間に設けら
れたレベルシフト回路の電圧を第４のトランジスタのコ
レクタに供給し、上記第４のトランジスタに流れる電流
が増加したときに、上記負荷抵抗器に印加される電圧値
を減少させ、反対に上記第４のトランジスタに流れる電
流が減少したときには、上記負荷抵抗器に印加される電
圧値を増加させるようにしたので、ゲインを可変した際
に、上記第４のトランジスタに流れる電流を変化させて
直流電流を補正するのを、信号の出力段で行うようにす
ることが出来、負荷抵抗に付加しているコレクタ容量を
１個にすることが出来る。これにより、ゲインを変える
ことが出来る広帯域増幅回路の周波数特性を、負荷抵抗
と第１のトランジスタのコレクタに付加しているコレク
タ容量のみによって決定されるようにすることが出来、
ゲインを可変することが出来る広帯域増幅回路の周波数
特性を大幅に伸ばすことが出来る。
第１図は、本発明の一実施例を示す広帯域増幅回路の回
路図、 第２図は、従来の広帯域増幅回路の回路図、 第３図は、ゲイン特性図、 第４図は、第２図と異なる従来例を示す回路図である。 ５……第１の差動接続回路， ６……第２の差動接続回路， ７……レベルシフト回路， Q1……第１のトランジスタ， Q2……第２のトランジスタ， Q3……第３のトランジスタ， Q4……第４のトランジスタ， RL……負荷抵抗。
路図、 第２図は、従来の広帯域増幅回路の回路図、 第３図は、ゲイン特性図、 第４図は、第２図と異なる従来例を示す回路図である。 ５……第１の差動接続回路， ６……第２の差動接続回路， ７……レベルシフト回路， Q1……第１のトランジスタ， Q2……第２のトランジスタ， Q3……第３のトランジスタ， Q4……第４のトランジスタ， RL……負荷抵抗。
Claims (1)
- 【請求項１】第１および第２のトランジスタを差動接続
してなる第１の差動接続回路と、 第３および第４のトランジスタを差動接続してなる第２
の差動接続回路と、 上記第１のトランジスタのコレクタに接続されている負
荷抵抗器と電源との間に設けられ、第５のトランジスタ
のベースと上記電源との間に設けられて上記負荷抵抗器
と同値の抵抗器とからなるレベルシフト回路と、 上記第１および第３のトランジスタのベースにゲイン決
定用電圧を供給するとともに上記第２および第４のトラ
ンジスタのベースにバイアス用電源を接続した広帯域増
幅回路であって、 上記第１および第３のトランジスタのベースに所定の動
作電圧を供給し、かつ上記レベルシフト回路の第５のト
ランジスタのベースに与えられる電圧を上記第４のトラ
ンジスタのコレクタに供給して、上記第４のトランジス
タに流れる電流の大きさに応じて上記第１のトランジス
タのコレクタに接続されている負荷抵抗器に印加される
電圧の大きさを変化させるようにしたことを特徴とする
広帯域増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27705690A JP3158423B2 (ja) | 1990-10-15 | 1990-10-15 | 広帯域増幅回路 |
| KR1019910018005A KR100209473B1 (ko) | 1990-10-15 | 1991-10-14 | 광대역 증폭 회로 |
| US07/775,838 US5256983A (en) | 1990-10-15 | 1991-10-15 | Wide band amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27705690A JP3158423B2 (ja) | 1990-10-15 | 1990-10-15 | 広帯域増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04150604A JPH04150604A (ja) | 1992-05-25 |
| JP3158423B2 true JP3158423B2 (ja) | 2001-04-23 |
Family
ID=17578173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27705690A Expired - Lifetime JP3158423B2 (ja) | 1990-10-15 | 1990-10-15 | 広帯域増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5256983A (ja) |
| JP (1) | JP3158423B2 (ja) |
| KR (1) | KR100209473B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432477A (en) * | 1992-07-31 | 1995-07-11 | Sony Corporation | Wide frequency range amplifier apparatus |
| FR2798235B1 (fr) * | 1999-09-03 | 2002-05-17 | St Microelectronics Sa | Dispositif amplificateur de puissance a gain controle, en particulier pour des circuits radiofrequence appliques a la telephonie mobile cellulaire |
| US7053657B1 (en) | 2003-06-26 | 2006-05-30 | Cypress Semiconductor Corporation | Dynamically biased wide swing level shifting circuit for high speed voltage protection input/outputs |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3512096A (en) * | 1967-05-31 | 1970-05-12 | Hitachi Ltd | Transistor circuit having stabilized output d.c. level |
| GB1320910A (en) * | 1969-09-16 | 1973-06-20 | Plessey Co Ltd | Amplifiers |
| DE2723750A1 (de) * | 1977-05-26 | 1978-12-07 | Philips Patentverwaltung | Einstellbarer transistor-verstaerker |
-
1990
- 1990-10-15 JP JP27705690A patent/JP3158423B2/ja not_active Expired - Lifetime
-
1991
- 1991-10-14 KR KR1019910018005A patent/KR100209473B1/ko not_active IP Right Cessation
- 1991-10-15 US US07/775,838 patent/US5256983A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5256983A (en) | 1993-10-26 |
| KR920009059A (ko) | 1992-05-28 |
| KR100209473B1 (ko) | 1999-07-15 |
| JPH04150604A (ja) | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383042B2 (ja) | 差動入力回路 | |
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| GB2027306A (en) | Transistor amplifier | |
| US3959733A (en) | Differential amplifier | |
| JPS6156642B2 (ja) | ||
| JPH0671186B2 (ja) | 対数増幅回路 | |
| US4463319A (en) | Operational amplifier circuit | |
| JP3158423B2 (ja) | 広帯域増幅回路 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JPH0339933Y2 (ja) | ||
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JP2626196B2 (ja) | 差動増幅回路 | |
| JPH0145766B2 (ja) | ||
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP2797322B2 (ja) | 増幅器 | |
| JPH0586686B2 (ja) | ||
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JP3047204B2 (ja) | 帰還形増幅回路 | |
| JP3146088B2 (ja) | 可変リアクタンス回路 | |
| JPH0681127U (ja) | 差動増幅回路 | |
| JPH0113453Y2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0328580Y2 (ja) | ||
| JPH073691Y2 (ja) | 分流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |