JPH09120317A - 高精度定電流源回路 - Google Patents
高精度定電流源回路Info
- Publication number
- JPH09120317A JPH09120317A JP30062295A JP30062295A JPH09120317A JP H09120317 A JPH09120317 A JP H09120317A JP 30062295 A JP30062295 A JP 30062295A JP 30062295 A JP30062295 A JP 30062295A JP H09120317 A JPH09120317 A JP H09120317A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- current
- voltage
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、温度変動や電圧変動に対して安定
なことが要求される高速・高精度のアンプ等の電源に使
用する、高精度定電流源回路には適した、温度依存性と
電圧依存性を簡単な回路で補償した高精度定電流源回路
を提供する。 【解決手段】 トランジスタＱ１のベース電流を補償
し、Ｉ２の低減を図るために、オペアンプ２０の出力を
うけてソースフォロワとして動作するＦＥＴのＦＥＴ１
とバイアス電流を流すためのバイアス抵抗Ｒ２とを追加
する。オペアンプ２０の出力電流は、ＦＥＴのＦＥＴ１
のゲートに流れるリーク電流Ｉ２は微小であり無視でき
るので、Ｉ４はトランジスタＱ１のベース電流Ｉ３が温
度等で変化しても安定した定電流出力が得られる。
なことが要求される高速・高精度のアンプ等の電源に使
用する、高精度定電流源回路には適した、温度依存性と
電圧依存性を簡単な回路で補償した高精度定電流源回路
を提供する。 【解決手段】 トランジスタＱ１のベース電流を補償
し、Ｉ２の低減を図るために、オペアンプ２０の出力を
うけてソースフォロワとして動作するＦＥＴのＦＥＴ１
とバイアス電流を流すためのバイアス抵抗Ｒ２とを追加
する。オペアンプ２０の出力電流は、ＦＥＴのＦＥＴ１
のゲートに流れるリーク電流Ｉ２は微小であり無視でき
るので、Ｉ４はトランジスタＱ１のベース電流Ｉ３が温
度等で変化しても安定した定電流出力が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、高速、高精度のア
ンプ等の電源に適した、温度変動や電圧変動に対して安
定な高精度定電流源回路に関する。
ンプ等の電源に適した、温度変動や電圧変動に対して安
定な高精度定電流源回路に関する。
【０００２】
【従来の技術】従来技術の定電流源について、図３と、
図４とを参照して説明する。本装置の構成は、図３に示
すように、基準電圧源Ｖ１と、オペアンプ２０と、トラ
ンジスタＱ１と、基準抵抗Ｒ１と、カスコード接続のト
ランジスタＱ２とで構成している。
図４とを参照して説明する。本装置の構成は、図３に示
すように、基準電圧源Ｖ１と、オペアンプ２０と、トラ
ンジスタＱ１と、基準抵抗Ｒ１と、カスコード接続のト
ランジスタＱ２とで構成している。
【０００３】図示するように、外部電源から電流を基準
抵抗Ｒ１に印加し、基準抵抗Ｒ１の端子間電圧をセンス
し、該端子間電圧が基準電圧源Ｖ１と同電位となる様
に、オペアンプ２０とトランジスタＱ１とで帰還がかか
る。ここで、オペアンプ２０の二つの入力間はイマジナ
リショートしているとみなせるので電位差は無く、基準
抵抗Ｒ１に流れる電流はＩ１＝Ｖ１／Ｒ１となり定電流
となる。この定電流Ｉ１は、すべてトランジスタＱ１の
エミッタに流れるのでＩＥ＝Ｉ１となる。従って、定電
流出力Ｉ４＝ＩＥ−Ｉ３＝Ｉ１−Ｉ３となる。
抵抗Ｒ１に印加し、基準抵抗Ｒ１の端子間電圧をセンス
し、該端子間電圧が基準電圧源Ｖ１と同電位となる様
に、オペアンプ２０とトランジスタＱ１とで帰還がかか
る。ここで、オペアンプ２０の二つの入力間はイマジナ
リショートしているとみなせるので電位差は無く、基準
抵抗Ｒ１に流れる電流はＩ１＝Ｖ１／Ｒ１となり定電流
となる。この定電流Ｉ１は、すべてトランジスタＱ１の
エミッタに流れるのでＩＥ＝Ｉ１となる。従って、定電
流出力Ｉ４＝ＩＥ−Ｉ３＝Ｉ１−Ｉ３となる。
【０００４】しかし、周囲温度の変化によりトランジス
タＱ１の直流電流増幅率ｈFEが変化するのでトランジス
タＱ１のベース電流Ｉ３は変化する。また負荷３０の変
動によりトランジスタＱ１のコレクタ電圧が変動するの
でＶCBが変動し、そのためトランジスタＱ１の直流電流
増幅率ｈFEが同様に変化するのでトランジスタＱ１のベ
ース電流Ｉ３は変化する。従って、定電流出力Ｉ４は温
度および出力の電圧に影響され定電流特性が劣化する。
タＱ１の直流電流増幅率ｈFEが変化するのでトランジス
タＱ１のベース電流Ｉ３は変化する。また負荷３０の変
動によりトランジスタＱ１のコレクタ電圧が変動するの
でＶCBが変動し、そのためトランジスタＱ１の直流電流
増幅率ｈFEが同様に変化するのでトランジスタＱ１のベ
ース電流Ｉ３は変化する。従って、定電流出力Ｉ４は温
度および出力の電圧に影響され定電流特性が劣化する。
【０００５】そこで、負荷３０の変動によるトランジス
タＱ１のコレクタ電圧変化の電圧依存性を低減するため
に、定電流出力にトランジスタＱ２を追加したカスコー
ド回路をもちいて、トランジスタＱ１のコレクタ電圧の
変動を１／ｈFE（直流電流増幅率）に減少させることも
できる。この場合、トランジスタＱ２を追加することに
より、負荷３０に印加される定電流出力はＩ６＝Ｉ４−
Ｉ５となるため、温度変化によるトランジスタＱ２のベ
ース電流Ｉ５の変化によるＩ６の影響もあるが、トラン
ジスタＱ１のコレクタ電圧変動を減少させることによる
Ｉ４への影響を減少させる効果の方が大きいので、定電
流源としての安定度は改善される。しかしながら、高精
度のアンプ用としては十分安定な高精度定電流源とはな
らない。
タＱ１のコレクタ電圧変化の電圧依存性を低減するため
に、定電流出力にトランジスタＱ２を追加したカスコー
ド回路をもちいて、トランジスタＱ１のコレクタ電圧の
変動を１／ｈFE（直流電流増幅率）に減少させることも
できる。この場合、トランジスタＱ２を追加することに
より、負荷３０に印加される定電流出力はＩ６＝Ｉ４−
Ｉ５となるため、温度変化によるトランジスタＱ２のベ
ース電流Ｉ５の変化によるＩ６の影響もあるが、トラン
ジスタＱ１のコレクタ電圧変動を減少させることによる
Ｉ４への影響を減少させる効果の方が大きいので、定電
流源としての安定度は改善される。しかしながら、高精
度のアンプ用としては十分安定な高精度定電流源とはな
らない。
【０００６】また、図４に示すように、トランジスタＱ
１かわりにＭＯＳＦＥＴのＦＥＴ２をもちいることによ
り、Ｉ３を低減することもできる。この場合、定電流Ｉ
１は、すべてＭＯＳＦＥＴのＦＥＴ２のドレインに流れ
るのでＩＤ＝Ｉ１となる。従って、定電流出力Ｉ４＝Ｉ
Ｄ−Ｉ３＝Ｉ１−Ｉ３となる。ここで、Ｉ３はＭＯＳＦ
ＥＴのＦＥＴ２のゲートに流れるリーク電流なので、ト
ランジスタＱ１のベース電流よりも低減できる。
１かわりにＭＯＳＦＥＴのＦＥＴ２をもちいることによ
り、Ｉ３を低減することもできる。この場合、定電流Ｉ
１は、すべてＭＯＳＦＥＴのＦＥＴ２のドレインに流れ
るのでＩＤ＝Ｉ１となる。従って、定電流出力Ｉ４＝Ｉ
Ｄ−Ｉ３＝Ｉ１−Ｉ３となる。ここで、Ｉ３はＭＯＳＦ
ＥＴのＦＥＴ２のゲートに流れるリーク電流なので、ト
ランジスタＱ１のベース電流よりも低減できる。
【０００７】しかし、高速アンプの定電流源に用いる場
合、負荷の変動によりＩ６の出力電圧が高速に変化する
と、オペアンプ２０による帰還系では応答が追従しな
い。また、図３においてはトランジスタＱ１のＣ−Ｂ間
の容量により、また図４においてはＭＯＳＦＥＴのＦＥ
Ｔ２のＧ−Ｄ間の容量により、過度電流が流れるため、
一般にＭＯＳＦＥＴの方が容量が大きく不利となる。
合、負荷の変動によりＩ６の出力電圧が高速に変化する
と、オペアンプ２０による帰還系では応答が追従しな
い。また、図３においてはトランジスタＱ１のＣ−Ｂ間
の容量により、また図４においてはＭＯＳＦＥＴのＦＥ
Ｔ２のＧ−Ｄ間の容量により、過度電流が流れるため、
一般にＭＯＳＦＥＴの方が容量が大きく不利となる。
【発明が解決しようとする課題】上記説明のように、温
度変動や電圧変動に対して安定なことが要求される高速
・高精度のアンプ等の電源に使用する、高精度定電流源
回路には適していない。そこで、本発明は、温度依存性
と電圧依存性を簡単な回路で補償した高精度定電流源回
路を提供することを目的としている。
度変動や電圧変動に対して安定なことが要求される高速
・高精度のアンプ等の電源に使用する、高精度定電流源
回路には適していない。そこで、本発明は、温度依存性
と電圧依存性を簡単な回路で補償した高精度定電流源回
路を提供することを目的としている。
【０００８】
【課題を解決する為の手段】上記課題を解決するため
に、本発明の構成では、図１に示す構成にする。 本発
明では、トランジスタＱ１のベース電流を補償し、Ｉ２
の低減を図るために、オペアンプ２０の出力をうけてソ
ースフォロワとして動作するＦＥＴのＦＥＴ１とバイア
ス電流を流すためのバイアス抵抗Ｒ２とを追加する。オ
ペアンプ２０の出力電流は、ＦＥＴのＦＥＴ１のゲート
に流れるリーク電流Ｉ２は微小であり無視できるので、
Ｉ４はトランジスタＱ１のベース電流Ｉ３が温度等で変
化しても安定した定電流出力が得られる。
に、本発明の構成では、図１に示す構成にする。 本発
明では、トランジスタＱ１のベース電流を補償し、Ｉ２
の低減を図るために、オペアンプ２０の出力をうけてソ
ースフォロワとして動作するＦＥＴのＦＥＴ１とバイア
ス電流を流すためのバイアス抵抗Ｒ２とを追加する。オ
ペアンプ２０の出力電流は、ＦＥＴのＦＥＴ１のゲート
に流れるリーク電流Ｉ２は微小であり無視できるので、
Ｉ４はトランジスタＱ１のベース電流Ｉ３が温度等で変
化しても安定した定電流出力が得られる。
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【０００９】
（実施例）本発明の実施例について、図１と図２とを参
照して説明する。構成は、図１に示すように、基準電圧
源Ｖ１と、オペアンプ２０と、トランジスタＱ１と、基
準抵抗Ｒ１と、負荷３０の変動による出力の電圧依存性
を低減するためのトランジスタＱ２との構成であり、こ
れにＦＥＴのＦＥＴ１と、バイアス電流を流すためのバ
イアス抵抗Ｒ２とを追加した構成になっている。
照して説明する。構成は、図１に示すように、基準電圧
源Ｖ１と、オペアンプ２０と、トランジスタＱ１と、基
準抵抗Ｒ１と、負荷３０の変動による出力の電圧依存性
を低減するためのトランジスタＱ２との構成であり、こ
れにＦＥＴのＦＥＴ１と、バイアス電流を流すためのバ
イアス抵抗Ｒ２とを追加した構成になっている。
【００１０】本発明では、トランジスタＱ１のベース電
流を補償し、Ｉ３の低減を図るために、ＦＥＴのＦＥＴ
１のドレインを基準抵抗Ｒ１の電圧センス点に接続し、
ソース側をトランジスタＱ１のベース間に接続し、オペ
アンプ２０の出力をゲートで受ける。また、ＦＥＴ１の
バイアス電流を流すためのバイアス抵抗Ｒ２をトランジ
スタＱ１のベースとコレクタ間に接続する。ＦＥＴのＦ
ＥＴ１がソースフォロワとして動作するためゲートとソ
ース間電圧Ｖゲートとソース間電圧ＶGSは一定となり、
電圧的バッファが挿入されただけなので、帰還ループ２
０１は定電流源構成に対して影響を与えずに動作する。
流を補償し、Ｉ３の低減を図るために、ＦＥＴのＦＥＴ
１のドレインを基準抵抗Ｒ１の電圧センス点に接続し、
ソース側をトランジスタＱ１のベース間に接続し、オペ
アンプ２０の出力をゲートで受ける。また、ＦＥＴ１の
バイアス電流を流すためのバイアス抵抗Ｒ２をトランジ
スタＱ１のベースとコレクタ間に接続する。ＦＥＴのＦ
ＥＴ１がソースフォロワとして動作するためゲートとソ
ース間電圧Ｖゲートとソース間電圧ＶGSは一定となり、
電圧的バッファが挿入されただけなので、帰還ループ２
０１は定電流源構成に対して影響を与えずに動作する。
【００１１】従来技術で説明したのと同様に、電流を基
準抵抗Ｒ１に印加し、基準抵抗Ｒ１の端子間電圧をセン
スし、該端子間電圧が基準電圧源Ｖ１と同電位となる様
に、オペアンプ２０とトランジスタＱ１とで帰還がかか
る。ここで、オペアンプ２０の二つの入力間はイマジナ
リショートしているとみなせるので電位差は無く、基準
抵抗Ｒ１に流れる電流はＩ１＝Ｖ１／Ｒ１となり定電流
となる。この定電流Ｉ１は、トランジスタＱ１のエミッ
タにすべて流れるのでＩＥ＝Ｉ１となる。従って、定電
流出力Ｉ４＝Ｉ１−Ｉ３＋Ｉ３＋Ｉ２＝Ｉ１＋Ｉ２とな
る。
準抵抗Ｒ１に印加し、基準抵抗Ｒ１の端子間電圧をセン
スし、該端子間電圧が基準電圧源Ｖ１と同電位となる様
に、オペアンプ２０とトランジスタＱ１とで帰還がかか
る。ここで、オペアンプ２０の二つの入力間はイマジナ
リショートしているとみなせるので電位差は無く、基準
抵抗Ｒ１に流れる電流はＩ１＝Ｖ１／Ｒ１となり定電流
となる。この定電流Ｉ１は、トランジスタＱ１のエミッ
タにすべて流れるのでＩＥ＝Ｉ１となる。従って、定電
流出力Ｉ４＝Ｉ１−Ｉ３＋Ｉ３＋Ｉ２＝Ｉ１＋Ｉ２とな
る。
【００１２】定電流出力Ｉ４＝Ｉ１＋Ｉ２において、Ｉ
２はＦＥＴのＦＥＴ１のゲートに流れるリーク電流なの
で、微小であり無視できる。従って、Ｉ２＝０とする
と、定電流出力のＩ４＝Ｉ１となりトランジスタＱ１の
ベース電流Ｉ３が温度等で変化しても定電流出力Ｉ４は
一定となる。また、負荷３０の変動による出力の電圧依
存性を低減するためのトランジスタＱ２による動作は従
来技術での説明と同じであるので省略する。なお、ＦＥ
ＴのＦＥＴ１はトランジスタＱ１のベース電流Ｉ３及
び、バイアス抵抗Ｒ２の両端に生ずる電圧変動による電
流変化分を吸収できれば良いので、小信号のＮチャンネ
ルＦＥＴが使用できるため、端子間容量の少ない高速の
品種が使用可能である。
２はＦＥＴのＦＥＴ１のゲートに流れるリーク電流なの
で、微小であり無視できる。従って、Ｉ２＝０とする
と、定電流出力のＩ４＝Ｉ１となりトランジスタＱ１の
ベース電流Ｉ３が温度等で変化しても定電流出力Ｉ４は
一定となる。また、負荷３０の変動による出力の電圧依
存性を低減するためのトランジスタＱ２による動作は従
来技術での説明と同じであるので省略する。なお、ＦＥ
ＴのＦＥＴ１はトランジスタＱ１のベース電流Ｉ３及
び、バイアス抵抗Ｒ２の両端に生ずる電圧変動による電
流変化分を吸収できれば良いので、小信号のＮチャンネ
ルＦＥＴが使用できるため、端子間容量の少ない高速の
品種が使用可能である。
【００１３】また、本発明の回路において、図２に示す
ように定電流出力にカスコード回路が無い場合は、ＦＥ
ＴのＦＥＴ１にバイアス電流を流す定電流源ｉで構成す
ることもできる。この場合、トランジスタＱ１のベース
電流Ｉ３は定電流源ｉの挿入によりＦＥＴのＦＥＴ１に
流れる。この、トランジスタＱ１のベース電流Ｉ３は温
度変化により変動するが、定電流のＩ１で制限されるの
でトランジスタＱ１のコレクタに流れる電流には影響し
ない。トランジスタＱ１コレクタに流れる電流のＩ４は
次式で求められる。Ｉ４＝Ｉ１＋Ｉ２＋Ｉ７となる。こ
こでＩ２は、オペアンプ２０の出力電流であり、ＦＥＴ
１のゲートに流れるリーク電流なので微小であり無視で
きる。従って、Ｉ２＝０とすると、Ｉ４＝Ｉ１＋Ｉ７と
なり、Ｉ１とＩ７は定電流なので、Ｉ４は定電流出力と
なる。
ように定電流出力にカスコード回路が無い場合は、ＦＥ
ＴのＦＥＴ１にバイアス電流を流す定電流源ｉで構成す
ることもできる。この場合、トランジスタＱ１のベース
電流Ｉ３は定電流源ｉの挿入によりＦＥＴのＦＥＴ１に
流れる。この、トランジスタＱ１のベース電流Ｉ３は温
度変化により変動するが、定電流のＩ１で制限されるの
でトランジスタＱ１のコレクタに流れる電流には影響し
ない。トランジスタＱ１コレクタに流れる電流のＩ４は
次式で求められる。Ｉ４＝Ｉ１＋Ｉ２＋Ｉ７となる。こ
こでＩ２は、オペアンプ２０の出力電流であり、ＦＥＴ
１のゲートに流れるリーク電流なので微小であり無視で
きる。従って、Ｉ２＝０とすると、Ｉ４＝Ｉ１＋Ｉ７と
なり、Ｉ１とＩ７は定電流なので、Ｉ４は定電流出力と
なる。
【００１４】本発明の高精度定電流源回路はトランジス
タＱ１をＰＮＰとして、ＦＥＴをＮチャンネルとして構
成したが、マイナスの高精度定電流源回路はトランジス
タＱ１をＮＰＮとして、ＦＥＴをＰチャンネルとして、
同様に構成できる。
タＱ１をＰＮＰとして、ＦＥＴをＮチャンネルとして構
成したが、マイナスの高精度定電流源回路はトランジス
タＱ１をＮＰＮとして、ＦＥＴをＰチャンネルとして、
同様に構成できる。
【発明の効果】本発明は、以上説明したように構成され
ているので、高速・高精度のアンプ等に適した、周囲温
度の変化や負荷の変動に対して温度依存性や電圧依存性
を補償した定電流源を簡単な回路で実現できる。
ているので、高速・高精度のアンプ等に適した、周囲温
度の変化や負荷の変動に対して温度依存性や電圧依存性
を補償した定電流源を簡単な回路で実現できる。
【００１５】
【図１】本発明の実施例の高精度定電流源回路である。
【図２】本発明の他の実施例の高精度定電流源回路であ
る。
る。
【図３】従来の定電流源回路である。
【図４】従来の他の定電流源回路である。
２０ オペアンプ ３０ 負荷 ＦＦＴ１ ＦＥＴ ＦＦＴ２ ＭＯＳＦＥＴ ｉ バイアス用の定電流源 Ｑ１，Ｑ２ トランジスタ Ｒ１ 基準抵抗 Ｒ２ バイアス抵抗 Ｖ１ 基準電圧源
Claims (2)
- 【請求項１】 電流を基準抵抗（Ｒ１）に印加して、該
基準抵抗（Ｒ１）の端子間電圧をセンスし、オペアンプ
（２０）により、該端子間電圧が基準電圧源（Ｖ１）と
同電位となるように、トランジスタ（Ｑ１）のベースに
帰還がかかる開放型の定電源回路において、 上記オペアンプ（２０）の出力をゲートにうけて、上記
トランジスタ（Ｑ１）のエミッタ側の電圧センス点と、
トランジスタ（Ｑ１）のベース間にドレインとソースを
接続したＦＥＴ（ＦＥＴ１）を設け、 該ＦＥＴ（ＦＥＴ１）にバイアス電流をあたえるバイア
ス抵抗（Ｒ２）を設け、 以上を具備して温度依存性と電圧依存性を補償したこと
を特徴とした高精度定電流源回路。 - 【請求項２】 請求項１記載の定電流源回路であって、
上記ＦＥＴ（ＦＥＴ１）にバイアス電流をあたえるバイ
アス抵抗（Ｒ２）に換えて、定電流源（ｉ）を設けたこ
とを特徴とした高精度定電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30062295A JPH09120317A (ja) | 1995-10-24 | 1995-10-24 | 高精度定電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30062295A JPH09120317A (ja) | 1995-10-24 | 1995-10-24 | 高精度定電流源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09120317A true JPH09120317A (ja) | 1997-05-06 |
Family
ID=17887084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30062295A Pending JPH09120317A (ja) | 1995-10-24 | 1995-10-24 | 高精度定電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09120317A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104750158A (zh) * | 2013-12-25 | 2015-07-01 | 西安航天远征流体控制股份有限公司 | 一种带开路保护的高精度恒流源 |
| CN105955392A (zh) * | 2016-06-06 | 2016-09-21 | 电子科技大学 | 一种具有基极电流补偿特性的带隙基准电压源 |
| CN106153996A (zh) * | 2016-07-26 | 2016-11-23 | 苏州博众精工科技有限公司 | 一种基于电磁铁产生恒定电磁场的电路 |
| CN108415498A (zh) * | 2017-02-10 | 2018-08-17 | 旺宏电子股份有限公司 | 电流平坦化电路、电流补偿电路与其相关的控制方法 |
| CN112817361A (zh) * | 2021-02-15 | 2021-05-18 | 北京瑞尔天天科技有限公司 | 一种高精度高稳定度恒流源电路 |
| CN113867470A (zh) * | 2021-10-29 | 2021-12-31 | 西安微电子技术研究所 | 一种温度补偿型恒流源单元和电流频率转换电路 |
-
1995
- 1995-10-24 JP JP30062295A patent/JPH09120317A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104750158A (zh) * | 2013-12-25 | 2015-07-01 | 西安航天远征流体控制股份有限公司 | 一种带开路保护的高精度恒流源 |
| CN105955392A (zh) * | 2016-06-06 | 2016-09-21 | 电子科技大学 | 一种具有基极电流补偿特性的带隙基准电压源 |
| CN106153996A (zh) * | 2016-07-26 | 2016-11-23 | 苏州博众精工科技有限公司 | 一种基于电磁铁产生恒定电磁场的电路 |
| CN106153996B (zh) * | 2016-07-26 | 2023-02-03 | 博众精工科技股份有限公司 | 一种基于电磁铁产生恒定电磁场的电路 |
| CN108415498A (zh) * | 2017-02-10 | 2018-08-17 | 旺宏电子股份有限公司 | 电流平坦化电路、电流补偿电路与其相关的控制方法 |
| CN112817361A (zh) * | 2021-02-15 | 2021-05-18 | 北京瑞尔天天科技有限公司 | 一种高精度高稳定度恒流源电路 |
| CN113867470A (zh) * | 2021-10-29 | 2021-12-31 | 西安微电子技术研究所 | 一种温度补偿型恒流源单元和电流频率转换电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384684B1 (en) | Amplifier | |
| JPH02239706A (ja) | Ｃｍｏｓ電圧基準／バッファ回路 | |
| US5373253A (en) | Monolithic current mirror circuit employing voltage feedback for β-independent dynamic range | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US4748420A (en) | Quadcomp amplifier | |
| US5323121A (en) | Folded cascode operational amplifier with gain enhancing base current compensation | |
| US4596958A (en) | Differential common base amplifier with feed forward circuit | |
| US6788143B1 (en) | Cascode stage for an operational amplifier | |
| US4801893A (en) | Forward transimpedance amplifier | |
| US4659998A (en) | Voltage follower | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| JPH09120317A (ja) | 高精度定電流源回路 | |
| US4916338A (en) | FET buffer amplifier | |
| US7233209B2 (en) | Integrated preamplifier circuit for detecting a signal current from a photodiode | |
| JPH0621734A (ja) | 電気信号をバッファする方法及び装置 | |
| US6411167B2 (en) | Amplifier output stage | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JP3160000B2 (ja) | バッファ及び利得１を与える方法 | |
| US5952882A (en) | Gain enhancement for operational amplifiers | |
| US6483382B1 (en) | Current compensation circuit for improved open-loop gain in an amplifier | |
| JPH0369441B2 (ja) | ||
| US5512858A (en) | Amplifier stage with low thermal distortion | |
| US6617905B1 (en) | System and method for threshold bias offset voltage cancellation in a comparator | |
| US4311967A (en) | Compensation for transistor output resistance | |
| US5256985A (en) | Current compensation technique for an operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030729 |